半導(dǎo)體裝置制造方法
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體裝置，其能夠?qū)崿F(xiàn)電場(chǎng)集中的緩和的超級(jí)結(jié)結(jié)構(gòu)。該半導(dǎo)體裝置具有：第1導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)，其形成于元件區(qū)和外周區(qū)；第2導(dǎo)電類(lèi)型的多個(gè)柱狀區(qū)，它們?cè)谕庵軈^(qū)的半導(dǎo)體區(qū)中形成為包圍元件區(qū)的環(huán)狀；第2導(dǎo)電類(lèi)型的多個(gè)場(chǎng)限制區(qū)，它們與至少一部分的柱狀區(qū)的上部分別連接并配置于外周區(qū)的半導(dǎo)體區(qū)的上表面；絕緣膜，其覆蓋場(chǎng)限制區(qū)并配置于外周區(qū)的半導(dǎo)體區(qū)上；以及連接場(chǎng)板電極，其通過(guò)形成于絕緣膜的開(kāi)口部與從元件區(qū)與外周區(qū)之間的邊界朝外周區(qū)的外緣相鄰配置的一對(duì)場(chǎng)限制區(qū)中的邊界側(cè)的場(chǎng)限制區(qū)接觸，并且經(jīng)由絕緣膜到達(dá)一對(duì)場(chǎng)限制區(qū)中的外緣側(cè)的場(chǎng)限制區(qū)。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有用于耐壓提升的結(jié)構(gòu)的超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置。

【背景技術(shù)】
[0002]P型的柱狀區(qū)和η型的柱狀區(qū)相鄰配置的超級(jí)結(jié)(SJ)結(jié)構(gòu)的MOS晶體管(以下稱(chēng)之為“SJM0S”)具有高耐壓且低導(dǎo)通電阻的特性(例如，參照專(zhuān)利文獻(xiàn)I)。在SJ結(jié)構(gòu)中，在逆偏時(shí)為了使漂移區(qū)完全耗盡，需要使P型的柱狀區(qū)的雜質(zhì)總量與η型的柱狀區(qū)的雜質(zhì)總量之比在I左右。因此，在半導(dǎo)體芯片內(nèi)有規(guī)則地重復(fù)圖案配置P型的柱狀區(qū)和η型的柱狀區(qū)。
[0003]專(zhuān)利文獻(xiàn)I日本特開(kāi)2000-277733號(hào)公報(bào)
[0004]為了實(shí)現(xiàn)半導(dǎo)體裝置的耐壓提升，在半導(dǎo)體裝置的周邊緩和電場(chǎng)集中是有效的。在逆偏時(shí)為了緩和電場(chǎng)集中，需要使在半導(dǎo)體區(qū)中產(chǎn)生的耗盡層朝半導(dǎo)體裝置的外周平緩地延伸。然而，在SJ結(jié)構(gòu)的情況下會(huì)較深地形成P型和η型的柱狀區(qū)，因而在逆偏時(shí)會(huì)在半導(dǎo)體區(qū)的較深位置處產(chǎn)生耗盡層。因此，在半導(dǎo)體裝置的外緣部，耗盡層的邊界從較深位置到表面會(huì)急劇發(fā)生變化，存在難以實(shí)現(xiàn)電場(chǎng)集中的緩和的問(wèn)題。


【發(fā)明內(nèi)容】

[0005]鑒于上述問(wèn)題，本發(fā)明的目的在于，提供一種能夠?qū)崿F(xiàn)電場(chǎng)集中的緩和的超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置。
[0006]根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體裝置，其具有形成半導(dǎo)體元件的元件區(qū)和配置于元件區(qū)的周?chē)耐庵軈^(qū)，該半導(dǎo)體裝置具有:(一)第I導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)，其形成于元件區(qū)和外周區(qū)；(二)第2導(dǎo)電類(lèi)型的多個(gè)柱狀區(qū)，它們?cè)谕庵軈^(qū)的半導(dǎo)體區(qū)中形成為包圍元件區(qū)的環(huán)狀;(三)第2導(dǎo)電類(lèi)型的多個(gè)場(chǎng)限制區(qū)，它們與至少一部分的柱狀區(qū)的上部分別連接并配置于外周區(qū)的半導(dǎo)體區(qū)的上表面；(四)絕緣膜，其覆蓋場(chǎng)限制區(qū)并配置于外周區(qū)的半導(dǎo)體區(qū)上；以及(五)連接場(chǎng)板電極，其通過(guò)形成于絕緣膜的開(kāi)口部與從元件區(qū)與外周區(qū)之間的邊界朝外周區(qū)的外緣相鄰配置的一對(duì)場(chǎng)限制區(qū)中的邊界側(cè)的場(chǎng)限制區(qū)接觸，并且經(jīng)由絕緣膜到達(dá)一對(duì)場(chǎng)限制區(qū)中的外緣側(cè)的場(chǎng)限制區(qū)。
[0007]根據(jù)本發(fā)明，可提供一種能夠?qū)崿F(xiàn)電場(chǎng)集中的緩和的超級(jí)結(jié)結(jié)構(gòu)的半導(dǎo)體裝置。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]圖1是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的示意性剖面圖。
[0009]圖2是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的外周區(qū)的柱狀區(qū)的配置例的示意性平面圖。
[0010]圖3是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的元件區(qū)的結(jié)構(gòu)的示意性剖面圖。
[0011]圖4是表示本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的晶胞的結(jié)構(gòu)例的示意性剖面圖。
[0012]圖5是表示柱狀區(qū)的形成方法的例子的示意性剖面圖，圖5的(a)?圖5的(e)分別為工序剖面圖(之I)?工序剖面圖(之5)。
[0013]圖6是表示關(guān)于本發(fā)明的實(shí)施方式的半導(dǎo)體裝置模擬了電位分布的結(jié)果的示意圖。
[0014]圖7是表示關(guān)于本發(fā)明的實(shí)施方式的半導(dǎo)體裝置模擬離子化分布的結(jié)果的示意圖。
[0015]圖8是表示模擬具有連接場(chǎng)板電極的半導(dǎo)體裝置的電位分布的結(jié)果的示意圖。
[0016]圖9是表示模擬不存在連接場(chǎng)板電極的半導(dǎo)體裝置的電位分布的結(jié)果的示意圖。
[0017]圖10是表示模擬具有連接場(chǎng)板電極的半導(dǎo)體裝置的離子化分布的結(jié)果的示意圖。
[0018]圖11是表示模擬不存在連接場(chǎng)板電極的半導(dǎo)體裝置的離子化分布的結(jié)果的示意圖。
[0019]圖12是表示本發(fā)明的實(shí)施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的示意性剖面圖。
[0020]符號(hào)說(shuō)明
[0021]I…半導(dǎo)體裝置
[0022]10…半導(dǎo)體區(qū)
[0023]20…柱狀區(qū)
[0024]21…周邊區(qū)
[0025]30…場(chǎng)限制區(qū)
[0026]40…絕緣膜
[0027]50…連接場(chǎng)板電極
[0028]60…外周場(chǎng)板電極
[0029]70…外緣電極
[0030]80…外緣場(chǎng)板電極
[0031]100…半導(dǎo)體元件
[0032]101…元件區(qū)
[0033]102…外周區(qū)
[0034]103…邊界
[0035]104…外緣
[0036]110…基板
[0037]120…基區(qū)
[0038]130…源區(qū)
[0039]140…柵電極
[0040]150…柵極絕緣膜
[0041]160…源電極
[0042]170…漏電極
[0043]200…晶胞

【具體實(shí)施方式】
[0044]接著，參照附圖，說(shuō)明本發(fā)明的實(shí)施方式。在以下附圖的描述中，對(duì)相同或相似的部分賦予相同或相似的符號(hào)。其中，附圖為示意性的內(nèi)容，應(yīng)注意各層的厚度比率等與實(shí)際情況不同。因此，應(yīng)參考以下說(shuō)明的內(nèi)容判斷具體的厚度和尺寸。另外，附圖彼此之間當(dāng)然會(huì)包含各自的尺寸的關(guān)系和比率不同的部分。
[0045]另外，以下所示的實(shí)施方式用于例示用于具體實(shí)現(xiàn)本發(fā)明的技術(shù)思想的裝置和方法，本發(fā)明的實(shí)施方式不將結(jié)構(gòu)部件的材質(zhì)、形狀、結(jié)構(gòu)、配置等限定于以下內(nèi)容。本發(fā)明的實(shí)施方式可以在權(quán)利要求書(shū)的范圍內(nèi)，施加各種的變更。
[0046]如圖1所示，本發(fā)明的實(shí)施方式的半導(dǎo)體裝置I具有形成半導(dǎo)體元件的元件區(qū)101和配置于元件區(qū)101的周?chē)耐庵軈^(qū)102。半導(dǎo)體裝置I具有形成于元件區(qū)101和外周區(qū)102的第I導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)10、形成于半導(dǎo)體區(qū)10中的第2導(dǎo)電類(lèi)型的多個(gè)柱狀區(qū)20。通過(guò)配置柱狀區(qū)20，在半導(dǎo)體區(qū)10內(nèi)形成多個(gè)pn結(jié)。如上，半導(dǎo)體裝置I具有超級(jí)結(jié)(SJ)結(jié)構(gòu)，在該結(jié)構(gòu)中，第I導(dǎo)電類(lèi)型的柱狀區(qū)與第2導(dǎo)電類(lèi)型的柱狀區(qū)相鄰配置。
[0047]如圖2所示，柱狀區(qū)20包圍元件區(qū)101的周?chē)页虱h(huán)狀配置。圖1是沿著圖2的1-1方向的剖面圖。為了便于理解結(jié)構(gòu)，圖2僅示出柱狀區(qū)20。此外，圖2中示出了 3重配置柱狀區(qū)20的例子，而實(shí)際情況下配置更多的柱狀區(qū)20。在外周區(qū)102中，嵌入半導(dǎo)體區(qū)10的柱狀區(qū)20呈壁狀彼此平行地延伸。
[0048]在外周區(qū)102中，在半導(dǎo)體區(qū)10的上表面配置第2導(dǎo)電類(lèi)型的場(chǎng)限制區(qū)30。場(chǎng)限制區(qū)30與至少一部分的柱狀區(qū)20的上部分別連接。在圖1所示的例子中，在所有的柱狀區(qū)20的上部都配置了場(chǎng)限制區(qū)30。場(chǎng)限制區(qū)30呈多重環(huán)狀配置于元件區(qū)101的周?chē)?，作為?chǎng)限制環(huán)(Field Limiting Ring:FLR)進(jìn)行工作。在外周區(qū)102的半導(dǎo)體區(qū)10上以覆蓋場(chǎng)限制區(qū)30的上表面的方式配置絕緣膜40。包括半導(dǎo)體裝置I的外緣104的區(qū)是第I導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)，配置于其上表面的外緣電極70與漏電極170電連接。
[0049]另外，第I導(dǎo)電類(lèi)型與第2導(dǎo)電類(lèi)型彼此互為相反導(dǎo)電類(lèi)型。即，若第I導(dǎo)電類(lèi)型為η型，則第2導(dǎo)電類(lèi)型為P型，若第I導(dǎo)電類(lèi)型為P型，則第2導(dǎo)電類(lèi)型為η型。以下，說(shuō)明第I導(dǎo)電類(lèi)型為η型，第2導(dǎo)電類(lèi)型為P型的情況。
[0050]在外周區(qū)102上，連接場(chǎng)板電極50在從元件區(qū)101與外周區(qū)102之間的邊界103朝外周區(qū)102的外緣104并排配置的場(chǎng)限制區(qū)30 (以下稱(chēng)之為“場(chǎng)限制區(qū)對(duì)”)的上方配置于絕緣膜40上。連接場(chǎng)板電極50通過(guò)形成于絕緣膜40的開(kāi)口部與場(chǎng)限制區(qū)對(duì)中的邊界103側(cè)的場(chǎng)限制區(qū)30接觸。進(jìn)而，連接場(chǎng)板電極50經(jīng)由絕緣膜40，其端部至少到達(dá)場(chǎng)限制區(qū)對(duì)中的外緣104側(cè)的場(chǎng)限制區(qū)30。連接場(chǎng)板電極50的外緣104側(cè)的端部可以為在從俯視方向觀察時(shí)與場(chǎng)限制區(qū)30重合。因此，連接場(chǎng)板電極50與外緣104側(cè)的場(chǎng)限制區(qū)30電容耦合。
[0051]在半導(dǎo)體裝置I中，作為FLR進(jìn)行工作的環(huán)狀的多個(gè)場(chǎng)限制區(qū)30形成于元件區(qū)101的周?chē)８鶕?jù)半導(dǎo)體裝置1，通過(guò)場(chǎng)限制區(qū)30-連接場(chǎng)板電極50-場(chǎng)限制區(qū)30的連接結(jié)構(gòu)，從而在外周區(qū)102上產(chǎn)生電容性場(chǎng)板結(jié)構(gòu)。由此，能夠固定場(chǎng)限制區(qū)30的表面的電位，并且能夠改變連接場(chǎng)板電極50與場(chǎng)限制區(qū)30之間的電容。在半導(dǎo)體裝置I的逆偏施加時(shí)，在外周區(qū)102上能夠良好地緩和電場(chǎng)集中。由此，能夠提升半導(dǎo)體裝置I的耐壓。連接場(chǎng)板電極50可采用金屬膜或多晶硅膜等。
[0052]在半導(dǎo)體裝置I中，基于連接場(chǎng)板電極50的配置方式，在逆偏時(shí)施加給半導(dǎo)體裝置I的電壓的分割方式也會(huì)發(fā)生變化，能夠分別任意地控制各場(chǎng)限制區(qū)30的電位。S卩，能夠任意地控制半導(dǎo)體區(qū)10的表面的各位置的電位。其結(jié)果，能夠使在逆偏施加時(shí)產(chǎn)生于半導(dǎo)體區(qū)10內(nèi)的耗盡層朝外緣部平緩地延伸。
[0053]另外，圖1示出了將所有的場(chǎng)限制區(qū)30經(jīng)由連接場(chǎng)板電極50彼此電連接起來(lái)的例子。然而，若在半導(dǎo)體區(qū)10內(nèi)連續(xù)平緩地形成耗盡層，則可以存在未與連接場(chǎng)板電極50電連接的場(chǎng)限制區(qū)30。如上，通過(guò)使得與連接場(chǎng)板電極50連接的場(chǎng)限制區(qū)30和未與連接場(chǎng)板電極50連接的場(chǎng)限制區(qū)30混合存在于外周區(qū)102中，從而能夠任意設(shè)定逆偏時(shí)的半導(dǎo)體區(qū)10的各位置的電位。
[0054]如上所述，通過(guò)向從邊界103朝外緣104排列的多個(gè)場(chǎng)限制區(qū)30任意附加連接場(chǎng)板電極50，從而能夠穩(wěn)定地固定外周區(qū)102表面的電位。由此，能夠提升半導(dǎo)體裝置I的耐壓。
[0055]另外，如圖1所示，柱狀區(qū)20在膜厚方向上形成得較深。因此，在外周區(qū)102的外緣區(qū)上，需要使得耗盡層不會(huì)從最靠近外緣104側(cè)的柱狀區(qū)20朝半導(dǎo)體區(qū)10的表面劇烈地產(chǎn)生變化。
[0056]因此，在圖1所示的半導(dǎo)體裝置I中，還具有外周場(chǎng)板電極60，該外周場(chǎng)板電極60在最靠近外緣104側(cè)的柱狀區(qū)20的位置的外緣104側(cè)配置于絕緣膜40上。外周場(chǎng)板電極60與最接近外緣104的場(chǎng)限制區(qū)30連接。另外，外周場(chǎng)板電極60從邊界103起向外緣104方向的長(zhǎng)度被設(shè)定為比連接場(chǎng)板電極50從邊界103起從外緣104方向的長(zhǎng)度長(zhǎng)。這是為了抑制通過(guò)柱狀區(qū)20而在半導(dǎo)體區(qū)10的較深位置上形成的耗盡層朝半導(dǎo)體區(qū)10的表面急劇上升而設(shè)定的。如上，通過(guò)外周場(chǎng)板電極60可防止耗盡層在外周區(qū)102的外緣區(qū)上劇烈地發(fā)生變化。其結(jié)果，能夠有效緩和電場(chǎng)集中。
[0057]在元件區(qū)101上可形成采用SJ結(jié)構(gòu)的各種半導(dǎo)體元件。例如圖3所示，在元件區(qū)101上形成電場(chǎng)效果晶體管(FET)。圖3所示的半導(dǎo)體元件100是在形成于第I導(dǎo)電類(lèi)型的基板110上的半導(dǎo)體區(qū)10上形成柱狀區(qū)20的結(jié)構(gòu)。在半導(dǎo)體元件100上，半導(dǎo)體區(qū)10是漂移區(qū)。半導(dǎo)體元件100還具有P型的基區(qū)120、η型的源區(qū)130、柵電極140、柵極絕緣膜150、源電極160和漏電極170。
[0058]基板110是例如在硅(Si)基板等的半導(dǎo)體基板上摻雜η型雜質(zhì)的η+型半導(dǎo)體基板?；?10作為漏極區(qū)發(fā)揮功能。作為漂移區(qū)的η-型的半導(dǎo)體區(qū)10配置于基板110的一個(gè)主面111上。半導(dǎo)體區(qū)10的雜質(zhì)濃度低于基板110。例如，使在高濃度摻雜了銻(Sb)等的η型硅基板上摻雜了磷(P)等的η型外延層生長(zhǎng)，形成半導(dǎo)體區(qū)10。
[0059]柱狀區(qū)20是在半導(dǎo)體區(qū)10上選擇性擴(kuò)散硼(B)等的P型的雜質(zhì)而形成的。后面會(huì)敘述柱狀區(qū)20的形成方法的例子。在元件區(qū)101上，在從上方平面觀察半導(dǎo)體區(qū)10時(shí)，柱狀區(qū)20平行地呈條紋狀延伸，且呈壁狀彼此平行行進(jìn)。
[0060]半導(dǎo)體區(qū)10是如圖4所示將P型的柱狀區(qū)20及其周?chē)摩切偷闹苓厖^(qū)21作為I個(gè)晶胞200，由多個(gè)晶胞200相鄰配置而成的結(jié)構(gòu)。周邊區(qū)21是形成半導(dǎo)體區(qū)10的柱狀區(qū)20的區(qū)的剩余區(qū)。
[0061]晶胞200的重復(fù)距離(單元間距)D被設(shè)定為全部相等。另外，這里所謂的“單元間距”指的是從俯視方向觀察時(shí)相鄰的柱狀區(qū)20的中心間距離。柱狀區(qū)20的深度和寬度形成為相同。
[0062]基區(qū)120的雜質(zhì)濃度被設(shè)定為高于柱狀區(qū)20的雜質(zhì)濃度。如圖3所示，基區(qū)120與場(chǎng)限制區(qū)30同樣地，與柱狀區(qū)20的上部分別連接并配置于半導(dǎo)體區(qū)10的上表面?；鶇^(qū)120是在半導(dǎo)體區(qū)10的上部的一部分選擇性摻雜硼(B)等形成的。另外，在元件區(qū)101上形成基區(qū)120的工序中，能夠在外周區(qū)102上形成場(chǎng)限制區(qū)30。
[0063]源區(qū)130呈島狀形成于基區(qū)120的內(nèi)側(cè)。源區(qū)130在半導(dǎo)體區(qū)10的上表面露出。
[0064]柵電極140經(jīng)由柵極絕緣膜150配置于半導(dǎo)體區(qū)10的上方和源區(qū)130的上方。由此，在面對(duì)柵電極140的源區(qū)130上形成通道。柵電極140例如為多晶硅膜。柵極絕緣膜150例如為硅氧化膜。
[0065]源電極160是用于向源區(qū)130注入電子的電極。源電極160與基區(qū)120和源區(qū)130歐姆連接。漏電極170配置于基板110的另一個(gè)主面112上。
[0066]圖3示出了平坦型的MOS結(jié)構(gòu)，也可以置換為溝道柵型的MOS結(jié)構(gòu)。
[0067]柱狀區(qū)20的形成方法大致可分為2種。一種為堆積多層外延層的“多層外延層方式”，另一種是在沿縱長(zhǎng)方向較深地蝕刻Si層而形成的槽(溝道)中嵌入外延層的“深溝道方式”。在圖1、圖3中，示出了通過(guò)應(yīng)用了圖5的(a)?圖5的(e)所示的半導(dǎo)體區(qū)10的形成方法的多層外延層方式形成柱狀區(qū)20的例子。因此，柱狀區(qū)20沿著深度方向具有多個(gè)凹槽部位。即，與沿著柱狀區(qū)20的表面延伸的方向垂直方向的剖面是在深度方向上連接多個(gè)團(tuán)塊狀區(qū)的形狀。
[0068]如圖5的(a)所示，在形成了第I導(dǎo)電類(lèi)型的第I外延層501之后，使用形成了離子注入開(kāi)口部611的注入用掩模610，將第2導(dǎo)電類(lèi)型的雜質(zhì)離子注入第I外延層501的規(guī)定的區(qū)上。例如，設(shè)離子注入開(kāi)口部611的寬度tl為0.4μπι，將硼(B)作為P型雜質(zhì)注入η型的第I外延層501。
[0069]接著，如圖5的(b)所示，使用形成了離子注入開(kāi)口部621的注入用掩模620，將第I導(dǎo)電類(lèi)型的雜質(zhì)離子注入第I外延層501。例如，設(shè)離子注入開(kāi)口部621的寬度t2為0.4μπι，將磷(P)作為η型雜質(zhì)注入η型的第I外延層501。此后，通過(guò)退火工序，如圖5的(c)所示在第I外延層501內(nèi)形成第2導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)510。
[0070]接著，如圖5的(d)所示，在第I外延層501上形成第I導(dǎo)電類(lèi)型的第2外延層502。此時(shí)，半導(dǎo)體區(qū)510通過(guò)熱擴(kuò)散而擴(kuò)散。然后，通過(guò)整體擴(kuò)散工序，如圖5的(e)所示，半導(dǎo)體區(qū)510形成為團(tuán)塊狀。
[0071]此后，與上述內(nèi)容同樣地，使用注入用掩模610將第2導(dǎo)電類(lèi)型的雜質(zhì)離子注入第2外延層502，使用注入用掩模620將第I導(dǎo)電類(lèi)型的雜質(zhì)離子注入第2外延層502。然后，與參照?qǐng)D5的(c)?圖5的(e)說(shuō)明的方法同樣地，形成半導(dǎo)體區(qū)510。
[0072]通過(guò)重復(fù)進(jìn)行以上的工序，從而在各工序中形成的半導(dǎo)體區(qū)510進(jìn)一步擴(kuò)散并連接，形成柱狀區(qū)20。
[0073]另外，根據(jù)上述的形成方法，向第I導(dǎo)電類(lèi)型(例如η型)的外延層不僅注入第2導(dǎo)電類(lèi)型(例如P型)的雜質(zhì)離子，還會(huì)注入第I導(dǎo)電類(lèi)型的雜質(zhì)離子。例如，不僅圖4所示的晶胞200的P型的柱狀區(qū)20，η型的周邊區(qū)21也形成為基于離子注入的柱狀區(qū)。由此，可獲得能夠易于調(diào)整SJ結(jié)構(gòu)的雜質(zhì)總量比的效果。
[0074]另外，半導(dǎo)體裝置I的耐壓的大小還依賴(lài)于晶胞200的單元間距D。為了獲得穩(wěn)定的耐壓結(jié)構(gòu)，需要半導(dǎo)體區(qū)10的厚度(外延層厚度)的最低4倍以上的單元間距D。通過(guò)該重復(fù)距離以及對(duì)場(chǎng)限制區(qū)30的連接場(chǎng)板電極50的附加，能夠提升半導(dǎo)體裝置I的耐壓。
[0075]下面，說(shuō)明作為FET的半導(dǎo)體元件100的導(dǎo)通狀態(tài)。向漏電極170與源電極160之間施加漏電極170的電位比源電極160的電位高的電壓。在該狀態(tài)下若向柵電極140施加閾值以上的電壓，則載離子(電子)蓄積于與柵電極140相對(duì)的區(qū)的基區(qū)120上。由此，通道形成于基區(qū)120。其結(jié)果，從源電極160注入的載離子在源區(qū)130、基區(qū)120的通道、半導(dǎo)體區(qū)10和基板110進(jìn)行傳播，到達(dá)漏電極170。S卩，電流從漏電極170流向源電極160。
[0076]接著，說(shuō)明半導(dǎo)體元件100為截止?fàn)顟B(tài)的情況。在截止?fàn)顟B(tài)下，在元件區(qū)101和外周區(qū)102上，耗盡層在柱狀區(qū)20之間擴(kuò)散。由此，在元件區(qū)101的外周的電場(chǎng)集中得以控制住。即，如上所述，通過(guò)與場(chǎng)限制區(qū)30和場(chǎng)限制區(qū)30連接的連接場(chǎng)板電極50緩和電場(chǎng)集中。
[0077]如圖3所示，僅與元件區(qū)101最接近的場(chǎng)限制區(qū)30與源電極160電連接，該源電極160是形成于兀件區(qū)101的半導(dǎo)體兀件100的一個(gè)主電極。另一方面，外周場(chǎng)板電極60在外周區(qū)102的外緣部與外緣電極70連接。外緣電極70與作為半導(dǎo)體元件100的另一個(gè)主電極的漏電極170電連接。另外，外緣場(chǎng)板電極80與外緣電極70連接，且配置于絕緣膜40上。
[0078]因此，基于連接場(chǎng)板電極50的配置方式，外周區(qū)102的源電極160與漏電極170間的電壓分割方式也會(huì)發(fā)生變化，能夠任意控制各場(chǎng)限制區(qū)30的電位。在向源電極160與漏電極170之間施加高電壓的情況下，外周區(qū)102的表面電位被場(chǎng)限制區(qū)30和連接場(chǎng)板電極50控制而逐漸降低。在外周區(qū)102的外緣，電壓充分降低，因而并非通過(guò)SJ結(jié)構(gòu)，而能夠通過(guò)在場(chǎng)限制區(qū)30上連接外周場(chǎng)板電極60的結(jié)構(gòu)確保耐壓。
[0079]圖6示出模擬向半導(dǎo)體裝置I施加686V的漏極-源極間電壓Vds時(shí)的電位分布的結(jié)果。圖6的從左上端的源電極160到右上端的外緣電極70為平緩的電位分布。另外，η型的半導(dǎo)體區(qū)10的雜質(zhì)濃度為4E15cm_3。
[0080]圖7是模擬施加686V的漏極-源極間電壓Vds時(shí)的半導(dǎo)體裝置I內(nèi)部的離子化分布的結(jié)果。圖7示出終端部為崩潰狀態(tài)的離子化的分布，由此可知在半導(dǎo)體裝置I的何處正在大量產(chǎn)生電子.空穴對(duì)。應(yīng)該注意的是，離子化的場(chǎng)所為與左上端的源電極160的結(jié)部位，而且在與源電極160的結(jié)部位以外未在表面進(jìn)行離子化。若在未連接源電極160的場(chǎng)限制區(qū)30的表面引起了離子化，則會(huì)在漏極-源極間電壓Vds的波形產(chǎn)生軟擊穿。圖7為理想的離子化的分布圖，未產(chǎn)生表面的離子化。
[0081]圖8表示模擬將連接場(chǎng)板電極50連接于場(chǎng)限制區(qū)30時(shí)的電位分布的結(jié)果，圖9表示模擬不存在連接場(chǎng)板電極50時(shí)的電位分布的結(jié)果。此外，圖10表示模擬將連接場(chǎng)板電極50與場(chǎng)限制區(qū)30連接時(shí)的離子化分布的結(jié)果，圖11表示模擬不存在連接場(chǎng)板電極50時(shí)的離子化分布的結(jié)果。
[0082]基于模擬結(jié)果的研究，相對(duì)于將連接場(chǎng)板電極50與場(chǎng)限制區(qū)30連接時(shí)的耐壓BVdss = 686V，不存在連接場(chǎng)板電極50時(shí)的耐壓BVdss = 655V。即，通過(guò)將連接場(chǎng)板電極50與場(chǎng)限制區(qū)30連接而使得耐壓提升。根據(jù)圖9和圖11可知，不存在連接場(chǎng)板電極50的情況下，各場(chǎng)限制區(qū)30的電場(chǎng)強(qiáng)度變高，在與源電極160的結(jié)部位以外會(huì)顯著產(chǎn)生離子化現(xiàn)象。因此，在使柱狀區(qū)20變細(xì)的SJMOS上，會(huì)在不存在連接場(chǎng)板電極50的終端部的漏極-源極間電壓Vds的波形上產(chǎn)生軟擊穿。如上，將連接場(chǎng)板電極50與場(chǎng)限制區(qū)30連接是非常有效的。
[0083]另外，為了通過(guò)不同于半導(dǎo)體裝置I的方法在配置了柱狀區(qū)20的區(qū)的外側(cè)的外緣區(qū)逐漸降低電位，例如可考慮在外緣區(qū)上的半導(dǎo)體區(qū)10的表面追加形成P型的低濃度擴(kuò)散層(Resurf:降低表面電場(chǎng))的方法。由此，在向半導(dǎo)體裝置施加逆偏的情況下，能夠在外緣區(qū)耗盡半導(dǎo)體區(qū)10的表面。然而，該低濃度擴(kuò)散層的形成需要高溫的加熱工序。通過(guò)該加熱工序使得柱狀區(qū)20在橫向擴(kuò)散，導(dǎo)通電流流過(guò)的區(qū)變小。因此，會(huì)妨礙半導(dǎo)體裝置的低導(dǎo)通電阻化。
[0084]對(duì)此，在半導(dǎo)體裝置I中，能夠在元件區(qū)101形成基區(qū)120，并同時(shí)形成場(chǎng)限制區(qū)30。即，能夠通過(guò)半導(dǎo)體元件100的制造工序的一部分形成場(chǎng)限制區(qū)30。因此，無(wú)需在外周區(qū)102形成低濃度擴(kuò)散層的工序等的高溫的加熱工序。因此，能夠防止由于加熱工序使得柱狀區(qū)20在橫向擴(kuò)散，導(dǎo)通電流流過(guò)的半導(dǎo)體區(qū)10變小的情況。由此，能夠?qū)崿F(xiàn)半導(dǎo)體裝置I的低導(dǎo)通電阻化。
[0085]例如，本發(fā)明人等實(shí)現(xiàn)了在晶胞200的單元間距D = 7μπι形成寬度3μπι左右的柱狀區(qū)20。此時(shí)的外延層的總厚度為42 μ m。而且，作為每單位面積的導(dǎo)通電阻(A ^Ron)可獲得1.3Q/mm2。
[0086]如上所述，在本發(fā)明的實(shí)施方式的半導(dǎo)體裝置I中，以與相鄰的一對(duì)場(chǎng)限制區(qū)中的一個(gè)場(chǎng)限制區(qū)30直接連接，與另一個(gè)場(chǎng)限制區(qū)30電容耦合的方式，將連接場(chǎng)板電極50配置于外周區(qū)102上。其結(jié)果，逆向偏壓時(shí)的電場(chǎng)集中得以緩和，半導(dǎo)體裝置I的耐壓提升。此外，通過(guò)將外周場(chǎng)板電極60配置于外周區(qū)102的外緣區(qū)，從而能夠防止在外周區(qū)102的外緣區(qū)上耗盡層急劇變化的情況。由此，能夠有效緩和電場(chǎng)集中。
[0087]另外，為了實(shí)現(xiàn)低導(dǎo)通電阻，期望盡可能較細(xì)地維持柱狀區(qū)20。因此，為了抑制基于熱擴(kuò)散的柱狀區(qū)20的擴(kuò)散，優(yōu)選通過(guò)高溫的加熱工序較少的工藝形成半導(dǎo)體裝置I。因此，通過(guò)較低的溫度形成的多晶硅材非常適于與場(chǎng)限制區(qū)30連接的細(xì)微的連接場(chǎng)板電極50。
[0088]〈變形例〉
[0089]為了實(shí)現(xiàn)半導(dǎo)體裝置I的低導(dǎo)通電阻化，優(yōu)選柱狀區(qū)20的寬度較小。這種情況下，若在所有的柱狀區(qū)20的上端配置了場(chǎng)限制區(qū)30，則由于制造工序的精度的限制而場(chǎng)限制區(qū)30彼此可能接觸。若場(chǎng)限制區(qū)30彼此接觸，則無(wú)法實(shí)現(xiàn)電場(chǎng)集中的緩和，耐壓會(huì)降低。因此，可以與一部分柱狀區(qū)20的上端構(gòu)成以未與場(chǎng)限制區(qū)30連接的方式未設(shè)置場(chǎng)限制區(qū)30的外周區(qū)102。
[0090]例如圖12所示，可以從邊界103朝外緣104交替配置與場(chǎng)限制區(qū)30連接的柱狀區(qū)20以及以未與場(chǎng)限制區(qū)30連接的方式未設(shè)置場(chǎng)限制區(qū)30的柱狀區(qū)20。由此，不會(huì)使場(chǎng)限制區(qū)30彼此接觸，能夠?qū)崿F(xiàn)低導(dǎo)通電阻化。
[0091]例如，在單元間距D為3 μ m左右的情況下，不在一部分柱狀區(qū)20連接場(chǎng)限制區(qū)30的結(jié)構(gòu)是有效的。此外，在單元間距D為5?6 μ m的情況下，若要求高耐壓，則優(yōu)選配置不連接場(chǎng)限制區(qū)30的柱狀區(qū)20，在場(chǎng)限制區(qū)30之間保持一定的距離。
[0092](其他的實(shí)施方式)
[0093]如上所述通過(guò)實(shí)施方式描述了本發(fā)明，然而構(gòu)成該公開(kāi)內(nèi)容的一部分的論述和附圖不應(yīng)被理解為用于限定本發(fā)明。根據(jù)該公開(kāi)內(nèi)容，本領(lǐng)域技術(shù)人員應(yīng)能明確各種的代替實(shí)施方式、實(shí)施例和應(yīng)用技術(shù)。
[0094]例如，上述內(nèi)容示出了以多層外延層方式形成柱狀區(qū)20的例子，也可以通過(guò)深溝道方式形成柱狀區(qū)20。
[0095]如上，本發(fā)明當(dāng)然還包括上述內(nèi)容中未描述的各種實(shí)施方式等。因此，本發(fā)明的技術(shù)的范圍應(yīng)僅通過(guò)基于上述說(shuō)明適當(dāng)制作的權(quán)利要求書(shū)的發(fā)明特定事項(xiàng)加以確定。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其具有形成了半導(dǎo)體元件的元件區(qū)和配置于所述元件區(qū)的周?chē)耐庵軈^(qū)，該半導(dǎo)體裝置的特征在于，具有: 第I導(dǎo)電類(lèi)型的半導(dǎo)體區(qū)，其形成于所述元件區(qū)和所述外周區(qū)； 第2導(dǎo)電類(lèi)型的多個(gè)柱狀區(qū)，它們?cè)谒鐾庵軈^(qū)的所述半導(dǎo)體區(qū)中形成為包圍所述元件區(qū)的環(huán)狀； 第2導(dǎo)電類(lèi)型的多個(gè)場(chǎng)限制區(qū)，它們與至少一部分的所述柱狀區(qū)的上部分別連接，且配置于所述外周區(qū)的所述半導(dǎo)體區(qū)的上表面； 絕緣膜，其覆蓋所述場(chǎng)限制區(qū)而配置于所述外周區(qū)的所述半導(dǎo)體區(qū)上；以及 連接場(chǎng)板電極，其通過(guò)形成于所述絕緣膜的開(kāi)口部與從所述元件區(qū)與所述外周區(qū)之間的邊界朝所述外周區(qū)的外緣相鄰配置的一對(duì)所述場(chǎng)限制區(qū)中的所述邊界側(cè)的場(chǎng)限制區(qū)接觸，并且經(jīng)由所述絕緣膜到達(dá)所述一對(duì)所述場(chǎng)限制區(qū)中的所述外緣側(cè)的場(chǎng)限制區(qū)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 從所述邊界朝所述外緣配置多個(gè)所述連接場(chǎng)板電極， 所述場(chǎng)限制區(qū)和所述連接場(chǎng)板電極從所述邊界朝所述外緣交替地電連接。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 該半導(dǎo)體裝置還具有外周場(chǎng)板電極，該外周場(chǎng)板電極與最接近所述外緣的所述場(chǎng)限制區(qū)連接， 就從所述邊界起的所述外緣方向上的長(zhǎng)度而言，所述外周場(chǎng)板電極比所述連接場(chǎng)板電極長(zhǎng)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 最接近所述元件區(qū)的所述場(chǎng)限制區(qū)與在所述元件區(qū)形成的所述半導(dǎo)體元件的主電極電連接。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 一部分的所述柱狀區(qū)未與所述場(chǎng)限制區(qū)連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 與所述場(chǎng)限制區(qū)連接的所述柱狀區(qū)和未與所述場(chǎng)限制區(qū)連接的所述柱狀區(qū)從所述邊界起朝所述外緣交替地配置。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述柱狀區(qū)是在深度方向上連接多個(gè)團(tuán)塊狀區(qū)而成的形狀。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 與所述連接場(chǎng)板電極連接的所述場(chǎng)限制區(qū)和未與所述連接場(chǎng)板電極連接的所述場(chǎng)限制區(qū)混合存在于所述外周區(qū)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述連接場(chǎng)板電極由多晶硅材料構(gòu)成。
【文檔編號(hào)】H01L29/40GK104518007SQ201410514099
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年9月29日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】高橋良治 申請(qǐng)人:三墾電氣株式會(huì)社