一種檢測晶圓柵氧化物缺失缺陷的方法
【專利摘要】本發(fā)明提供一種檢測晶圓柵氧化物缺失缺陷的方法，通過在生長柵氧化層后的晶圓上以柵氧化層作為硬掩膜，進行硅刻蝕工藝，通過刻蝕后半導體硅襯底產生的孔洞的位置來判定柵氧化層生長工藝中造成的柵氧化層缺失缺陷的具體位置，與現有技術相比，這種檢測方法具有縮短檢測周期，檢測范圍較大的優(yōu)點，并且方法簡單，能夠對工藝窗口提供實時有效且具有參考價值的工藝參數。
【專利說明】一種檢測晶圓柵氧化物缺失缺陷的方法

【技術領域】
[0001]本發(fā)明涉及一種檢測方法，特別涉及一種檢測晶圓柵氧化物缺失缺陷的方法。

【背景技術】
[0002]隨著集成電路工藝的發(fā)展，芯片的關鍵尺寸不斷地按比例縮小，對 CMOS (Complementary Metal Oxide Semiconductor)器件性能的要求不斷提高，柵氧化物 的制備工藝受到越來越大的挑戰(zhàn)。如果某些工藝窗口不夠優(yōu)化，易產生嚴重的系統性缺陷， 如柵氧化層的缺失缺陷會導致嚴重的漏電，使得器件完全失效，并且導致 CM0S器件的良率 的下降。
[0003]對柵氧化層缺失缺陷的檢測是目前業(yè)界公認的難題之一。目前業(yè)界發(fā)現柵氧化層 缺失缺陷通常是在MOSFET(Metal-〇xide-Semiconductor Field-Effect Transistor)器件 制造工藝流程全部完成的良率測試階段，并運用物理失效分析中掃描電鏡，透射電鏡等分 析方法才能檢測到。
[0004]現有技術中揭示了一種測量柵氧化層是否完整的測試結構，包括依次位于襯底上 的柵氧化層、柵電極、連接襯底的第一連接墊、連接柵電極的第二連接墊以及與所述第一連 接墊和第二連接墊之間均具有間隔的第三連接墊，通過第一焊墊與第二焊墊對柵氧化層完 整性進行測試，然后將測試不通過的地方用第二焊墊與第三焊墊或者第一焊墊與第三焊墊 測試，將金屬互聯層的缺陷導致的測試不良排除，就得到由于柵氧化層缺失缺陷之處。但是 這種方法測試耗時過長，程序繁瑣，不利于縮短研發(fā)周期，檢測范圍小，而且很難為在線工 藝窗口優(yōu)化提供有效的參考價值。


【發(fā)明內容】

[0005] 本發(fā)明提供一種檢測晶圓的柵氧化物缺失缺陷的方法，包括以下步驟：
[0006] 步驟1 :在晶圓上生長柵氧化層；
[0007] 步驟2 :將步驟1所生長的柵氧化層作為氧化物硬掩膜，采用硅刻蝕工藝腐蝕所述 柵氧化層，柵氧化層缺失或者缺陷部位的半導體硅襯底上會形成孔洞；
[0008] 步驟3 :用去離子水沖洗所述晶圓的柵氧化層表面，并通過光學顯微鏡掃描步驟2 所形成的孔洞，確定所述柵氧化層缺失或者缺陷部位的位置；
[0009] 步驟4 :制備步驟3所述柵氧化層缺失或者缺陷的樣品并通過電鏡精確檢測柵氧 化層缺失或者缺陷的位置。
[0010] 較佳地，所述柵氧化層是兩層或者兩層以上。
[0011] 較佳地，所述生長柵氧化層的工藝為快速熱處理工藝或者垂直爐管工藝。
[0012] 較佳地，所述柵氧化層的每一層的厚度范圍在1 〇-1 〇〇A之間。
[0013] 較佳地，所述硅刻蝕工藝為干法刻蝕工藝或者濕法刻蝕工藝。
[0014] 較佳地，所述干法刻蝕工藝為多晶硅刻蝕技術。
[0015] 較佳地,所述多晶硅刻蝕技術為使用HBr和02的等離子體刻蝕技術。
[0016] 較佳地，所述濕法刻蝕工藝為外延層刻蝕技術。
[0017] 較佳地，所述外延層刻蝕技術采用的刻蝕劑為四甲基氫氧化銨溶液，濃度為 2. 38%或者 25%。
[0018] 較佳地，所述外延層刻蝕技術的刻蝕時間范圍在5-120秒之間，刻蝕溫度為室溫 25。。。
[0019] 較佳地，所述柵氧化層缺失或者缺陷的樣品是用掃描電鏡精確控制聚焦離子束在 柵氧化層缺失或者缺陷的位置進行切割來制備的。
[0020] 較佳地，所述精確檢測柵氧化層缺失或者缺陷的位置是通過透射電鏡來精確檢測 的。
[0021] 與現有技術相比，本發(fā)明的有益效果是：通過在生長柵氧化層后的晶圓上以柵氧 化層作為掩膜，進行硅刻蝕工藝，通過刻蝕后半導體硅襯底產生的孔洞的位置來判定柵氧 化層生長工藝中造成的柵氧化層缺失缺陷的具體位置，與現有技術相比，這種檢測方法具 有縮短檢測周期，檢測范圍較大的優(yōu)點，并且方法簡單，能夠對工藝窗口提供實時有效且具 有參考價值的工藝參數。

【專利附圖】

【附圖說明】
[0022] 圖1為本發(fā)明提供的檢測方法流程圖；
[0023]圖2為本發(fā)明提供的檢測方法使用之前無柵氧化層缺失缺陷處截面結構圖； [0024]圖3為本發(fā)明提供的檢測方法使用之前柵氧化層缺失缺陷處截面結構圖；
[0025] 圖4為本發(fā)明提供的檢測方法原理圖；
[0026]圖5為本發(fā)明提供的檢測方法使用之后柵氧化層缺失缺陷處截面結構圖。
[0027] 圖中：1-半導體硅襯底、2-柵氧化層缺失處、3-厚柵氧化層、4-薄柵氧化層、5-孔 洞，6-隔離填充物。

【具體實施方式】
[0028]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。
[0029] 實施例一
[0030]本發(fā)明提供一種檢測晶圓的柵氧化物缺失的方法，如圖1所示，包括以下步驟：
[0031]步驟1 :在晶圓上生長柵氧化層，由于生長柵氧化層工藝中存在的問題，會使得晶 圓表面某處出現如圖3所示的柵氧化層缺失處2,相對于如圖2所示的柵氧化層完整的地 方，如厚柵氧化層 3和薄柵氧化層4,柵氧化層缺失處2會使得晶圓的半導體硅襯底1暴露 于空氣中；
[0032]步驟2 :將步驟1所生長的厚柵氧化層3和薄柵氧化層4作為氧化物硬掩膜，采用 多晶硅刻蝕技術刻蝕硅表面，其中的HBr+02作為腐蝕硅的氣體，不斷轟擊晶圓的表面，如 圖4所示，使得所述柵氧化層缺失處2所暴露出來的半導體硅襯底被腐蝕掉，所述半導體娃 襯底1上會形成孔洞5,如圖5所示；
[0033] 步驟3 :用去離子水沖洗所述晶圓的柵氧化層表面，并通過光學顯微鏡掃描步驟2 所形成的孔洞5,確定所述柵氧化層缺失處2的位置；
[0034] 步驟4 :制備步驟3所述柵氧化層缺失的樣品并通過透射電鏡精確檢測柵氧化層 缺失處2的位置。
[0035] 作為優(yōu)選，所述柵氧化層為兩層或者兩層以上。
[0036] 作為優(yōu)選，所述生長柵氧化層的工藝為快速熱處理工藝或者垂直爐管工藝。
[0037] 作為優(yōu)選，所述柵氧化層的每一層的厚度范圍在10-100A之間。
[0038] 作為優(yōu)選，所述柵氧化層缺失的樣品是用掃描電鏡精確控制聚焦離子束在柵氧化 層缺失的位置進行切割來制備的。
[0039] 實施例二
[0040] 本實施例與實施例一的區(qū)別在于步驟2中的硅刻蝕技術采用外延層刻蝕技術，其 中的刻蝕劑為四甲基氫氧化銨溶液，濃度為2. 38%或者25%，刻蝕時間范圍在5-120秒之 間，刻蝕溫度為室溫25°C。
[0041] 實施例三
[0042] 圖3中若柵氧化層缺失處2為柵氧化層缺陷，其檢測同樣適用實施例一或者實施 例二所使用的檢測方法。 >
[0043] 顯然，本領域的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神 和范圍。倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則 本發(fā)明也意圖包括這些改動和變型在內。
【權利要求】
1. 一種檢測晶圓的柵氧化物缺失缺陷的方法，其特征在于，包括以下步驟： 步驟1:在晶圓上生長柵氧化層； 步驟2 :將步驟1所生長的柵氧化層作為氧化物硬掩膜，采用硅刻蝕工藝腐蝕所述柵氧 化層，柵氧化層缺失或者缺陷部位的半導體硅襯底上會形成孔洞； 步驟3 :用去離子水沖洗所述晶圓的柵氧化層表面，并通過光學顯微鏡掃描步驟2所形 成的孔洞，確定所述柵氧化層缺失或者缺陷的位置； 步驟4 :制備步驟3所述柵氧化層缺失或者缺陷的樣品并通過電鏡精確檢測柵氧化層 缺失或者缺陷的位置。
2. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述柵 氧化層為兩層或者兩層以上。
3. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述生 長柵氧化層的工藝為快速熱處理工藝或者垂直爐管工藝。
4. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述柵 氧化層的每一層的厚度范圍在UMOOA之間。
5. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述硅 刻蝕工藝為干法刻蝕工藝。
6. 如權利要求5所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述干 法刻蝕工藝為使用HBr和O2的等離子體刻蝕技術。
7. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述硅 刻蝕工藝為濕法刻蝕工藝。
8. 如權利要求7所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述濕 法刻蝕工藝采用的刻蝕劑為四甲基氫氧化銨溶液，濃度為2. 38 %或者25%，刻蝕時間范圍 在5-120秒之間，刻蝕溫度為室溫25°C。
9. 如權利要求8所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述柵 氧化層缺失或者缺陷的樣品是用掃描電鏡精確控制聚焦離子束在柵氧化層缺失或者缺陷 的位置進行切割來制備的。
10. 如權利要求1所述的一種檢測晶圓柵氧化物缺失缺陷的方法，其特征在于，所述精 確檢測柵氧化層缺失或者缺陷的位置是通過透射電鏡來精確檢測的。
【文檔編號】H01L21/66GK104241161SQ201410520762
【公開日】2014年12月24日 申請日期:2014年9月30日 優(yōu)先權日:2014年9月30日
【發(fā)明者】張紅偉 申請人:上海華力微電子有限公司