透明電極柵控橫向pin藍(lán)紫光探測器及其制備方法
【專利摘要】本發(fā)明公開了一種透明電極柵控橫向PIN藍(lán)紫光探測器及其制備方法，探測器包括P型襯底中通過N阱與深N阱隔離形成反P阱，反P阱內(nèi)設(shè)N+區(qū)和P+區(qū)，反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面依次覆蓋有柵氧化層、透明導(dǎo)電薄膜、柵電極G，N+區(qū)上設(shè)有陽極電極A，P+區(qū)設(shè)有陰極電極K；制備方法包括在P型襯底上通過形成N阱與深N阱隔離出反P阱，在反P阱的兩側(cè)形成N+區(qū)和P+區(qū)且分別生成陽極電極A、陰極電極K，在反P阱的上表面依次制備柵氧化層、透明導(dǎo)電薄膜以及柵電極G。本發(fā)明能夠有效解決光探測器中量子效率和頻率響應(yīng)之間的矛盾，具有暗電流小、量子效率大、頻率響應(yīng)快、輸入阻抗大、有利于集成的優(yōu)點(diǎn)。
【專利說明】透明電極柵控橫向PIN藍(lán)紫光探測器及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及藍(lán)紫光探測【技術(shù)領(lǐng)域】，具體涉及一種透明電極柵控橫向PIN藍(lán)紫光探測器及其制備方法。

【背景技術(shù)】
[0002]光探測器(Photo-detector，PD)作為光信號(hào)讀取器件，在光電子系統(tǒng)中起著非常關(guān)鍵的作用。藍(lán)紫光探測器在藍(lán)光存儲(chǔ)、醫(yī)療衛(wèi)生、環(huán)境監(jiān)測等領(lǐng)域應(yīng)用廣泛。隨著CMOS工藝技術(shù)的發(fā)展，與CMOS工藝兼容的高性能、可光電集成的藍(lán)紫光探測器成為目前的一個(gè)研究熱點(diǎn)。CMOS工藝制備的藍(lán)紫光探測器通常是基于縱向PN結(jié)的雙極性結(jié)構(gòu)，量子效率和頻率響應(yīng)之間相互制約，輸入阻抗小，不利于集成。另外，P型襯底漏電流引起的暗電流大，靈敏度低。再者，隨著CMOS工藝的發(fā)展，按等比例縮小原理，器件尺寸(p-n結(jié)深，耗盡區(qū)厚度)和工作電壓必須相應(yīng)減小。從而，對(duì)長波長光難以有效吸收，光探測器的量子效率很低，響應(yīng)速度受到限制。然而，根據(jù)Lambert定律，短波長光在硅中的吸收長度較短，要求的硅薄膜厚度較小。因此，采用CMOS工藝有望制備優(yōu)異性能的藍(lán)紫光探測器。如何實(shí)現(xiàn)基于CMOS工藝實(shí)現(xiàn)性能優(yōu)異、可光電集成的藍(lán)紫光探測器，已經(jīng)成為一項(xiàng)亟待解決的關(guān)鍵技術(shù)問題。


【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種能夠有效解決量子效率和頻率響應(yīng)之間的矛盾，暗電流小、量子效率大、頻率響應(yīng)快、輸入阻抗大、有利于集成的透明電極柵控橫向PIN藍(lán)紫光探測器及其制備方法。
[0004]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為:
一種透明電極柵控橫向PIN藍(lán)紫光探測器，包括P型襯底，所述P型襯底中設(shè)有采用離子注入摻雜方式形成的N阱與深N阱，所述N阱的底部與深N阱接觸且在P型襯底的上部隔離形成反P阱，所述反P阱的兩側(cè)設(shè)有采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)和P+區(qū)，所述反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面覆蓋有柵氧化層，所述柵氧化層的表面覆蓋有透明導(dǎo)電薄膜，所述透明導(dǎo)電薄膜上設(shè)有柵電極G，所述N+區(qū)上設(shè)有陽極電極A，所述P+區(qū)設(shè)有陰極電極K。
[0005]優(yōu)選地，所述透明導(dǎo)電薄膜為ITO薄膜、AZO薄膜、石墨烯中的一種。
[0006]優(yōu)選地，所述P型襯底采用低摻雜P-型硅制成。
[0007]優(yōu)選地，所述P型襯底上設(shè)有P型襯底P+區(qū)，所述P型襯底P+區(qū)的表面設(shè)有P型襯底電極。
[0008]優(yōu)選地,所述反P講的厚度為80nm?800nm。
[0009]優(yōu)選地，所述柵氧化層為采用剝離技術(shù)生成的二氧化硅層。
[0010]優(yōu)選地，所述二氧化娃層的厚度為1nm?50nm。
[0011]優(yōu)選地,所述透明導(dǎo)電薄膜的厚度為80nm?100nm。
[0012]優(yōu)選地，所述陽極電極A、陰極電極K、柵電極G、P型襯底電極均為采用鍍鋁工藝制成的鋁層。
[0013]本發(fā)明還提供一種透明電極柵控橫向PIN藍(lán)紫光探測器的制備方法，包括如下步驟:
1)將低摻雜P-型硅作為P型襯底，采用離子注入摻雜方式在所述P型襯底中形成N阱與深N阱，所述N阱的底部與深N阱接觸且在P型襯底的上部隔離形成反P阱；
2)在所述反P阱的兩側(cè)分別采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)和P+區(qū)，在所述N+區(qū)的表面采用鍍鋁工藝制成的鋁層作為陽極電極A，在所述P+區(qū)的表面采用鍍鋁工藝制成的鋁層作為陰極電極K ;在所述P型襯底中采用擴(kuò)散摻雜方式形成P型襯底P+區(qū)，并在所述P型襯底P+區(qū)上鍍鋁生成P型襯底電極；
3)在所述反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面覆蓋采用剝離技術(shù)生成二氧化硅層作為柵氧化層；
4)在所述柵氧化層的表面生長透明導(dǎo)電薄膜，在所述透明導(dǎo)電薄膜的表面鍍鋁生成柵電極G。
[0014]本發(fā)明的透明電極柵控橫向PIN藍(lán)紫光探測器具有下述優(yōu)點(diǎn):
1、本發(fā)明在P型襯底中設(shè)有采用離子注入摻雜方式形成的N阱與深N阱，N阱的底部與深N阱接觸且在P型襯底的上部隔離形成反P阱，反P阱的兩側(cè)設(shè)有采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)和P+區(qū)，由于N阱(NWELL)與深N阱(De印NWELL)將反P阱(R-WELL)與P型襯底隔離，P型襯底漏電流可達(dá)PA數(shù)量級(jí)，從而大大降低暗電流，具有暗電流小的優(yōu)點(diǎn)。
[0015]2、本發(fā)明在反P阱的兩側(cè)設(shè)有采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)和P+區(qū)，橫向間隙布置的N+區(qū)和P+區(qū)形成橫向PIN結(jié)構(gòu)，橫向PIN結(jié)構(gòu)能在增大受光面積的同時(shí)不增大輸出電容，從而能有效解決量子效率和頻率響應(yīng)之間的矛盾，具有量子效率大、頻率響應(yīng)快的優(yōu)點(diǎn)。
[0016]3、本發(fā)明在反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面覆蓋有柵氧化層，所述柵氧化層的表面覆蓋有透明導(dǎo)電薄膜，透明導(dǎo)電薄膜上設(shè)有柵電極G，所述N+區(qū)上設(shè)有陽極電極A，所述P+區(qū)設(shè)有陰極電極K，通過透明導(dǎo)電薄膜、柵電極G實(shí)現(xiàn)透明電極，透明電極柵控反P阱(R-WELL)耗盡而不反型，在同一電壓Vffi作用下，能形成更大寬度的橫向耗盡區(qū)，增大有效光電轉(zhuǎn)換區(qū)，降低光生載流子的渡越時(shí)間，從而消除溝道長度限制，進(jìn)一步提高器件的量子效率和頻率響應(yīng)，可同時(shí)獲得量子效率>70%，截止頻率>lGHz。
[0017]4、本發(fā)明在反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面覆蓋有柵氧化層，所述柵氧化層的表面覆蓋有透明導(dǎo)電薄膜，透明導(dǎo)電薄膜上設(shè)有柵電極G，通過P型襯底、柵氧化層、透明導(dǎo)電薄膜、柵電極G形成縱向MOS結(jié)構(gòu),輸入阻抗大(17?115 Ω ),相對(duì)于雙極型結(jié)構(gòu)的輸入阻抗(正向:幾百歐至幾千歐，反向:幾十千歐到幾百千歐)，更有利于集成。
[0018]本發(fā)明透明電極柵控橫向PIN藍(lán)紫光探測器的制備方法用于制備本發(fā)明透明電極柵控橫向PIN藍(lán)紫光探測器，能夠利用現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝制備得到本發(fā)明透明電極柵控橫向PIN藍(lán)紫光探測器，具有工藝簡單、實(shí)施容易的優(yōu)點(diǎn)。

【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明實(shí)施例裝置的剖視結(jié)構(gòu)示意圖。
[0020]圖2為本發(fā)明實(shí)施例方法步驟I)得到中間產(chǎn)品的剖視結(jié)構(gòu)示意圖。
[0021]圖3為本發(fā)明實(shí)施例方法步驟2)得到中間產(chǎn)品的剖視結(jié)構(gòu)示意圖。
[0022]圖4為本發(fā)明實(shí)施例方法步驟3)得到中間產(chǎn)品的剖視結(jié)構(gòu)示意圖。
[0023]圖例說明:1、P型襯底；11、P型襯底P+區(qū)；12、P型襯底電極；2、N阱；3、深N阱；4、反P阱；41、柵氧化層；42、透明導(dǎo)電薄膜；5、礦區(qū)；6、？+區(qū)。

【具體實(shí)施方式】
[0024]如圖1所示，本實(shí)施例的透明電極柵控橫向PIN藍(lán)紫光探測器包括P型襯底1，P型襯底I中設(shè)有采用離子注入摻雜方式形成的N阱2與深N阱3，N阱2的底部與深N阱3接觸且在P型襯底I的上部隔離形成反P阱4，反P阱4的兩側(cè)設(shè)有采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)5和P+區(qū)6 (N+區(qū)5和P+區(qū)6的橫向間距由所需受光面積確定)，反P阱4位于N+區(qū)5和P+區(qū)6之間區(qū)域的表面覆蓋有柵氧化層41，柵氧化層41的表面覆蓋有透明導(dǎo)電薄膜42，透明導(dǎo)電薄膜42上設(shè)有柵電極G，N+區(qū)5上設(shè)有陽極電極A，P+區(qū)6設(shè)有陰極電極K。
[0025]本實(shí)施例中，透明導(dǎo)電薄膜42為ITO薄膜(氧化銦錫薄膜)，能夠減少柵電極對(duì)入射光的吸收，提高外量子效率；此外也可以根據(jù)需要采用AZO薄膜(鋁摻雜的氧化鋅薄膜)、石墨烯。
[0026]本實(shí)施例中，透明導(dǎo)電薄膜42的厚度范圍為80nm?lOOnm，基于上述厚度范圍，能夠?qū)崿F(xiàn)薄膜透射率和電阻率之間很好地折中。
[0027]本實(shí)施例中，P型襯底I采用低摻雜P-型硅制成，能夠與CMOS工藝實(shí)現(xiàn)的其他電路集成，并降低光生載流子的復(fù)合率，提高內(nèi)量子效率。
[0028]本實(shí)施例中，P型襯底I上設(shè)有P型襯底P+區(qū)11，P型襯底P+區(qū)11的表面設(shè)有P型襯底電極12。
[0029]本實(shí)施例中，反P講4的厚度為80nm?800nm。本實(shí)施例根據(jù)Lambert定律,結(jié)合CMOS工藝特點(diǎn)，并保證反P阱表面耗盡而不反型時(shí)，整個(gè)反P阱縱向耗盡，確定反P阱(R-WELL) 4的厚度為80nnT800nm，能夠?qū)崿F(xiàn)對(duì)波長為38(T520 nm藍(lán)紫光的探測。
[0030]本實(shí)施例中，柵氧化層41為采用剝離技術(shù)生成的二氧化硅層；二氧化硅層的厚度為1nm?50nm，從而使得較低的柵極電壓能使得反P阱表面耗盡而不反型，滿足集成電路的低壓低功耗發(fā)展趨勢(shì)。
[0031]本實(shí)施例中，陽極電極A、陰極電極K、柵電極G、P型襯底電極12均為采用鍍鋁工藝制成的鋁層。
[0032]本實(shí)施例的透明電極柵控橫向PIN藍(lán)紫光探測器的工作原理如下:柵極電壓用下，在反P阱4中形成縱向電場，反P阱4表面耗盡而不反型；橫向電壓Vak作用下，產(chǎn)生橫向電場，形成橫向耗盡區(qū)作為有效光電轉(zhuǎn)換區(qū)；由于柵極電壓\κ控制反P阱4表面耗盡而不反型，載流子濃度降低，因此可以獲得更大的橫向耗盡區(qū)。當(dāng)藍(lán)紫光入射時(shí)，穿過透明導(dǎo)電薄膜42到達(dá)反P講4,襯底材料吸收光產(chǎn)生光生載流子,在橫向電場作用下形成光生電流，從而實(shí)現(xiàn)對(duì)藍(lán)紫光的探測。本實(shí)施例的透明電極柵控橫向PIN藍(lán)紫光探測器的制備方法具體是采用標(biāo)準(zhǔn)CMOS工藝完成N阱(NWELL) 2 阱(De印NWELL) 3、N+區(qū)5、P+區(qū)6、柵氧化層41、陽極電極A、陰極電極K和P型襯底電極12等前端工藝部分；在實(shí)驗(yàn)室完成ITO薄膜生長和柵電極G等后端工藝。其制備方法具體包括如下步驟:
I)將低摻雜P-型硅作為P型襯底1，采用離子注入摻雜方式在P型襯底I中形成N阱(NWELL) 2與深N阱(De印NWELL) 3，N阱2的底部與深N阱3接觸且在P型襯底的上部隔離形成反P阱(R-WELL) 4。本步驟得到中間產(chǎn)品的結(jié)構(gòu)如圖2所示，其中反P阱4的厚度范圍為10nm?800nm之間。
[0033]2)在反P阱4的兩側(cè)分別采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)5和P+區(qū)6，在N+區(qū)5的表面采用鍍鋁工藝制成的鋁層作為陽極電極A，在P+區(qū)6的表面采用鍍鋁工藝制成的鋁層作為陰極電極K ;在P型襯底I中采用擴(kuò)散摻雜方式形成P型襯底P+區(qū)11，并在P型襯底P+區(qū)11上鍍鋁生成P型襯底電極12 ;本步驟得到中間產(chǎn)品的結(jié)構(gòu)如圖3所
/Jn ο
[0034]3)在反P阱4位于N+區(qū)5和P+區(qū)6之間區(qū)域的表面覆蓋采用剝離技術(shù)生成二氧化硅層作為柵氧化層41 ;本步驟得到中間產(chǎn)品的結(jié)構(gòu)如圖4所示，柵氧化層41的厚度范圍為 1nm ?50nm。
[0035]4)在柵氧化層41的表面采用射頻磁控濺射方法生長透明導(dǎo)電薄膜42(IT0薄膜)，ITO薄膜的厚度范圍為80nm?lOOnm，在ITO薄膜的表面鍍鋁生成柵電極G。最終得到的產(chǎn)品如圖1所示。
[0036]上述步驟I)?步驟4)中，在P型襯底I中采用擴(kuò)散摻雜方式形成P型襯底P+區(qū)11，并在P型襯底P+區(qū)11上鍍鋁生成P型襯底電極12，采用離子注入摻雜方式在P型襯底I中形成N阱(NWELL) 2與深N阱(Deep NWELL) 3，在反P阱4的兩側(cè)分別采用擴(kuò)散摻雜方式形成N+區(qū)5和P+區(qū)6，在反P阱4位于N+區(qū)5和P+區(qū)6之間區(qū)域的表面覆蓋采用剝離技術(shù)生成二氧化硅層作為柵氧化層41，在N+區(qū)5的表面采用鍍鋁工藝制成的鋁層作為陽極電極A，在P+區(qū)6的表面采用鍍鋁工藝制成的鋁層作為陰極電極K等均為標(biāo)準(zhǔn)CMOS工藝。
[0037]以上所述僅為本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅限于上述實(shí)施方式，凡是屬于本發(fā)明原理的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。對(duì)于本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明的原理的前提下進(jìn)行的若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種透明電極柵控橫向PIN藍(lán)紫光探測器，包括P型襯底(I )，其特征在于:所述P型襯底(I)中設(shè)有采用離子注入摻雜方式形成的N阱(2)與深N阱(3)，所述N阱(2)的底部與深N阱(3)接觸且在P型襯底(I)的上部隔離形成反P阱(4)，所述反P阱(4)的兩側(cè)設(shè)有采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)(5)和P+區(qū)(6)，所述反P阱(4)位于N+區(qū)(5)和P+區(qū)(6)之間區(qū)域的表面覆蓋有柵氧化層(41)，所述柵氧化層(41)的表面覆蓋有透明導(dǎo)電薄膜(42)，所述透明導(dǎo)電薄膜(42)上設(shè)有柵電極G，所述N+區(qū)(5)上設(shè)有陽極電極A，所述P+區(qū)(6)設(shè)有陰極電極K。
2.根據(jù)權(quán)利要求1所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述透明導(dǎo)電薄膜(42 )為ITO薄膜、AZO薄膜、石墨烯中的一種。
3.根據(jù)權(quán)利要求2所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述P型襯底(I)采用低摻雜P.型娃制成。
4.根據(jù)權(quán)利要求3所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述P型襯底(I)上設(shè)有P型襯底P+區(qū)(11)，所述P型襯底P+E(Il)的表面設(shè)有P型襯底電極(12)。
5.根據(jù)權(quán)利要求1?4中任意一項(xiàng)所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述反P講(4)的厚度為80nm?800nm。
6.根據(jù)權(quán)利要求5所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述柵氧化層(41)為采用剝離技術(shù)生成的二氧化硅層。
7.根據(jù)權(quán)利要求6所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述二氧化娃層的厚度為1nm?50nm。
8.根據(jù)權(quán)利要求7所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述透明導(dǎo)電薄膜(42)的厚度為80nm?lOOnm。
9.根據(jù)權(quán)利要求8所述的透明電極柵控橫向PIN藍(lán)紫光探測器，其特征在于:所述陽極電極A、陰極電極K、柵電極G、P型襯底電極(12)均為采用鍍鋁工藝制成的鋁層。
10.一種透明電極柵控橫向PIN藍(lán)紫光探測器的制備方法，其特征在于包括如下步驟: 1)將低摻雜P—型硅作為P型襯底，采用離子注入摻雜方式在所述P型襯底中形成N阱與深N阱，所述N阱的底部與深N阱接觸且在P型襯底的上部隔離形成反P阱； 2)在所述反P阱的兩側(cè)分別采用擴(kuò)散摻雜方式形成橫向間隙布置的N+區(qū)和P+區(qū)，在所述N+區(qū)的表面采用鍍鋁工藝制成的鋁層作為陽極電極A，在所述P+區(qū)的表面采用鍍鋁工藝制成的鋁層作為陰極電極K ;在所述P型襯底中采用擴(kuò)散摻雜方式形成P型襯底P+區(qū)，并在所述P型襯底P+區(qū)上鍍鋁生成P型襯底電極； 3)在所述反P阱位于N+區(qū)和P+區(qū)之間區(qū)域的表面覆蓋采用剝離技術(shù)生成二氧化硅層作為柵氧化層； 4)在所述柵氧化層的表面生長透明導(dǎo)電薄膜，在所述透明導(dǎo)電薄膜的表面鍍鋁生成柵電極G。
【文檔編號(hào)】H01L31/18GK104362198SQ201410607431
【公開日】2015年2月18日 申請(qǐng)日期:2014年11月3日 優(yōu)先權(quán)日:2014年11月3日
【發(fā)明者】謝海情, 唐俊龍, 彭潤伍, 曾承偉, 肖正, 周斌騰 申請(qǐng)人:長沙理工大學(xué)