一種用于SiC功率器件的終端鈍化結(jié)構(gòu)及其制備方法
【專利摘要】本發(fā)明屬于SiC功率器件領(lǐng)域，具體涉及一種用于SiC功率器件的終端鈍化結(jié)構(gòu)及其制備方法。該終端鈍化結(jié)構(gòu)采用DLC薄膜層替換現(xiàn)有的聚酰亞胺類材料以及非化學(xué)計量氮化硅層和化學(xué)計量氮化硅層的復(fù)合結(jié)構(gòu)。該鈍化方法采用DLC薄膜材料對SiC功率器件進(jìn)行終端鈍化保護(hù)。該鈍化結(jié)構(gòu)在SiC器件工作的溫度下，提高器件反向擊穿電壓，降低反向漏電流，穩(wěn)定、可靠地承受更高的工作溫度，提高器件可靠性，有效地解決了SiC器件高溫工作時的終端鈍化保護(hù)問題，并且結(jié)構(gòu)簡單，工藝實現(xiàn)難度低。
【專利說明】一種用于Sic功率器件的終端鈍化結(jié)構(gòu)及其制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于Sic功率器件領(lǐng)域，具體涉及一種用于SiC功率器件的終端鈍化結(jié)構(gòu) 及其制備方法。

【背景技術(shù)】
[0002] 近年來，隨著微電子技術(shù)的不斷進(jìn)步，Si基電力電子器件發(fā)展迅速，其性能已經(jīng)有 了飛躍式的進(jìn)步。但是對于高溫、高濕等惡劣環(huán)境的應(yīng)用卻一直是Si基器件無法突破的瓶 頸。SiC作為一種寬禁帶半導(dǎo)體材料，具有禁帶寬度大、擊穿電場高、飽和電子漂移速率高、 熱導(dǎo)率高等優(yōu)異的物理特性，SiC電力電子器件在減小通態(tài)損耗和開關(guān)損耗、提高系統(tǒng)效率 的同時也使器件在高溫、高濕等惡劣環(huán)境中的應(yīng)用更為可靠，這也是傳統(tǒng)的Si基器件無法 實現(xiàn)的。
[0003] 器件工作在高溫反偏狀態(tài)下時，界面電荷是導(dǎo)致漏電流增加、擊穿電壓下降的一 個重要因素。這些界面電荷的主要來源有：①常規(guī)工藝生長的氧化層中的正電荷；②氧化 層外表面沾污的離子和吸附的水汽。所以，為了保證器件工作的可靠性，一般對器件進(jìn)行終 端鈍化保護(hù)，該保護(hù)層一方面削弱氧化層中正電荷對器件性能的影響，另一方面起到外界 環(huán)境與器件芯片的隔離作用，降低外界環(huán)境中的沾污和水汽對器件性能的影響。
[0004] 目前，對于SiC器件，最主要的終端鈍化保護(hù)是采用聚酰亞胺類材料。聚酰亞胺類 材料一方面含有大量負(fù)電荷，可以有效削弱氧化層中正電荷對器件性能的影響；另一方面， 可以起到器件與外界環(huán)境的隔離，阻擋外界環(huán)境的離子和水汽對器件性能的影響。該終端 鈍化方案的形成過程為：將以聚酰亞胺為主體材料的PI膠或者SU膠，涂覆在器件芯片表 面，再通過光刻等工藝暴露出器件電極，最后通過高溫固化完成器件的終端鈍化。
[0005] 在較低的工作溫度下，聚酰亞胺類材料可以為器件起到良好的終端鈍化保護(hù)作 用，使器件可以在較長的時間內(nèi)穩(wěn)定工作，并表現(xiàn)出良好的性能。但是，以聚酰亞胺為主體 材料的PI膠或者SU膠的工作溫度在250°C以下，而SiC器件的工作溫度可以高達(dá)600°C，所 以，當(dāng)SiC器件工作在高溫、高壓、高濕等惡劣環(huán)境下時，聚酰亞胺類材料已經(jīng)無法實現(xiàn)良 好的終端鈍化保護(hù)效果，其可能在較多的溫度循環(huán)之后退化，鈍化作用減弱，導(dǎo)致器件擊穿 電壓下降、漏電流增加，甚至器件失效。因此，采用聚酰亞胺類材料對SiC器件進(jìn)行終端鈍 化保護(hù)的效果有限，無法發(fā)揮SiC器件的高溫工作優(yōu)勢，嚴(yán)重限制了 SiC器件的應(yīng)用范圍。
[0006] 除此之外，使用較多的終端鈍化方案就是采用氮化硅層。該方法采用兩層結(jié)構(gòu)，靠 近內(nèi)層、緊鄰氧化硅層的是一層非化學(xué)計量氮化硅層，用于削弱氧化層中正電荷對器件性 能的影響；在非化學(xué)計量氮化硅層外側(cè)是一層化學(xué)計量氮化硅，用于阻擋外界環(huán)境對器件 的侵蝕。
[0007] 采用氮化硅層對SiC器件進(jìn)行終端鈍化保護(hù)，其保護(hù)效果較好，但是，該方案對非 化學(xué)計量氮化硅層的形成方法要求嚴(yán)格，例如：CVD法的氣體中有氫存在，其形成的氮化硅 層中也有氫的存在，而這是不被允許的。另一方面，該方法要連續(xù)形成一層非化學(xué)計量氮化 硅和一層化學(xué)計量氮化硅，其工藝過程復(fù)雜，不宜控制。因此，采用氮化硅層對SiC器件進(jìn) 行終端鈍化保護(hù)雖然達(dá)到良好的鈍化保護(hù)效果，但是工藝實現(xiàn)難度較大，不利于方法的推 廣。因此尋找一種用于SiC功率器件的終端鈍化結(jié)構(gòu)及其制備方法具有重要意義。
[0008] 名詞解釋：
[0009] SiC :碳化硅；
[0010] DLC:類金剛石薄膜
[0011] 非化學(xué)計量氮化硅：氮化硅化合物中，氮和硅的原子組成可以在一定的比例范圍 內(nèi)波動。它們的組成不符合化合價規(guī)則，不服從組成定律，不能用小的整數(shù)來表示，只能用 小數(shù)描述。


【發(fā)明內(nèi)容】

[0012] 針對現(xiàn)有技術(shù)終端鈍化結(jié)構(gòu)復(fù)雜，鈍化結(jié)構(gòu)難以制備、或者不能耐高溫等不足，本 發(fā)明旨在提供一種用于SiC功率器件的終端鈍化結(jié)構(gòu)，并提供了制備該鈍化結(jié)構(gòu)的方法， 該結(jié)構(gòu)采用DLC薄膜層替換現(xiàn)有的非化學(xué)計量氮化硅層和化學(xué)計量氮化硅層，提高器件反 向擊穿電壓，降低反向漏電流，并在SiC器件工作的溫度下，穩(wěn)定、可靠地承受更多溫度循 環(huán)，提高器件可靠性，且有效地解決了 SiC器件高溫工作時的終端鈍化保護(hù)問題，結(jié)構(gòu)簡 單，容易實現(xiàn)。
[0013] 為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是：
[0014] 技術(shù)方案之一：
[0015] 如圖1所示，一種用于SiC功率器件的終端鈍化結(jié)構(gòu)，包括SiC襯底層，設(shè)置于SiC 襯底層一側(cè)的歐姆接觸層、設(shè)置于SiC襯底層另一側(cè)的SiC外延層、位于SiC外延層上方 中間位置的肖特基接觸層、位于SiC外延層上且位于所述肖特基接觸層外圍的氧化硅層； 在所述氧化硅層上以及所述肖特基接觸層上均設(shè)有DLC薄膜層，且位于肖特基接觸層上的 DLC薄膜層設(shè)有用于暴露肖特基接觸層的開口。
[0016] 如圖2所示，進(jìn)一步的方案，可以在所述肖特基接觸層與SiC外延層之間形成P型 區(qū)。
[0017] 所述DLC薄膜層的厚度優(yōu)選為150nm-200nm。
[0018] 技術(shù)方案之二：
[0019] 一種用于SiC功率器件的終端鈍化結(jié)構(gòu)的制備方法，具體為：在SiC襯底上通過外 延生長的方法形成外延層；通過原位犧牲氧化和淀積的方法形成氧化硅層，再通過光刻及 刻蝕的方法去除部分氧化層；在襯底一側(cè)形成歐姆接觸；在外延層一側(cè)形成肖特基接觸； 在肖特基接觸外側(cè)形成DLC膜；通過刻蝕的方法暴露出肖特基接觸；其中，所述在肖特基接 觸外側(cè)形成DLC膜具體為：在器件陽極面形成大面積的DLC膜，采用CVD或者濺射方法形 成，根據(jù)器件電壓等級，選擇不同的成膜厚度，成膜厚度一般在150nm-200nm之間。
[0020] 進(jìn)一步的，在形成外延層之后且形成歐姆接觸之前，通過離子注入的方法形成相 互間隔的P型區(qū)。
[0021] 優(yōu)選方案：所述肖特基接觸采用多種金屬或多種金屬的組合，厚度為 1000-2000A，通過蒸發(fā)或濺射的方法形成，對該肖特基接觸進(jìn)行退火，退火溫度為 400-600°C，退火時間為 l_5min。
[0022] 下面對本發(fā)明做進(jìn)一步解釋和說明
[0023] 本發(fā)明采用DLC膜作為終端鈍化層。該DLC膜可以通過濺射、CVD等方法形成，工 藝簡單；DLC膜高溫穩(wěn)定性好，化學(xué)性質(zhì)穩(wěn)定，有較大電阻率及較高擊穿電壓，對器件鈍化 效果較好，并且不會在高溫下退化，提高了器件在高溫下工作的穩(wěn)定性和可靠性；DLC膜可 以通過成膜方式的選擇以及摻雜等工藝手段的選擇，控制膜層電阻率等參數(shù)，靈活多變，滿 足不同器件要求。
[0024] 本發(fā)明采用DLC膜對SiC器件進(jìn)行終端鈍化保護(hù)。首先，該保護(hù)層一方面削弱氧 化層中正電荷對器件性能的影響，另一方面起到外界環(huán)境與器件芯片的隔離作用，降低外 界環(huán)境中的沾污和水汽對器件性能的影響，有效提高了器件反向擊穿電壓、降低了反向漏 電流；其次，該DLC終端鈍化層高溫性質(zhì)穩(wěn)定，不會在溫度循環(huán)中發(fā)生退化現(xiàn)象，提高器件 在高溫下工作的穩(wěn)定性和可靠性，解決了 SiC器件高溫工作的瓶頸問題；再次，該DLC終端 鈍化層形成方法靈活，工藝簡單，并且可以通過工藝處理靈活調(diào)節(jié)電學(xué)參數(shù)，適應(yīng)多種器件 需求。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)勢在于：
[0026] 1、本發(fā)明的結(jié)構(gòu)采用DLC薄膜層替換現(xiàn)有的非化學(xué)計量氮化硅層和化學(xué)計量氮 化硅層，結(jié)構(gòu)更簡單，更易實現(xiàn)。
[0027] 2、本發(fā)明的結(jié)構(gòu)具有DLC薄膜層，提高器件反向擊穿電壓，降低反向漏電流，并在 SiC器件工作的溫度下，穩(wěn)定、可靠地承受更高的工作溫度，提高器件可靠性。
[0028] 3、本發(fā)明的結(jié)構(gòu)有效地解決了 SiC器件高溫工作時的終端鈍化保護(hù)問題。
[0029] 4、本發(fā)明的方法削弱氧化層中正電荷對器件性能的影響。常規(guī)工藝生長的氧化層 中的正電荷，DLC膜可以通過離子注入等工藝實現(xiàn)指定濃度的摻雜，提供足夠的負(fù)電荷，從 而可以有效削弱氧化層中正電荷對器件性能的影響；
[0030] 5、本發(fā)明的方法有效實現(xiàn)器件與外界環(huán)境之間的隔離。外界環(huán)境的沾污離子和吸 附水汽所帶來的正電荷也是導(dǎo)致器件失效的重要原因。DLC膜化學(xué)性質(zhì)穩(wěn)定，在高溫、高濕 等惡劣環(huán)境中仍能起到良好的鈍化作用，實現(xiàn)器件與外界環(huán)境的有效隔離，有效削弱外界 環(huán)境中的沾污和水汽對器件性能的影響。
[0031] 6、本發(fā)明的方法有效改善器件鈍化效果。DLC膜具有較高電阻率和較高擊穿場強(qiáng)， 電絕緣性好，并且DLC膜采用PECVD或濺射方法形成，其與器件粘附性好，可以有效改善器 件的鈍化效果。
[0032] 7、工藝簡單。DLC終端鈍化層成膜方法靈活，電學(xué)參數(shù)調(diào)節(jié)簡單，可以滿足不同器 件要求；

【專利附圖】

【附圖說明】
[0033] 圖1是實施例1所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0034] 圖2是實施例2所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0035] 圖3是實施例2所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的俯視圖；
[0036] 圖4是用于SiC功率器件的終端鈍化結(jié)構(gòu)的制備工藝流程圖；
[0037] 其中，1是歐姆接觸層；2是SiC襯底層；3是SiC外延層；4是P型區(qū)；5是肖特基 接觸層；6是氧化硅層；7是開口，8是DLC薄膜層。

【具體實施方式】
[0038] 下面結(jié)合實施例對本發(fā)明做進(jìn)一步的說明。
[0039] 實施例1
[0040] 如圖1所示，一種用于SiC功率器件的終端鈍化結(jié)構(gòu)，包括SiC襯底層2,設(shè)置于 SiC襯底層2 -側(cè)的歐姆接觸層1、設(shè)置于SiC襯底層2另一側(cè)的SiC外延層3、位于SiC外 延層3上方中間位置的肖特基接觸層5、位于SiC外延層3上且位于所述肖特基接觸層5外 圍的氧化硅層6 ;在所述氧化硅層6上以及所述肖特基接觸層5上均設(shè)有DLC薄膜層8,且 位于肖特基接觸層5上的DLC薄膜層8設(shè)有用于暴露肖特基接觸層5的開口 7。所述DLC 薄膜層8的厚度為150nm-200nm。
[0041] 實施例2制備方法
[0042] 采用本方案的SiC器件剖面示意圖如圖2和3所示（以二極管器件為例）。在SiC 襯底上通過外延生長的方法形成外延層；再通過離子注入的方法形成P型區(qū)；通過原位犧 牲氧化和淀積的方法形成氧化硅層，再通過光刻及刻蝕的方法去除部分氧化層；在襯底一 側(cè)形成歐姆接觸；在外延層一側(cè)形成肖特基接觸；在肖特基接觸外側(cè)形成大面DLC膜；通過 刻蝕的方法暴露出陽極金屬電極。
[0043] 以SiC肖特基二極管為例說明本發(fā)明的工藝實現(xiàn)過程，如圖4所示：
[0044] ①完成器件肖特基接觸。該肖特基接觸可以采用多種金屬（如金屬Ti)及多種金 屬的組合，厚度為1000-2000人，可以通過蒸發(fā)或濺射的方法形成，對該肖特基接觸進(jìn)行退 火，退火溫度為400-600°C，退火時間為l-5min，得到合適的肖特基勢壘高度和理想因子；
[0045] ②形成DLC膜。在器件陽極面形成大面積的DLC膜，可以采用CVD或者濺射等方法 形成。以CVD方法為例，其生長參數(shù)包括甲烷（CH 4)流量200-400sccm，RF功率500-2000W， 真空度100-400mtorr，生長時間根據(jù)所需厚度而定，例如所需DLC厚度為150nm時，其生長 時間為2-5min，所需DLC厚度為200nm時，其生長時間為3-6min。根據(jù)器件電壓等級，選擇 不同的成膜厚度，例如1200V器件的DLC厚度為150nm ;而1700V器件的DLC厚度為200nm。 根據(jù)不同器件對DLC膜電學(xué)參數(shù)的要求，可以通過成膜方法的選擇實現(xiàn)，同時也可以通過 摻雜、退火等工藝方法實現(xiàn)，得到終端鈍化效果最優(yōu)的DLC膜；
[0046] ③形成刻蝕掩膜。上步工藝中形成的DLC膜完全覆蓋器件芯片陽極面，為了將陽 極電極暴露出來，需要對DLC膜進(jìn)行刻蝕，本步工藝就是形成刻蝕的掩膜層。該掩膜層可以 是光刻膠、介質(zhì)或金屬等，從成本及掩膜層去除等方面考慮，建議使用光刻膠作為刻蝕掩膜 層。以光刻膠為例簡述刻蝕掩膜形成過程：選用光刻正膠AZ9920 ;勻膠轉(zhuǎn)數(shù)為2500-3500 轉(zhuǎn)/分鐘，時間lmin(根據(jù)需要得到的光刻膠厚度選擇此項參數(shù)）；前烘溫度95-105°C，時 間為60-120S (通過此步工藝去除光刻膠中的部分揮發(fā)性溶劑，使光刻膠硬度在一定程度 上有所增大）；曝光85-95s ;顯影時間85-95s ;堅膜溫度105-115°C，時間5-15min。
[0047] ④干法刻蝕DLC膜。DLC膜化學(xué)性質(zhì)穩(wěn)定，建議使用干法刻蝕?？梢岳肗2作為刻 蝕氣體對DLC膜進(jìn)行干法刻蝕。根據(jù)膜厚調(diào)節(jié)刻蝕的功率、氣體流量、壓強(qiáng)及時間等參數(shù)， 獲得良好的刻蝕效果；
[0048] ⑤去除刻蝕掩膜。通過丙酮、乙醇等有機(jī)溶劑去除表面刻蝕掩膜層。完成SiC器 件DLC終端鈍化層的形成。
[0049] 1、以 1200V SiC JBS 器件為例
[0050] 完成器件背面歐姆接觸工藝及正面肖特基接觸工藝之后，通過CVD或者濺射等方 法在器件陽極面形成一層厚度約為150nm的DLC薄膜（該厚度是由DLC的擊穿強(qiáng)度和器件 電壓等級確定的）。利用光刻膠形成刻蝕掩膜（該掩膜除了光刻膠之外也可以是金屬、介質(zhì) 及其它材料，此處從掩膜形成和去除的工藝難度方面考慮，選擇光刻膠作為DLC薄膜刻蝕 掩膜），刻蝕DLC薄膜，從而暴露出器件陽極電極，去除刻蝕掩膜，完成1200V SiC JBS器件 DLC終端鈍化結(jié)構(gòu)的形成。
[0051] 2、以 1700V SiC SBD 器件為例
[0052] 完成器件背面歐姆接觸工藝及正面肖特基接觸工藝之后，通過CVD或者濺射等方 法在器件陽極面形成一層厚度約為200nm的DLC薄膜（該厚度是由DLC的擊穿強(qiáng)度和器件 電壓等級確定的）。利用光刻膠形成刻蝕掩膜（該掩膜除了光刻膠之外也可以是金屬、介質(zhì) 及其它材料，此處從掩膜形成和去除的工藝難度方面考慮，選擇光刻膠作為DLC薄膜刻蝕 掩膜），刻蝕DLC薄膜，從而暴露出器件陽極電極，去除刻蝕掩膜，完成1700V SiC SBD器件 DLC終端鈍化結(jié)構(gòu)的形成。
【權(quán)利要求】
1. 一種用于Sic功率器件的終端鈍化結(jié)構(gòu)，包括SiC襯底層（2)，設(shè)置于SiC襯底層 (2) -側(cè)的歐姆接觸層（1)、設(shè)置于SiC襯底層（2)另一側(cè)的SiC外延層（3)、位于SiC外延 層（3)上方中間位置的肖特基接觸層（5)、位于SiC外延層（3)上且位于所述肖特基接觸層 (5 )外圍的氧化硅層（6 );其特征是，在所述氧化硅層（6 )上以及所述肖特基接觸層（5 )上均 設(shè)有DLC薄膜層（8)，且位于肖特基接觸層（5)上的DLC薄膜層（8)設(shè)有用于暴露肖特基 接觸層（5)的開口（7)。
2. 根據(jù)權(quán)利要求1所述用于SiC功率器件的終端鈍化結(jié)構(gòu)，其特征是，所述DLC薄膜 層（8)的厚度為150nm-200nm。
3. 根據(jù)權(quán)利要求1或2所述用于SiC功率器件的終端鈍化結(jié)構(gòu)，其特征是，在所述肖特 基接觸層（5)與SiC外延層（3)之間形成P型區(qū)（4)。
4. 根據(jù)權(quán)利要求1-3之一所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的制備方法，其特征 是，在SiC襯底上通過外延生長的方法形成外延層；通過原位犧牲氧化和淀積的方法形成 氧化硅層，再通過光刻及刻蝕的方法去除部分氧化層；在襯底一側(cè)形成歐姆接觸；在外延 層一側(cè)形成肖特基接觸；在肖特基接觸外側(cè)形成DLC膜；通過刻蝕的方法暴露出肖特基接 觸；其中，所述在肖特基接觸外側(cè)形成DLC膜具體為：在器件陽極面形成大面積的DLC膜， 采用CVD或者濺射方法形成，根據(jù)器件電壓等級，選擇不同的成膜厚度，成膜厚度一般在 150nm-200nm 之間。
5. 根據(jù)權(quán)利要求4所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的制備方法，其特征是，在形 成外延層之后且形成歐姆接觸之前，通過離子注入的方法形成相互間隔的P型區(qū)。
6. 根據(jù)權(quán)利要求4所述用于SiC功率器件的終端鈍化結(jié)構(gòu)的制備方法，其特征是，所述 肖特基接觸采用多種金屬或多種金屬的組合，厚度為1000-2000A，通過蒸發(fā)或濺射的方法 形成，對該肖特基接觸進(jìn)行退火，退火溫度為400-600°C，退火時間為l_5min。
【文檔編號】H01L21/329GK104409427SQ201410627317
【公開日】2015年3月11日 申請日期:2014年11月10日 優(yōu)先權(quán)日:2014年11月10日
【發(fā)明者】史晶晶 申請人:株洲南車時代電氣股份有限公司