一種霍爾元件及其制備方法
【專利摘要】本發(fā)明公開了一種基于二維電子氣(2-DEG)的霍爾元件及其制備方法，所述霍爾元件結(jié)構(gòu)包括以外延方式倒裝生長的銦鎵砷（InxGa1-xAs）溝道層，鋁鎵砷（AlxGa1-xAs）空間隔離層以及鋁鎵砷（AlxGa1-xAs）勢壘層。所述制備方法包括步驟：在一砷化鎵(GaAs)襯底上生長犧牲層；在犧牲層上通過倒裝方式依次生長的平面型摻雜（δ-摻雜）鋁鎵砷勢壘層、本征鋁鎵砷空間隔離層以及本征銦鎵砷溝道層；通過襯底剝離技術(shù)，將外延功能層與襯底分離，并粘附于一支撐襯底上；在鋁鎵砷勢壘層上制備金屬電極、進行臺面刻蝕、鈍化工藝，劃片封裝獲得目標霍爾元件。
【專利說明】一種霍爾元件及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及霍爾傳感器領(lǐng)域，特別涉及一種倒裝方式生長的基于二維電子氣的霍爾元件及其制備方法。

【背景技術(shù)】
[0002]在傳統(tǒng)的霍爾元件制造中，為了提高霍爾元件的靈敏度，需要盡量提高材料的電子遷移率?；诙S電子氣的調(diào)制摻雜異質(zhì)結(jié)材料，通過將電子限制在不摻雜的溝道層表面，實現(xiàn)電子與雜質(zhì)離子的空間分離，使電子所受到的雜質(zhì)離子散射大大減少，大幅度提升了材料的電子遷移率。常見的二維電子氣結(jié)構(gòu)為鋁鎵砷(AlxGahAs)/砷化鎵(GaAs)，其中AlxGa1^xAs為摻雜的勢壘層，GaAs為本征溝道層，電子限制在GaAs的溝道層，具有很高的電子遷移率。但是，這種結(jié)構(gòu)的材料，其性能的溫度穩(wěn)定性較差。原因是N型AlxGahAs材料會出現(xiàn)一種陷講一“DX”中心。這種DX中心能俘獲或放出電子，使得材料的二維電子氣濃度隨溫度而變化。實驗表明，當X < 0.2時，基本上不產(chǎn)生DX中心，而當X彡0.2時，則產(chǎn)生高濃度的DX中心。對于傳統(tǒng)的AlxGai_xAS/GaAS結(jié)構(gòu)的材料，為了獲得一定的勢阱深度和二維電子氣濃度，其X —般需要大于0.3，故必然存在DX中心的影響。
[0003]銦鎵砷(InxGahAs)材料的禁帶寬度較窄，與AlxGai_xAs形成異質(zhì)結(jié)時，具有較大的勢阱深度，因此，可適當降低AlxGahAs中Al組分的濃度，使得x < 0.2，即可消除DX中心的影響。但是，做為溝道層的InxGahAs其晶格常數(shù)與GaAs不匹配，為了克服InxGai_xAs/GaAs界面因晶格失配產(chǎn)生的應(yīng)力影響，一般把InxGahAs層生長得很薄，讓其中晶格存在畸變，以吸收它與GaAs層之間的晶格失配而產(chǎn)生的應(yīng)力。這種存在有晶格畸變的薄膜稱為贗晶膜。贗晶膜存在應(yīng)力及位錯，若在其上繼續(xù)生長其他外延層材料，則必然會導致接下來生長的材料晶格質(zhì)量下降。


【發(fā)明內(nèi)容】

[0004]本發(fā)明旨在提供一種霍爾元件結(jié)構(gòu)及其制備方法，用于解決傳統(tǒng)贗晶膜二維電子氣霍爾元件時，AlxGa1^xAs空間隔離層和勢壘層晶格質(zhì)量較低的問題(因為必須先生長晶格失配的InxGapxAs溝道層)，獲得除InxGai_xAs溝道層外，其他外延層材料均為高晶格質(zhì)量的霍爾元件結(jié)構(gòu)。
[0005]本發(fā)明的技術(shù)方案是:一種霍爾元件及其制備方法，該方法包括:
a)選用一砷化鎵單晶襯底，在其上生長犧牲層；優(yōu)選地，犧牲層材料為砷化鋁(AlAs)；
b)在犧牲層上依次生長平面型摻雜鋁鎵砷勢壘層、本征鋁鎵砷空間隔離層以及本征銦鎵砷溝道層；
c)外延片表面粘附一層柔性薄膜，浸泡于選擇性腐蝕溶液中，通過腐蝕液選擇性腐蝕犧牲層，實現(xiàn)外延功能層與襯底分離；剝離后的襯底，經(jīng)過簡單處理后，可重復用于外延生長;
d)將剝離后的外延功能層柔性薄膜一面，粘附于一剛性支撐襯底上； e)采用傳統(tǒng)霍爾元件工藝，制備金屬電極、臺面刻蝕、鈍化以及封裝。
[0006]本發(fā)明采用倒裝方式生長霍爾元件外延功能層，依次生長與GaAs襯底晶格匹配的犧牲層AlAs，平面型摻雜AlxGapxAs勢壘層，本征AlxGai_xAs空間隔離層。然后，再生長一層與GaAs基材料存在晶格失配的贗晶InxGahAs溝道層，使整個霍爾元件結(jié)構(gòu)中，只有這一層材料存在應(yīng)力和位錯，大大提升了其余外延層的晶格質(zhì)量。通過剝離工藝，在平面型摻雜AlxGa1^xAs勢壘層表面進行霍爾元件工藝，制備具有更高遷移率的器件。同時，作為生長用的GaAs襯底，傳統(tǒng)工藝中一般選用半絕緣GaAs襯底，而本發(fā)明中，可以采用價格更加便宜的N型摻雜GaAs襯底。剝離后的GaAs襯底，經(jīng)過簡單處理后，可重復用于生長，大大降低了生產(chǎn)成本。

【專利附圖】

【附圖說明】
[0007]以下，結(jié)合附圖來詳細說明本發(fā)明的實施方案。需要說明的是，附圖只是為了便于理解，并不是與實際結(jié)構(gòu)等比例的。
[0008]圖1在GaAs襯底上通過倒裝方式依次生長犧牲層、AlxGa1^xAs勢壘層、AlxGa1^xAs 間隔尚層和InxGahAs溝道層；
圖2外延層表面粘附一層柔性薄膜，浸泡于選擇性腐蝕溶液中，選擇性腐蝕犧牲層；
圖3剝離后的外延層粘附于剛性支撐襯底上；
圖4在InxGahAs溝道層表面進行金屬制備、臺面刻蝕和鈍化工藝，獲得目標霍爾元件。

【具體實施方式】
[0009]實施例1:
首先選用一 GaAs單晶襯底，選用金屬有機化學氣相沉積(MOCVD)或者分子束外延(MBE)技術(shù)，在襯底上生長一層1nm的AlAs犧牲層，然后以倒裝方式依次生長30nm的N型平面摻雜AlxGapxAs勢魚層、3nm本征AlxGapxAs空間隔離層以及12nm本征InxGahAs溝道層。
[0010]生長完成后，取外延片，粘附于一柔性薄膜上。然后浸泡于氫氟酸溶液中，腐蝕犧牲層AlAs，實現(xiàn)外延功能層與襯底分離。襯底經(jīng)過簡單處理后，可繼續(xù)用于外延生長。
[0011]剝離后的外延片，粘附在一剛性支撐襯底上，以便于后續(xù)工藝操作。采用傳統(tǒng)的霍爾元件工藝，光刻出電極圖形，蒸鍍金(Au )-鍺(Ge )-鎳(Ni )-金(Au )，快速熱退火形成歐姆接觸。接著第二次光刻，濕法刻蝕臺面，形成四葉草形狀的霍爾元件圖形。選用等離子體增強化學氣相沉積(PECVD)技術(shù)，制備一層氮化硅(SiNx)作為鈍化層，然后劃片進行封裝，工藝完成。
【權(quán)利要求】
1.一種霍爾元件的結(jié)構(gòu)，其特征在于:包括以外延方式依次倒裝生長的鋁鎵砷勢壘層、鋁鎵砷空間隔離層和銦鎵砷溝道層；霍爾元件組裝在非晶襯底上。
2.如權(quán)利要求1所述的一種霍爾元件的結(jié)構(gòu)，其特征在于:所述的鋁鎵砷勢壘層為平面型摻雜；所述的鋁鎵砷空間隔離層為本征材料；所述的銦鎵砷溝道層為本征材料。
3.如權(quán)利要求1所述的一種霍爾元件的結(jié)構(gòu)，其特征在于；所述的鋁鎵砷勢壘層和空間隔離層與襯底晶格完全匹配，不產(chǎn)生應(yīng)力；所述的銦鎵砷溝道層與鋁鎵砷空間隔離層存在晶格失配，為贗晶材料，存在應(yīng)力。
4.如權(quán)利要求1所述的一種霍爾元件的制備方法，其特征在于，包括步驟: 選用一砷化鎵單晶襯底，在其上生長犧牲層； 0在犧牲層上依次生長平面型摻雜鋁鎵砷勢壘層、本征鋁鎵砷空間隔離層以及本征銦鎵砷溝道層； 0外延片表面粘附一層柔性薄膜，浸泡于選擇性腐蝕溶液中，通過腐蝕液選擇性腐蝕犧牲層，實現(xiàn)外延功能層與襯底分離；剝離后的襯底，經(jīng)過簡單處理后，可重復用于外延生長； (1)將剝離后的外延功能層柔性薄膜一面，粘附在一剛性支撐襯底上； 6)采用傳統(tǒng)霍爾元件工藝，制備金屬電極、臺面刻蝕、鈍化以及封裝。
5.如權(quán)利要求4所述的一種霍爾元件的制備方法，其特征在于:所述的犧牲層材料為砷化鋁(八1^0。
6.如權(quán)利要求4所述的一種霍爾元件的制備方法，其特征在于:所述的柔性薄膜及剛性支撐襯底與后面的工藝兼容。
7.如權(quán)利要求4所述的一種霍爾元件的制備方法，其特征在于:所述的犧牲層選擇性腐蝕溶液為氫氟酸(冊)溶液。
【文檔編號】H01L43/10GK104393168SQ201410683554
【公開日】2015年3月4日 申請日期:2014年11月25日 優(yōu)先權(quán)日:2014年11月25日
【發(fā)明者】胡雙元, 朱忻 申請人:蘇州矩陣光電有限公司