嵌入式碳化硅的制備方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種嵌入式碳化硅的制備方法，包括：對(duì)形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽；對(duì)凹槽內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽表層的硅與注入離子共同形成非晶硅層；刻蝕所述非晶硅層，形成凹槽；清洗凹槽表面；原位腐蝕凹槽表面；碳化硅沉積，以形成嵌入式碳化硅。本發(fā)明通過(guò)對(duì)凹槽內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽表層的硅與注入離子共同形成非晶硅層；刻蝕所述非晶硅層得到低缺陷和粗糙度良好的硅襯底表面,有助于形成低位錯(cuò)缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高NMOSFET的電子遷移率，從而提高它的電流驅(qū)動(dòng)能力。
【專(zhuān)利說(shuō)明】嵌入式碳化娃的制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體涉及一種嵌入式碳化硅的制備方法。

【背景技術(shù)】
[0002] 在45納米及45納米以下半導(dǎo)體制造流程中，嵌入式碳化娃（Embedded SiC)技 術(shù)通過(guò)在溝道中產(chǎn)生單軸壓應(yīng)力來(lái)提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動(dòng)能 力。其具體原理是：通過(guò)在Si襯底上刻蝕凹槽，選擇性地外延生長(zhǎng)SiC層，由于SiC晶格常 數(shù)與Si不匹配，在垂直溝道方向Si晶格受到壓縮產(chǎn)生壓應(yīng)力，而沿溝道方向Si晶格受到 拉伸產(chǎn)生張應(yīng)力。
[0003] 目前，SiC內(nèi)的C含量對(duì)嵌入式碳化硅技術(shù)具有較大的影響。這是因?yàn)镾iC薄膜 中的應(yīng)變（應(yīng)力）會(huì)隨著層厚的增加而增加，當(dāng)層厚超過(guò)某一臨界值0〇時(shí)，SiC將不能形 成很好的單晶結(jié)構(gòu)，在生長(zhǎng)過(guò)程中就會(huì)發(fā)生弛豫，薄膜中積累的應(yīng)變會(huì)引起晶面滑移，使界 面原子排列錯(cuò)開(kāi)，應(yīng)變急劇釋放，以失配位錯(cuò)或者表面起伏的形式釋放出來(lái)，在薄膜中產(chǎn)生 大量缺陷。該臨界值GO與薄膜生長(zhǎng)條件相關(guān)，而薄膜中c濃度是對(duì)薄膜生長(zhǎng)條件影響最 大的因素之一。C組分越大，SiC薄膜厚度的臨界值越小。但由于C在Si中的固濃度的限 制，目前的業(yè)界SiC選擇性外延的C的含量為1 %?2%。因此，如何改善嵌入式碳化硅技 術(shù)中碳化硅薄膜的缺陷，是本領(lǐng)域技術(shù)人員亟待解決的一個(gè)技術(shù)問(wèn)題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種嵌入式氮化硅的制備方法，以解決碳化硅薄膜缺陷較大的問(wèn)題。
[0005] 為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種嵌入式碳化硅的制備方法，包括：對(duì)形成有 半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽；對(duì)凹槽內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽表層 的硅與注入離子共同形成非晶硅層；刻蝕所述非晶硅層；清洗凹槽表面；原位腐蝕凹槽表 面；碳化硅沉積，以形成嵌入式碳化硅。通過(guò)對(duì)凹槽進(jìn)行低溫離子注入，使凹槽表層的硅與 注入離子共同形成非晶硅層，再刻蝕所述非晶硅層，得到低缺陷和粗糙度良好的硅襯底表 面，有助于形成低位錯(cuò)缺陷的嵌入式SiC，可以在確保碳化硅薄膜低缺陷的前提下，提高 NM0SFET的電子遷移率，從而提高它的電流驅(qū)動(dòng)能力。
[0006] 作為優(yōu)選，采用SiCoNi預(yù)清洗凹槽表面，其可以在沒(méi)有電漿和粒子轟擊的環(huán)境中 去除氧化膜，降低了對(duì)硅襯底的破壞。
[0007] 作為優(yōu)選，使用HC1、C12或HC1與C12的混合氣體原位腐蝕凹槽表面，改善凹槽表 面的粗糙度，進(jìn)而降低碳化硅的缺陷。
[0008] 作為優(yōu)選，所述低溫離子注入中的注入離子為硅離子或者氮離子。
[0009] 作為優(yōu)選，所述非晶硅層的厚度為200A?700A。
[0010] 作為優(yōu)選，所述非晶硅層的厚度為460A?500人。
[0011] 作為優(yōu)選，所述低溫離子注入的溫度為-100?〇攝氏度。
[0012] 作為優(yōu)選，對(duì)形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽步驟之前，在襯底的 PM0SFET上形成光阻；在形成非晶硅層之后，使用酸槽將光阻去除。
[0013] 作為優(yōu)選，去除光阻后，外延前清洗凹槽表面
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明通過(guò)對(duì)凹槽內(nèi)的硅襯底進(jìn)行低溫 離子注入，使凹槽表層的硅與注入離子共同形成非晶硅層；刻蝕所述非晶硅層，得到低缺陷 和粗糙度良好的硅襯底表面，從而形成低位錯(cuò)缺陷的嵌入式SiC，進(jìn)而可以在確保碳化硅薄 膜低缺陷的前提下，提高NM0SFET的電子遷移率，從而提高它的電流驅(qū)動(dòng)能力。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015] 圖1為本發(fā)明一【具體實(shí)施方式】中干法刻蝕后凹槽結(jié)構(gòu)示意圖；
[0016] 圖2為本發(fā)明一【具體實(shí)施方式】中形成非晶硅層的結(jié)構(gòu)示意圖；
[0017] 圖3為本發(fā)明一【具體實(shí)施方式】中去除光阻后凹槽的結(jié)構(gòu)示意圖；
[0018] 圖4為本發(fā)明一【具體實(shí)施方式】中碳化硅沉積后凹槽結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0019] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。需說(shuō)明的是，本發(fā)明附圖均采用簡(jiǎn)化的形式且均使用非精 準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0020] 請(qǐng)參照?qǐng)D1至圖4,所述嵌入式碳化硅的制備方法，包括：
[0021] 首先，對(duì)形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽2。具體地，如圖1所示，在 PM0SFET 10上形成光阻1 ;對(duì)另一側(cè)的NM0SFET 20進(jìn)行干法刻蝕形成凹槽2。
[0022] 接著，如圖2所示，對(duì)凹槽2內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽2表層的硅與 注入離子共同形成非晶硅層3。具體地，低溫離子注入的溫度范圍為零下KKTC至0°C，采用 的注入離子為硅離子或者氮離子。進(jìn)行離子注入時(shí)，根據(jù)離子類(lèi)型調(diào)節(jié)離子的注入能量、注 入劑量、注入角度和注入旋轉(zhuǎn)次數(shù)等工藝條件，在凹槽2內(nèi)的硅襯底表面形成30?300A的 非晶硅層3。
[0023] 如圖3所示，刻蝕所述非晶硅層3,此時(shí)凹槽2的表面具有較大的粗糙度；接著，酸 槽清洗去除光阻1。
[0024] 接著，外延前清洗凹槽2表面，去除酸槽清洗后的殘留物；
[0025] 接著，采用SiCoNi預(yù)清洗凹槽2表面，使用SiCoNi預(yù)清洗可以在沒(méi)有電漿和粒子 轟擊的環(huán)境中去除氧化膜，降低了對(duì)硅襯底的破壞。
[0026] 接著，使用HC1、C12或HC1與Cl2的混合氣體原位腐蝕凹槽2表面，露出清潔的、低 缺陷和粗糙度良好的硅襯底表面。
[0027] 最后，進(jìn)行碳化娃沉積，以形成嵌入式碳化娃4,沉積溫度為525?575攝氏度。
[0028] 本發(fā)明通過(guò)對(duì)凹槽2內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽2表層的硅與注入離 子共同形成非晶硅層3 ;再刻蝕所述非晶硅層3,可以得到低缺陷和粗糙度良好的硅襯底表 面，有助于形成低位錯(cuò)缺陷的嵌入式碳化硅4,可以在確保碳化硅薄膜低缺陷的前提下，提 高NM0SFET 20的電子遷移率，從而提高它的電流驅(qū)動(dòng)能力。
[0029] 請(qǐng)繼續(xù)參照?qǐng)D1至圖4所示，下面以在28LP的嵌入式碳化硅制備工藝為例，本發(fā) 明的具體實(shí)施方案如下：
[0030] 首先，導(dǎo)體器件的硅襯底在干法刻蝕后，在NM0SFET 20上形成凹槽2 ;
[0031] 接著，在零下50°C溫度下，使用N+離子對(duì)凹槽2進(jìn)行離子注入，注入能量為IKev， 注入劑量為1 x 1015,注入角度為25度，注入旋轉(zhuǎn)次數(shù)4次，在凹槽2表面形成30?5〇A的 非晶硅層3。
[0032] 接著，使用干法選擇性刻蝕去除非晶硅層3 ;
[0033] 接著，使用酸槽將用作掩模的光阻1去除；
[0034] 接著，使用外延前清洗處理凹槽2表面，去除凹槽2表面殘留；
[0035] 接著，使用SiCoNi預(yù)清洗凹槽2表面；
[0036] 接著，使用HC1與Cl2混合比為20 :1的混合氣原位（in-situ)腐蝕，露出清潔的、 低缺陷和粗糙度良好的硅襯底表面；
[0037] 最后，SiC沉積，形成低位錯(cuò)缺陷的嵌入式碳化娃4。
[0038] 綜上所述，本發(fā)明的嵌入式碳化硅的制備方法，包括：對(duì)形成有半導(dǎo)體器件的襯底 進(jìn)行刻蝕，形成凹槽2 ;對(duì)凹槽2內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽2表層的硅與注入 離子共同形成非晶硅層3 ;刻蝕所述非晶硅層3 ;清洗凹槽2表面；原位腐蝕凹槽2表面；碳 化硅沉積，以形成嵌入式碳化硅4。本發(fā)明通過(guò)對(duì)凹槽2內(nèi)的硅襯底進(jìn)行低溫離子注入，使 凹槽2表層的硅與注入離子共同形成非晶硅層3 ;再刻蝕所述非晶硅層3,可以得到低缺陷 和粗糙度良好的硅襯底表面，有助于形成低位錯(cuò)缺陷的嵌入式碳化硅4,可以在確保碳化 硅薄膜低缺陷的前提下，提高NM0SFET 20的電子遷移率，從而提高它的電流驅(qū)動(dòng)能力。
[0039] 顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神 和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之 內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1. 一種嵌入式碳化娃的制備方法，其特征在于，包括： 對(duì)形成有半導(dǎo)體器件的襯底進(jìn)行刻蝕，形成凹槽； 對(duì)凹槽內(nèi)的硅襯底進(jìn)行低溫離子注入，使凹槽表層的硅與注入離子共同形成非晶硅 層； 刻蝕所述非晶硅層，并清洗凹槽表面； 原位腐蝕凹槽表面； 碳化硅沉積，以形成嵌入式碳化硅。
2. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，采用SiCoNi預(yù)清洗凹 槽表面。
3. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，使用HC1、C12或HC1與 Cl2的混合氣體原位腐蝕凹槽表面。
4. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述低溫離子注入采 用的注入離子為硅離子或者氮離子。
5. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述非晶硅層的厚度 為 30 ?300A。
6. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述非晶硅層的厚度 為 30A?50A。
7. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，所述低溫離子注入的 溫度為-100?〇攝氏度。
8. 如權(quán)利要求1所述的嵌入式碳化硅的制備方法，其特征在于，對(duì)形成有半導(dǎo)體器件 的襯底進(jìn)行刻蝕，形成凹槽步驟之前，在襯底的PM0SFET上形成光阻；在形成非晶硅層之 后，使用酸槽將光阻去除。
9. 如權(quán)利要求8所述的嵌入式碳化硅的制備方法，其特征在于，去除光阻后，外延前清 洗凹槽表面。
【文檔編號(hào)】H01L21/336GK104409353SQ201410693180
【公開(kāi)日】2015年3月11日 申請(qǐng)日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】肖天金, 溫振平, 余德欽 申請(qǐng)人:上海華力微電子有限公司