半導(dǎo)體器件制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體器件制造方法，包括：提供襯底，在襯底上依次沉積墊氧層和SiN層；對(duì)襯底進(jìn)行淺溝槽隔離工藝以形成淺隔離溝槽；在所述襯底上淺隔離溝槽以外的區(qū)域依次沉積墊氧層和氮化硅層；進(jìn)行SiN回拉工藝；對(duì)淺隔離溝槽表面進(jìn)行墊氧層沉積；對(duì)淺隔離溝槽進(jìn)行氧化硅填充；在襯底的有源區(qū)制造CMOS器件。本發(fā)明增加了SiN回拉工藝，使得SiN在橫向上被刻蝕掉一定厚度，STI的頂部寬度增大，從而可以控制后續(xù)SiC選擇性外延生長(zhǎng)工藝中的嵌壁硅刻蝕工藝對(duì)淺溝槽隔離側(cè)壁的硅的損耗，增強(qiáng)SiC外延生長(zhǎng)能力，提高SiC半導(dǎo)體工藝制程能力。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種半導(dǎo)體器件制造方法。

【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，MOSFET器件的尺寸在不斷減小，包括MOSFET器件溝道長(zhǎng)度的減小，柵氧化層厚度的減薄等，以獲得更快的速度。但隨著超大規(guī)模集成電路技術(shù)的發(fā)展，至超深亞微米級(jí)特別是90納米及以下技術(shù)節(jié)點(diǎn)時(shí)，減小溝道長(zhǎng)度會(huì)帶來(lái)一系列問(wèn)題。為了控制短溝道效應(yīng)，會(huì)在溝道中摻以較高濃度的雜質(zhì)，這會(huì)降低載流子的遷移率，從而導(dǎo)致器件性能下降。也就是說(shuō)，單純的器件尺寸減小很難滿足大規(guī)模集成電路技術(shù)的發(fā)展。因此，應(yīng)力工程在廣泛研究如何提高載流子的遷移率，達(dá)到更快的器件速度，并滿足摩爾定律的規(guī)律。
[0003]上世紀(jì)80年代到90年代，學(xué)術(shù)界就已經(jīng)開(kāi)始基于硅基襯底實(shí)現(xiàn)異質(zhì)結(jié)構(gòu)研究，直到本世紀(jì)初才實(shí)現(xiàn)商業(yè)應(yīng)用。其中有兩種代表性的應(yīng)力應(yīng)用，一種是雙軸應(yīng)力技術(shù)(Biaxial Technique);另一種是單軸應(yīng)力技術(shù)(Uniaxial Technique)。即，米用 SMT(應(yīng)力記憶技術(shù)，Stress Memorizat1n Technology)、nCESL (觸孔刻蝕停止層，Contact EtchStop Layer)及選擇性(或嵌入式)外延生長(zhǎng)碳化娃(SiC)等方式,對(duì)NM0SFET的溝道施加張應(yīng)力來(lái)提高電子的遷移率；采用選擇性(或嵌入式)外延生長(zhǎng)鍺硅(SiGe)、pCESL對(duì)PM0SFET溝道施加壓應(yīng)力以提高空穴的遷移率，從而提高器件的性能。
[0004]目前，對(duì)于碳化硅外延生長(zhǎng)工藝的研究主要集中于如何提高碳化硅中碳的濃度，碳的濃度越高，晶格失配越大，產(chǎn)生的應(yīng)力越大，對(duì)載流子遷移率的提高越顯著。另外，碳化硅越接近多晶硅的邊緣即越靠近器件溝道，應(yīng)力越直接作用于器件溝道的載流子，對(duì)器件性能的提升明顯。
[0005]以上所有的研究開(kāi)發(fā)都是基于硅襯底，也就是說(shuō)，硅襯底提供碳化硅生長(zhǎng)的種子，SiC沿著硅的晶格進(jìn)行外延生長(zhǎng)。但是，如圖1所示，半導(dǎo)體工藝中，器件之間通過(guò)STI實(shí)現(xiàn)電學(xué)隔離，STI中使用二氧化硅進(jìn)行填充，而當(dāng)STI邊緣側(cè)壁在進(jìn)行嵌壁硅刻蝕工藝時(shí)，STI側(cè)壁的硅會(huì)被刻蝕掉，具體如圖2中A部分所示，A部分的STI邊緣不能給后續(xù)的SiC生長(zhǎng)提供硅“種子”，造成STI邊緣SiC生長(zhǎng)低落甚至缺失。


【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種半導(dǎo)體器件制造方法，以解決現(xiàn)有技術(shù)中STI邊緣造成SiC生長(zhǎng)低落甚至缺失的問(wèn)題。
[0007]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體器件制造方法，包括:提供襯底，在襯底上依次沉積墊氧層和SiN層；對(duì)襯底進(jìn)行淺溝槽隔離工藝以形成淺隔離溝槽；在所述襯底上淺隔離溝槽以外的區(qū)域依次沉積墊氧層和氮化硅層；進(jìn)行SiN回拉工藝；對(duì)淺隔離溝槽表面進(jìn)行墊氧層沉積；對(duì)淺隔離溝槽進(jìn)行氧化硅填充；在襯底的有源區(qū)制造CMOS器件。
[0008]作為優(yōu)選，所述進(jìn)行SiN回拉工藝步驟包括:對(duì)所述氮化硅層進(jìn)行濕法刻蝕，使所述SiN層接近淺隔離溝槽的一側(cè)被刻蝕掉。
[0009]作為優(yōu)選，使用熱磷酸對(duì)所述氮化硅層進(jìn)行濕法刻蝕。
[0010]作為優(yōu)選，所述磷酸的體積百分比為85%?88%，溶液溫度為155°C?165°C。
[0011]作為優(yōu)選，還包括SiN剝離工藝。
[0012]作為優(yōu)選，所述在襯底的有源區(qū)制造CMOS器件步驟包括:對(duì)襯底有源區(qū)進(jìn)行離子注入，以形成N型阱或P型阱；在所述N型阱或P型阱上制作柵極氧化層；形成柵極；在襯底上沉積二氧化硅層；執(zhí)行I/O器件區(qū)輕摻雜離子注入，形成I/O器件輕摻雜結(jié)構(gòu)；制作柵極側(cè)墻一；進(jìn)行PMOS輕摻雜注入，形成PMOS器件輕摻雜結(jié)構(gòu)；進(jìn)行鍺硅工藝；制作柵極側(cè)墻二 ；進(jìn)行NMOS輕摻雜注入，形成NMOS器件輕摻雜結(jié)構(gòu)；進(jìn)行SiC選擇性外延生長(zhǎng)；進(jìn)行源漏離子注入形成源漏極；制作金屬前介質(zhì)、通孔、金屬插塞和金屬層。
[0013]作為優(yōu)選，所述形成柵極步驟包括:在用于形成柵極的襯底上進(jìn)行多晶硅淀積，刻蝕多晶硅形成柵極。
[0014]作為優(yōu)選，所述進(jìn)行SiC選擇性外延生長(zhǎng)步驟包括:對(duì)襯底的源漏區(qū)進(jìn)行刻蝕，形成凹槽；在所述凹槽內(nèi)進(jìn)行SiC選擇性外延生長(zhǎng)。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):本發(fā)明增加了 SiN回拉工藝，使得SiN在橫向上被刻蝕掉一定厚度，STI的頂部寬度增大，從而可以控制后續(xù)SiC選擇性外延生長(zhǎng)工藝中的嵌壁硅刻蝕工藝對(duì)淺溝槽隔離側(cè)壁的硅的損耗，增強(qiáng)SiC外延生長(zhǎng)能力，提高SiC半導(dǎo)體工藝制程能力。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0016]圖1為現(xiàn)有技術(shù)中STI工藝完成后的器件結(jié)構(gòu)不意圖；
[0017]圖2為現(xiàn)有技術(shù)中嵌壁硅刻蝕工藝完成后半導(dǎo)體器件的截面示意圖；
[0018]圖3為本發(fā)明一【具體實(shí)施方式】中半導(dǎo)體器件制造方法流程示意圖；
[0019]圖4為本發(fā)明一【具體實(shí)施方式】中在襯底的有源區(qū)形成CMOS器件的流程示意圖；
[0020]圖5為本發(fā)明一【具體實(shí)施方式】中回拉工藝的原理圖。

【具體實(shí)施方式】
[0021]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。需說(shuō)明的是，本發(fā)明附圖均采用簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0022]如圖3所示，本發(fā)明提供一種半導(dǎo)體器件制造方法，包括:
[0023]S1:提供襯底，在襯底上依次沉積墊氧層和SiN層；
[0024]S2:對(duì)襯底進(jìn)行淺溝槽隔離工藝以形成淺隔離溝槽；
[0025]S3:在所述襯底上的淺隔離溝槽以外的區(qū)域依次沉積墊氧層和氮化硅層；
[0026]S4:進(jìn)行 SiN 回拉工藝(SiN pull back)。
[0027]所述步驟S4包括:使用熱磷酸對(duì)所述氮化硅層進(jìn)行濕法刻蝕，使所述SiN層接近淺隔離溝槽的一側(cè)被刻蝕掉。所述熱磷酸的體積百分比為85%?88%，溶液溫度為155°C?165°C。也就是說(shuō)，如圖5所示，本發(fā)明通過(guò)熱磷酸對(duì)SiN進(jìn)行一定的濕法刻蝕，使得SiN在橫向上被刻蝕掉一定厚度，STI頂部寬度增大，從而可以控制后續(xù)SiC選擇性外延生長(zhǎng)工藝中的嵌壁硅刻蝕工藝對(duì)淺溝槽隔離側(cè)壁的硅的損耗，增強(qiáng)SiC外延生長(zhǎng)能力，提高SiC半導(dǎo)體工藝制程能力。
[0028]S5:對(duì)淺隔離溝槽表面進(jìn)行墊氧層沉積，接著，對(duì)淺隔離溝槽進(jìn)行氧化硅填充，然后剝離墊氧層表面的SiN。
[0029]S6:在襯底的有源區(qū)形成CMOS器件。該步驟包括以下步驟，參見(jiàn)圖4:
[0030]S601:對(duì)襯底有源區(qū)進(jìn)行離子注入，以形成N型阱或P型阱；
[0031]S602:在所述N型阱或P型阱上形成柵極氧化層；形成柵極，在用于形成柵極的襯底上進(jìn)行多晶硅淀積，刻蝕多晶硅形成柵極。
[0032]S603:在襯底上沉積二氧化硅層，用于保護(hù)器件的硅表面，減少表面硅的損失。
[0033]S604:執(zhí)行I/O器件區(qū)輕摻雜離子注入，形成I/O器件輕摻雜結(jié)構(gòu)；
[0034]S605:制作柵極側(cè)墻一。具體包括:在柵極一側(cè)進(jìn)行SiN的淀積，并對(duì)SiN刻蝕形成柵極側(cè)墻一；
[0035]S606:進(jìn)行PMOS輕摻雜注入，形成PMOS器件輕摻雜結(jié)構(gòu)；
[0036]S607:進(jìn)行鍺硅工藝；
[0037]S608:制作柵極側(cè)墻二，具體包括:在柵極另一側(cè)進(jìn)行S12和SiN的淀積，接著刻蝕形成柵極側(cè)墻二；
[0038]S609:進(jìn)行NMOS輕摻雜注入，形成NMOS器件輕摻雜結(jié)構(gòu)；
[0039]S610:進(jìn)行SiC選擇性外延生長(zhǎng)，所述進(jìn)行SiC選擇性外延生長(zhǎng)步驟包括:對(duì)襯底的源漏區(qū)進(jìn)行刻蝕，形成凹槽；在所述凹槽內(nèi)進(jìn)行SiC選擇性外延生長(zhǎng)。
[0040]較佳的，由于SiN回拉工藝，使得STI的頂部寬度增加，因此在對(duì)襯底的源漏區(qū)刻蝕步驟中:STI的頂部寬度較大，使得STI覆蓋在有源區(qū)上的二氧化硅會(huì)對(duì)STI邊緣側(cè)壁的硅進(jìn)行保護(hù)，減少了 STI側(cè)壁硅的損耗，STI側(cè)壁留下的硅會(huì)比較多，提供了更多的SiC生長(zhǎng)所需的“種子”，增強(qiáng)SiC外延生長(zhǎng)能力，提高SiC半導(dǎo)體工藝制程能力。
[0041]S611:進(jìn)行源漏離子注入形成源漏極；制作金屬前介質(zhì)、通孔、金屬插塞和金屬層。
[0042]綜上所述，本發(fā)明提供一種半導(dǎo)體器件制造方法，包括:提供襯底，在襯底上依次沉積墊氧層和SiN層；對(duì)襯底進(jìn)行淺溝槽隔離工藝以形成淺隔離溝槽；在所述襯底上淺隔離溝槽以外的區(qū)域依次沉積墊氧層和氮化硅層；進(jìn)行SiN回拉工藝；對(duì)淺隔離溝槽表面進(jìn)行墊氧層沉積；對(duì)淺隔離溝槽進(jìn)行氧化硅填充；在襯底的有源區(qū)制造CMOS器件。本發(fā)明增加了 SiN回拉工藝，使得SiN在橫向上被刻蝕掉一定厚度，STI的頂部寬度增大，從而可以控制后續(xù)SiC選擇性外延生長(zhǎng)工藝中的嵌壁硅刻蝕工藝對(duì)淺溝槽隔離側(cè)壁的硅的損耗，增強(qiáng)SiC外延生長(zhǎng)能力，提高SiC半導(dǎo)體工藝制程能力。
[0043]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，其特征在于，包括: 提供襯底，在襯底上依次沉積墊氧層和SiN層； 對(duì)襯底進(jìn)行淺溝槽隔離工藝以形成淺隔離溝槽； 在所述襯底上淺隔離溝槽以外的區(qū)域依次沉積墊氧層和氮化硅層； 進(jìn)行SiN回拉工藝； 對(duì)淺隔離溝槽表面進(jìn)行墊氧層沉積； 對(duì)淺隔離溝槽進(jìn)行氧化硅填充； 在襯底的有源區(qū)制造CMOS器件。
2.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述進(jìn)行SiN回拉工藝步驟包括:對(duì)所述氮化硅層進(jìn)行濕法刻蝕，使所述SiN層接近淺隔離溝槽的一側(cè)被刻蝕掉。
3.如權(quán)利要求2所述的半導(dǎo)體器件制造方法，其特征在于，使用磷酸對(duì)所述氮化硅層進(jìn)行濕法刻蝕。
4.如權(quán)利要求3所述的半導(dǎo)體器件制造方法，其特征在于，所述磷酸的體積百分比為85%?88%，溶液溫度為155°C?165°C。
5.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，還包括SiN剝離工藝。
6.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述在襯底的有源區(qū)制造CMOS器件步驟包括: 對(duì)襯底有源區(qū)進(jìn)行離子注入，以形成N型阱或P型阱； 在所述N型阱或P型阱上制作柵極氧化層； 形成柵極； 在襯底上沉積二氧化硅層； 執(zhí)行I/O器件區(qū)輕摻雜離子注入，形成I/O器件輕摻雜結(jié)構(gòu)； 制作柵極側(cè)墻一； 進(jìn)行PMOS輕摻雜注入，形成PMOS器件輕摻雜結(jié)構(gòu)； 進(jìn)行鍺硅工藝； 制作柵極側(cè)墻二； 進(jìn)行NMOS輕摻雜注入，形成NMOS器件輕摻雜結(jié)構(gòu)； 進(jìn)行SiC選擇性外延生長(zhǎng)； 進(jìn)行源漏離子注入形成源漏極； 制作金屬前介質(zhì)、通孔、金屬插塞和金屬層。
7.如權(quán)利要求6所述的半導(dǎo)體器件制造方法，其特征在于，所述形成柵極步驟包括:在用于形成柵極的襯底上進(jìn)行多晶硅淀積，刻蝕多晶硅形成柵極。
8.如權(quán)利要求6所述的半導(dǎo)體器件制造方法，其特征在于，所述進(jìn)行SiC選擇性外延生長(zhǎng)步驟包括: 對(duì)襯底的源漏區(qū)進(jìn)行刻蝕，形成凹槽； 在所述凹槽內(nèi)進(jìn)行SiC選擇性外延生長(zhǎng)。
【文檔編號(hào)】H01L21/762GK104392956SQ201410693479
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】周建華 申請(qǐng)人:上海華力微電子有限公司