高頻ipd模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)及封裝方法
【專(zhuān)利摘要】本發(fā)明涉及一種高頻IPD模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)及封裝方法，包括PCB系統(tǒng)板，其特征是：在所述PCB系統(tǒng)板上堆疊低頻IPD封裝體，在低頻IPD封裝體上堆疊射頻IPD封裝體；所述PCB系統(tǒng)板通過(guò)焊球與低頻IPD封裝體的正面連接，低頻IPD封裝體通過(guò)焊球?qū)崿F(xiàn)與外界的電學(xué)連接；所述低頻IPD封裝體通過(guò)第一金屬焊墊和第二金屬焊墊與射頻IPD封裝體連接。本發(fā)明將射頻IPD模塊功能進(jìn)行分割，將IPD芯片分割為低頻電路和射頻電路兩部分，并采用基于高電阻硅材料的晶圓級(jí)平面加工、TSV三維集成晶圓工藝，實(shí)現(xiàn)三維結(jié)構(gòu)的射頻IPD模塊封裝，減少射頻IPD模塊對(duì)于PCB系統(tǒng)板上信號(hào)線路的干擾。同時(shí)，占用PCB系統(tǒng)板的面積也相應(yīng)減小，有利于實(shí)現(xiàn)器件和系統(tǒng)小型化。
【專(zhuān)利說(shuō)明】高頻IPD模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)及封裝方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)及封裝方法，屬于iro器件【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]經(jīng)過(guò)近十年的發(fā)展，iro(集成無(wú)源器件)目前在市場(chǎng)上獲得越來(lái)越普遍的認(rèn)同。推動(dòng)iro發(fā)展的動(dòng)力主要來(lái)自移動(dòng)通訊產(chǎn)品，以常用的雙頻手機(jī)為例，整機(jī)中約有近100~300個(gè)元器件，而無(wú)源器件在手機(jī)元器件中占95%的數(shù)量，及總體PCB面積的70% ;有鑒于此，制造商對(duì)于IPD (集成無(wú)源器件)的需求將繼續(xù)增長(zhǎng)，因?yàn)椴捎眉煞桨?，仍是持續(xù)縮小尺寸、增加功能的屈指可數(shù)的方法之一。前幾年大多數(shù)Iro類(lèi)元件主要集中在基帶應(yīng)用中，近年來(lái)應(yīng)用領(lǐng)域不斷擴(kuò)大，尤其在射頻領(lǐng)域增長(zhǎng)較快，目前許多應(yīng)用都可以做成薄膜Iro類(lèi)元件。
[0003]但傳統(tǒng)應(yīng)用的射頻iro器件產(chǎn)生的輻射較容易被耦合到PCB系統(tǒng)板的信號(hào)路徑上，產(chǎn)生射頻噪聲，對(duì)PCB系統(tǒng)板上的電路發(fā)生干擾，影響手機(jī)的音頻、視頻的通話(huà)質(zhì)量。
[0004]為解決射頻iro芯片和PCB系統(tǒng)板之間信號(hào)干擾問(wèn)題的一個(gè)有效途徑就是在PCB系統(tǒng)板內(nèi)設(shè)置地線包圍信號(hào)線(簡(jiǎn)稱(chēng)，包地)，然而，包地會(huì)導(dǎo)致布線量增加，使原本有限的PCB布線區(qū)域變得更加擁擠，制造工藝復(fù)雜，提高成本。另外，包地地線也會(huì)增大信號(hào)的分布電容，使傳輸線阻抗增大，信號(hào)沿變緩；包地產(chǎn)生的寄生電學(xué)效應(yīng)也是該方案主要的負(fù)面影響。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)及封裝方法，減少射頻iro模塊對(duì)PCB系統(tǒng)板上信號(hào)線路的干擾，同時(shí)，能夠減小PCB系統(tǒng)板的面積。
[0006]按照本發(fā)明提供的技術(shù)方案，所述高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)，包括PCB系統(tǒng)板，其特征是:在所述PCB系統(tǒng)板上堆疊低頻iro封裝體，在低頻iro封裝體上堆疊射頻Iro封裝體；所述低頻iro封裝體包括第一高阻硅晶圓，在第一高阻硅晶圓的正面設(shè)置低頻iro電路，在第一高阻硅晶圓的正面和低頻iro電路表面覆蓋第一鈍化層，在第一高阻硅晶圓的背面刻蝕形成第一 TSV孔，在第一 TSV孔中填充第一導(dǎo)電材料，在第一高阻硅晶圓的背面設(shè)置第一金屬焊墊，第一金屬焊墊連接第一導(dǎo)電材料；所述射頻iro封裝體包括第二高阻硅晶圓，在第二高阻硅晶圓的正面設(shè)置射頻IPD電路，在第二高阻硅晶圓的正面和射頻IPD電路表面覆蓋起保護(hù)作用的第二鈍化層，在第二高阻硅晶圓的背面刻蝕形成第二 TSV孔，在第二 TSV孔中填充第二導(dǎo)電材料，在第二高阻硅晶圓的背面設(shè)置第二金屬焊墊，第二金屬焊墊連接第二導(dǎo)電材料；所述PCB系統(tǒng)板通過(guò)焊球與低頻iro封裝體的正面連接，低頻iro封裝體通過(guò)第一金屬焊墊和第二金屬焊墊與射頻iro封裝體連接。
[0007]所述第一金屬焊墊和第二金屬焊墊之間通過(guò)互聯(lián)介質(zhì)材料連接。
[0008]所述高頻iro模塊三維集成晶圓級(jí)封裝方法，其特征是，包括以下步驟:
(1)低頻Iro封裝體的制作:
在第一高阻硅晶圓的正面加工低頻IPD電路，在第一高阻硅晶圓和低頻IPD電路表面覆蓋第一鈍化層；對(duì)第一高阻硅晶圓的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至低頻IPD電路，形成第一 TSV孔；在第一 TSV孔中填充第一導(dǎo)電材料，在第一高阻硅晶圓背面制作第一金屬焊墊；
(2)射頻iro封裝體的制作:
在第二高阻硅晶圓的正面加工射頻IPD電路，在第二高阻硅晶圓和射頻IPD電路表面覆蓋第二鈍化層；對(duì)第二高阻硅晶圓的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至射頻IPD電路，形成第二 TSV孔；在第二 TSV孔中填充第二導(dǎo)電材料，在第一高阻硅晶圓背面制作第二金屬焊墊；
(3)射頻iro封裝體和低頻iro封裝體的晶圓級(jí)堆疊:
第一步，將射頻iro封裝體和低頻iro封裝體通過(guò)第一金屬焊墊和第二金屬焊墊實(shí)現(xiàn)互聯(lián)；
第二步，在低頻iro封裝體的正面將電源、信號(hào)線導(dǎo)出，并通過(guò)焊球?qū)崿F(xiàn)于外界的電學(xué)連接；
第三步，將低頻iro封裝體通過(guò)焊球焊接到PCB系統(tǒng)板上。
[0009]本發(fā)明將射頻IPD模塊功能進(jìn)行分割，將IPD芯片分割為低頻電路和射頻電路兩部分，并采用基于高電阻硅材料的晶圓級(jí)平面加工、TSV三維集成晶圓工藝，實(shí)現(xiàn)三維結(jié)構(gòu)的射頻Iro模塊封裝，減少射頻iro模塊對(duì)于PCB系統(tǒng)板上信號(hào)線路的干擾。除此之外，采用三維堆疊的器件結(jié)構(gòu)，射頻iro模塊也面積也大幅縮小，占用PCB系統(tǒng)板的面積也相應(yīng)減小，有利于實(shí)現(xiàn)器件和系統(tǒng)小型化。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1?圖13為所述高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)的制造過(guò)程的示意圖。
[0011]圖1為在第一高阻硅晶圓上加工低頻IPD電路的示意圖。
[0012]圖2為得到第一鈍化層的示意圖。
[0013]圖3為得到第一 TSV孔的示意圖。
[0014]圖4為得到第一導(dǎo)電材料的示意圖。
[0015]圖5為得到第一金屬焊墊的示意圖。
[0016]圖6為在第二高阻硅晶圓上加工射頻IPD電路的示意圖。
[0017]圖7為得到第二鈍化層的示意圖。
[0018]圖8為得到第二 TSV孔的示意圖。
[0019]圖9為得到第二導(dǎo)電材料的示意圖。
[0020]圖10為得到第二金屬焊墊的示意圖。
[0021]圖1i為低頻iro封裝體和射頻iro封裝體實(shí)現(xiàn)互聯(lián)的示意圖。
[0022]圖12為得到焊球的示意圖。
[0023]圖13為本發(fā)明所述高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)的示意圖。
[0024]圖中序號(hào):PCB系統(tǒng)板1、低頻Iro封裝體2、射頻II3D封裝體3、第一高阻硅晶圓4、第一 TSV孔5、第一導(dǎo)電材料6、低頻IPD電路7、第一鈍化層8、第一金屬焊墊9、第二高阻硅晶圓10、射頻IPD電路11、第二鈍化層12、第二 TSV孔13、第二導(dǎo)電材料14、第二金屬焊墊
15、焊球16、互聯(lián)介質(zhì)材料17。

【具體實(shí)施方式】
[0025]下面結(jié)合具體附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
[0026]如圖13所示:本發(fā)明所述高頻Iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)包括PCB系統(tǒng)板1，PCB系統(tǒng)板I上堆疊低頻iro封裝體2，在低頻iro封裝體2上堆疊射頻iro封裝體3 ；
所述低頻Iro封裝體2包括第一高阻硅晶圓4，在第一高阻硅晶圓4的正面設(shè)置低頻IPD電路7，在第一高阻硅晶圓4的正面和低頻IPD電路7表面覆蓋起保護(hù)作用的第一鈍化層8，在第一高阻硅晶圓4的背面刻蝕形成第一 TSV孔5，在第一 TSV孔5中填充第一導(dǎo)電材料6，在第一高阻硅晶圓4的背面設(shè)置第一金屬焊墊9，第一金屬焊墊9連接第一導(dǎo)電材料6 ;
所述射頻iro封裝體3包括第二高阻硅晶圓10，在第二高阻硅晶圓10的正面設(shè)置射頻IPD電路11，在第二高阻硅晶圓10的正面和射頻IPD電路11表面覆蓋起保護(hù)作用的第二鈍化層12，在第二高阻硅晶圓10的背面刻蝕形成第二 TSV孔13，在第二 TSV孔13中填充第二導(dǎo)電材料14，在第二高阻硅晶圓10的背面設(shè)置第二金屬焊墊15，第二金屬焊墊15連接第二導(dǎo)電材料14 ；
所述PCB系統(tǒng)板I通過(guò)焊球16與低頻IPD封裝體2的正面連接，低頻IH)封裝體2通過(guò)焊球16實(shí)現(xiàn)與外界的電學(xué)連接；所述低頻iro封裝體2通過(guò)第一金屬焊墊9和第二金屬焊墊15與射頻Iro封裝體3連接，第一金屬焊墊9和第二金屬焊墊15之間通過(guò)互聯(lián)介質(zhì)材料17連接。
[0027]所述高頻IPD模塊三維集成晶圓級(jí)封裝方法，包括以下步驟:
(1)低頻iro封裝體的制作:
第一步，如圖1所示，在第一高阻硅晶圓4的正面利用平面工藝加工低頻IPD電路7 ；第二步，如圖2所示，在第一高阻硅晶圓4和低頻IPD電路7的表面進(jìn)行鈍化層處理，得到覆蓋于第一高阻硅晶圓4和低頻IPD電路7表面的第一鈍化層8，起保護(hù)作用；
第三步，如圖3所示，對(duì)第一高阻硅晶圓4的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至低頻IPD電路7為止，形成第一 TSV孔5 ；
第四步，如圖4所示，在第一 TSV孔5中填充第一導(dǎo)電材料6，可采用濺射、電鍍等手段實(shí)現(xiàn)導(dǎo)電連接；
第五步，如圖5所示，在第一高阻硅晶圓4背面制作第一金屬焊墊9，為后續(xù)晶圓之間的堆疊做準(zhǔn)備；
(2)射頻iro封裝體的制作:
第一步，如圖6所示，在第二高阻硅晶圓10上利用平面工藝加工射頻IPD電路11 ；第二步，如圖7所示，在第二高阻硅晶圓10和射頻IPD電路11表面進(jìn)行鈍化層處理，得到覆蓋于第二高阻硅晶圓10和射頻IPD電路11表面的第二鈍化層12，起保護(hù)作用；第三步，如圖8所示，對(duì)第二高阻硅晶圓10的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至射頻IPD電路11為止，形成第二 TSV孔13 ； 第四步，如圖9所示，在第二 TSV孔13中填充第二導(dǎo)電材料14，可采用濺射、電鍍等手段實(shí)現(xiàn)導(dǎo)電連接；
第五步，如圖10所示，在第一高阻硅晶圓10背面制作第二金屬焊墊15，為后續(xù)堆疊做準(zhǔn)備；
(3)射頻iro封裝體和低頻iro封裝體的晶圓級(jí)堆疊:
第一步，如圖1i所示，將射頻iro封裝體3和低頻iro封裝體2通過(guò)第一金屬焊墊9和第二金屬焊墊15實(shí)現(xiàn)互聯(lián)，第一金屬焊墊9和第二金屬焊墊15之間由互聯(lián)介質(zhì)材料17連接，互聯(lián)介質(zhì)材料可以是金屬焊料，銀漿，各向同性導(dǎo)電膠，各向異性導(dǎo)電膠，導(dǎo)電膠膜等；
第二步，如圖12所示，在低頻iro封裝體2的正面將電源、信號(hào)線導(dǎo)出，并通過(guò)焊球16實(shí)現(xiàn)于外界的電學(xué)連接；
第三步，如圖13所示，將低頻Iro封裝體2通過(guò)焊球16焊接到PCB系統(tǒng)板I上，實(shí)現(xiàn)系統(tǒng)功能。
【權(quán)利要求】
1.一種高頻Iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)，包括PCB系統(tǒng)板(1)，其特征是:在所述PCB系統(tǒng)板(I)上堆疊低頻IPD封裝體(2)，在低頻Iro封裝體(2)上堆疊射頻IH)封裝體(3);所述低頻Iro封裝體(2)包括第一高阻硅晶圓(4)，在第一高阻硅晶圓(4)的正面設(shè)置低頻IPD電路(7)，在第一高阻硅晶圓(4)的正面和低頻IPD電路(7)表面覆蓋第一鈍化層(8)，在第一高阻硅晶圓(4)的背面刻蝕形成第一 TSV孔(5)，在第一 TSV孔(5)中填充第一導(dǎo)電材料(6)，在第一高阻硅晶圓(4)的背面設(shè)置第一金屬焊墊(9)，第一金屬焊墊(9)連接第一導(dǎo)電材料(6);所述射頻iro封裝體(3)包括第二高阻硅晶圓(10)，在第二高阻硅晶圓(10)的正面設(shè)置射頻IPD電路(11)，在第二高阻硅晶圓(10)的正面和射頻IPD電路(11)表面覆蓋起保護(hù)作用的第二鈍化層(12)，在第二高阻硅晶圓(10)的背面刻蝕形成第二 TSV孔(13)，在第二 TSV孔(13)中填充第二導(dǎo)電材料(14)，在第二高阻硅晶圓(10)的背面設(shè)置第二金屬焊墊(15)，第二金屬焊墊(15)連接第二導(dǎo)電材料(14);所述PCB系統(tǒng)板(I)通過(guò)焊球(16)與低頻Iro封裝體(2)的正面連接，低頻Iro封裝體(2)通過(guò)第一金屬焊墊(9)和第二金屬焊墊(15)與射頻Iro封裝體(3)連接。
2.如權(quán)利要求1所述的高頻iro模塊三維集成晶圓級(jí)封裝結(jié)構(gòu)，其特征是:所述第一金屬焊墊(9)和第二金屬焊墊(15)之間通過(guò)互聯(lián)介質(zhì)材料(17)連接。
3.一種高頻iro模塊三維集成晶圓級(jí)封裝方法，其特征是，包括以下步驟: (1)低頻Iro封裝體的制作: 在第一高阻硅晶圓(4)的正面加工低頻IPD電路(7)，在第一高阻硅晶圓(4)和低頻IPD電路(7)表面覆蓋第一鈍化層(8);對(duì)第一高阻硅晶圓(4)的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至低頻IPD電路(7)，形成第一 TSV孔(5);在第一 TSV孔(5)中填充第一導(dǎo)電材料(6)，在第一高阻硅晶圓(4)背面制作第一金屬焊墊(9); (2)射頻iro封裝體的制作: 在第二高阻硅晶圓(10)的正面加工射頻IPD電路(11)，在第二高阻硅晶圓(10)和射頻IPD電路(11)表面覆蓋第二鈍化層(12);對(duì)第二高阻硅晶圓(10)的背面進(jìn)行減薄，并從背面做硅刻蝕，刻蝕至射頻IPD電路(11 )，形成第二 TSV孔(13);在第二 TSV孔(13)中填充第二導(dǎo)電材料(14)，在第一高阻硅晶圓(10)背面制作第二金屬焊墊(15); (3)射頻iro封裝體和低頻iro封裝體的晶圓級(jí)堆疊: 第一步，將射頻Iro封裝體(3)和低頻iro封裝體(2)通過(guò)第一金屬焊墊(9)和第二金屬焊墊(15)實(shí)現(xiàn)互聯(lián)； 第二步，在低頻iro封裝體(2)的正面將電源、信號(hào)線導(dǎo)出，并通過(guò)焊球(16)實(shí)現(xiàn)于外界的電學(xué)連接； 第三步，將低頻iro封裝體(2)通過(guò)焊球(16)焊接到PCB系統(tǒng)板(I)上。
【文檔編號(hào)】H01L23/538GK104486907SQ201410751394
【公開(kāi)日】2015年4月1日 申請(qǐng)日期:2014年12月10日 優(yōu)先權(quán)日:2014年12月10日
【發(fā)明者】孫鵬, 何洪文, 徐健 申請(qǐng)人:華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司