嵌入式閃存的形成方法
【專利摘要】一種嵌入式閃存的形成方法，包括：提供半導(dǎo)體襯底，半導(dǎo)體襯底包括存儲區(qū)域和外圍電路區(qū)域；在半導(dǎo)體襯底的存儲區(qū)域上形成柵極堆疊層；在柵極堆疊層上形成間隔排列的側(cè)墻；沿著側(cè)墻之間的間隔刻蝕柵極堆疊層，以在柵極堆疊層內(nèi)形成溝槽；在溝槽以及間隔內(nèi)形成字線柵；在字線柵上形成保護(hù)層，保護(hù)層為多層堆疊結(jié)構(gòu)；在半導(dǎo)體襯底的外圍電路區(qū)域形成邏輯電路的器件；形成邏輯電路的器件之后，以側(cè)墻、字線柵、以及剩余的保護(hù)層為掩模刻蝕柵極堆疊層，以形成柵極結(jié)構(gòu)。本發(fā)明解決了下述問題：現(xiàn)有嵌入式閃存的形成方法中，在形成柵極結(jié)構(gòu)的過程中，字線柵的頂部會被去除，對閃存的結(jié)構(gòu)造成破壞。
【專利說明】嵌入式閃存的形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器【技術(shù)領(lǐng)域】，特別是涉及一種嵌入式閃存(￡111136(1(16(1 ？188111611101-7)的形成方法。

【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型，分別為邏輯電路、存儲器、模擬電路，其中存儲器在集成電路產(chǎn)品中占了相當(dāng)大的比例。而在存儲器中，近年來閃存的發(fā)展尤為迅速。它的主要特點(diǎn)是在不加電的情況下能長期保持存儲的信息，具有集成度高、存儲速度快、易于擦除和重寫等多項(xiàng)優(yōu)點(diǎn)，因而在微機(jī)、自動化控制等多個領(lǐng)域具有廣泛的應(yīng)用。隨著半導(dǎo)體技術(shù)的發(fā)展需要，要求將存儲器與其他器件同時形成在同一個芯片上，以形成嵌入式存儲器。
[0003]現(xiàn)有一種嵌入式閃存的形成方法包括:
[0004]如圖1所示，提供半導(dǎo)體襯底1，半導(dǎo)體襯底1包括存儲區(qū)域I和外圍邏輯區(qū)域II ；在半導(dǎo)體襯底1的存儲區(qū)域I上形成柵極堆疊層2，柵極堆疊層2自上至下依次包括遂穿氧化材料層21、浮柵層22、介電材料層23、以及控制柵層24 ；在柵極堆疊層2上形成間隔設(shè)置的側(cè)墻3 ；沿著側(cè)墻3之間的間隔刻蝕柵極堆疊層2，以在柵極堆疊層2內(nèi)形成溝槽(未標(biāo)識)；形成位于所述溝槽、以及所述間隔內(nèi)的字線柵4。
[0005]繼續(xù)參照圖1所示，形成字線柵4之后，在半導(dǎo)體襯底1的外圍邏輯區(qū)域II形成邏輯電路的器件(未圖示
[0006]如圖2所示，形成邏輯電路的器件之后，以側(cè)墻3和字線柵4為掩模刻蝕柵極堆疊層2，形成柵極結(jié)構(gòu)20，柵極結(jié)構(gòu)20自下至上依次包括遂穿氧化材料層210、浮柵220、電荷儲存層230、控制柵240。
[0007]但是，在實(shí)際制造過程中發(fā)現(xiàn)，在形成柵極結(jié)構(gòu)20的過程中，字線柵4的頂部會被去除(圖中用虛線示意)，對閃存的結(jié)構(gòu)造成破壞。


【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的問題是:現(xiàn)有嵌入式閃存的形成方法中，在形成柵極結(jié)構(gòu)的過程中，字線柵的頂部會被去除，對閃存的結(jié)構(gòu)造成破壞。
[0009]為解決上述問題，本發(fā)明提供了一種嵌入式閃存的形成方法，包括:
[0010]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲區(qū)域和外圍電路區(qū)域；
[0011]在所述半導(dǎo)體襯底的存儲區(qū)域上形成柵極堆疊層；
[0012]在所述柵極堆疊層上形成間隔排列的側(cè)墻；
[0013]沿著所述側(cè)墻之間的間隔刻蝕所述柵極堆疊層，以在所述柵極堆疊層內(nèi)形成溝槽；
[0014]在所述溝槽以及間隔內(nèi)形成字線柵；
[0015]在所述字線柵上形成保護(hù)層，所述保護(hù)層為多層堆疊結(jié)構(gòu)；
[0016]在所述半導(dǎo)體襯底的外圍電路區(qū)域形成邏輯電路的器件，在形成所述邏輯電路的器件步驟中所述保護(hù)層的厚度減薄；
[0017]形成所述邏輯電路的器件之后，以所述側(cè)墻、字線柵、以及剩余的保護(hù)層為掩?？涛g所述柵極堆疊層，以形成柵極結(jié)構(gòu)。
[0018]可選地，所述多層堆疊結(jié)構(gòu)包括:第一氧化硅層、以及位于所述第一氧化硅層上的氮化娃層，所述第一氧化娃層位于保護(hù)層的最底層。
[0019]可選地，所述第一氧化硅層利用氧化工藝形成。
[0020]可選地，所述氮化硅層利用低壓化學(xué)氣相沉積工藝形成。
[0021]可選地，所述側(cè)墻的形成方法包括:
[0022]在所述柵極堆疊層、以及半導(dǎo)體襯底的外圍邏輯區(qū)域上形成犧牲層，所述犧牲層在對應(yīng)存儲區(qū)域的位置形成有開口 ；
[0023]形成覆蓋在所述犧牲層的上表面、以及所述開口的側(cè)壁和底壁上的側(cè)墻材料層；
[0024]刻蝕所述側(cè)墻材料層，殘留在所述開口側(cè)壁上的側(cè)墻材料層構(gòu)成所述側(cè)墻；
[0025]形成保護(hù)層之后、形成邏輯電路的器件之前還包括:去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層；
[0026]形成所述邏輯電路的器件之后、形成所述柵極結(jié)構(gòu)之前還包括:去除所述半導(dǎo)體襯底的存儲區(qū)域的犧牲層。
[0027]可選地，所述犧牲層的材料為氮化硅。
[0028]可選地，去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層的方法為干法刻蝕。
[0029]可選地，去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層的方法為濕法刻蝕；
[0030]所述保護(hù)層還包括:位于所述氮化硅層上的第二氧化硅層。
[0031]可選地，所述氮化硅層還覆蓋在犧牲層和側(cè)墻上。
[0032]可選地，所述剩余的保護(hù)層為第一氧化硅層，且厚度與形成保護(hù)層的步驟中第一氧化硅層的厚度相等。
[0033]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0034]在形成邏輯電路的器件之前，在字線柵上形成保護(hù)層，該保護(hù)層為多層堆疊結(jié)構(gòu)。在形成邏輯電路的器件步驟中，保護(hù)層能夠保護(hù)字線柵頂部不受工藝環(huán)境的影響使字線柵不會受損，保護(hù)層自身會因暴露在工藝環(huán)境中而減薄。在形成柵極結(jié)構(gòu)的過程中，剩余的保護(hù)層能夠繼續(xù)保護(hù)字線柵，防止字線柵的頂部被去除，避免了閃存的結(jié)構(gòu)被破壞，從而提高了嵌入式閃存的良率。

【專利附圖】

【附圖說明】
[0035]圖1至圖2是現(xiàn)有一種嵌入式閃存的形成方法中閃存在不同制作階段的剖面示意圖；
[0036]圖3至圖16是本發(fā)明的第一實(shí)施例中嵌入式閃存在不同制作階段的剖面示意圖；
[0037]圖17是本發(fā)明的第二實(shí)施例中嵌入式閃存在其中一個制作階段的剖面示意圖?！揪唧w實(shí)施方式】
[0038]如前所述，現(xiàn)有嵌入式閃存的形成方法中，在形成柵極結(jié)構(gòu)的過程中，字線柵的頂部會被去除，對閃存的結(jié)構(gòu)造成破壞。
[0039]為了解決上述問題，本發(fā)明提供了一種改進(jìn)的嵌入式閃存的形成方法，該方法在形成邏輯電路的器件之前，在字線柵上形成保護(hù)層，該保護(hù)層為多層堆疊結(jié)構(gòu)。在形成邏輯電路的器件步驟中，保護(hù)層能夠保護(hù)字線柵頂部不受工藝環(huán)境的影響使字線柵不會受損，保護(hù)層自身會因暴露在工藝環(huán)境中而減薄。在形成柵極結(jié)構(gòu)的過程中，剩余的保護(hù)層能夠繼續(xù)保護(hù)字線柵，防止字線柵的頂部被去除，避免了閃存的結(jié)構(gòu)被破壞，從而提高了嵌入式閃存的良率。
[0040]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0041]第一實(shí)施例
[0042]如圖3所示，提供半導(dǎo)體襯底10，半導(dǎo)體襯底10包括存儲區(qū)域I和外圍邏輯區(qū)域
II。半導(dǎo)體襯底10的存儲區(qū)域I用于形成存儲器，半導(dǎo)體襯底10的外圍邏輯區(qū)域II用于形成邏輯電路。存儲區(qū)域I與外圍邏輯區(qū)域II之間通過淺溝槽隔離結(jié)構(gòu)11隔離開。半導(dǎo)體襯底10的存儲區(qū)域I上形成有柵極堆疊層20，柵極堆疊層20包括:遂穿氧化材料層21、位于遂穿氧化材料層21上的浮柵層22、位于浮柵層22上的介電材料層23、以及位于介電材料層23上的控制柵層24。半導(dǎo)體襯底10的外圍邏輯區(qū)域II上形成有遂穿氧化材料層21、以及浮柵層22。
[0043]在具體實(shí)施例中，遂穿氧化材料層21的材料為氧化硅，浮柵層22的材料為多晶娃，介電材料層23為氧化娃層-氮化娃層-氧化娃層的疊層結(jié)構(gòu)，控制柵層24的材料為多晶娃。
[0044]如圖4所示，在半導(dǎo)體襯底10的存儲區(qū)域I和外圍邏輯區(qū)域II形成位于柵極堆疊層20上的犧牲層32，在存儲區(qū)域I的柵極堆疊層20上形成間隔排列的側(cè)墻31，圖中側(cè)墻31的數(shù)量以四個為例。
[0045]側(cè)墻31的形成方法包括:在犧牲層32中對應(yīng)存儲區(qū)域I的位置形成開口 33 (圖中以兩個為例)；形成覆蓋在犧牲層32的上表面、以及開口 33的側(cè)壁和底壁上的側(cè)墻材料層；刻蝕所述側(cè)墻材料層，殘留在開口 33側(cè)壁上的側(cè)墻材料層構(gòu)成側(cè)墻31。
[0046]在后續(xù)工藝中，側(cè)墻31會用作掩模來對柵極堆疊層20進(jìn)行刻蝕以形成柵極結(jié)構(gòu)，犧牲層32會被去除，具體步驟將在后面描述。在本實(shí)施例中，側(cè)墻31的材料為氧化硅，犧牲層32的材料為氮化硅。
[0047]如圖5至圖8所示，沿著側(cè)墻31之間的間隔刻蝕柵極堆疊層20，以在柵極堆疊層20內(nèi)形成溝槽25，溝槽25與后續(xù)形成的字線柵位置對應(yīng)。
[0048]在本實(shí)施例中，溝槽25的形成方法包括:如圖5所示，沿著側(cè)墻31之間的間隔刻蝕柵極堆疊層20中的控制柵層24和介電材料層23直至露出浮柵層22，以在控制柵層24和介電材料層23內(nèi)形成第一溝槽26 ;如圖6所示，在第一溝槽26的側(cè)壁形成側(cè)墻34 ;如圖7所示，沿著側(cè)墻31和側(cè)墻34刻蝕柵極堆疊層20中的浮柵層22，以在浮柵層22內(nèi)形成第二溝槽27，第二溝槽27與第一溝槽26共同構(gòu)成溝槽25 ;如圖8所示，形成側(cè)墻35，側(cè)墻35覆蓋在側(cè)墻31的側(cè)壁、側(cè)墻34的側(cè)壁、以及第二溝槽27的側(cè)壁上。
[0049]在具體實(shí)施例中，側(cè)墻34的材料為氧化硅，側(cè)墻35的材料為氮化硅或氧化硅。
[0050]如圖9所示，在溝槽25以及側(cè)墻31之間的間隔內(nèi)形成字線柵36。
[0051]在本實(shí)施例中，字線柵36的形成方法包括:形成覆蓋在犧牲層32、側(cè)墻31上、以及填充在溝槽25和側(cè)墻31之間的間隔內(nèi)的字線柵材料層；對所述字線柵材料層進(jìn)行平坦化處理，直至露出犧牲層32的上表面，殘留在溝槽25和側(cè)墻31之間的間隔內(nèi)的字線柵材料層構(gòu)成字線柵36。字線柵36與柵極堆疊層20之間通過側(cè)墻34和側(cè)墻35隔離開。在本實(shí)施例的變換例中，字線柵36與柵極堆疊層20之間也可以通過形成其他絕緣層來進(jìn)行電隔離。
[0052]在具體實(shí)施例中，字線柵36的材料為多晶硅。
[0053]如圖10所示，在字線柵36上形成保護(hù)層40，保護(hù)層40為多層堆疊結(jié)構(gòu)。
[0054]在本實(shí)施例中，保護(hù)層40包括:第一氧化硅層41、以及位于第一氧化硅層41上的氮化硅層42。其中，第一氧化硅層41僅覆蓋在字線柵36的上表面，氮化硅層42不僅覆蓋在字線柵36上方，還覆蓋在側(cè)墻31上、以及存儲區(qū)域I和外圍邏輯區(qū)域II的犧牲層32上面。
[0055]在本實(shí)施例中，第一氧化硅層41利用氧化工藝形成，使得僅在字線柵36的上表面形成有第一氧化硅層41，側(cè)墻31上和犧牲層32上面不會形成第一氧化硅層。在其他實(shí)施例中，第一氧化硅層41也可以利用其他方法形成，例如化學(xué)氣相沉積。
[0056]在本實(shí)施例中，氮化硅層42利用低壓化學(xué)氣相沉積工藝形成。當(dāng)然，在其他實(shí)施例中也可以利用其他沉積工藝形成。
[0057]如圖11至圖13所示，去除半導(dǎo)體襯底10的外圍邏輯區(qū)域II的犧牲層32。
[0058]在本實(shí)施例中，去除半導(dǎo)體襯底10的外圍邏輯區(qū)域II的犧牲層32的方法包括:如圖11所示，在保護(hù)層40上形成圖形化光刻膠層50，圖形化光刻膠層50將存儲區(qū)域I的保護(hù)層40覆蓋住、露出外圍邏輯區(qū)域II的保護(hù)層40 ；如圖12所示，以圖形化光刻膠層50為掩模，利用干法刻蝕去除外圍邏輯區(qū)域II的氮化硅層42、以及犧牲層32 ；如圖14所示，去除圖形化光刻膠層50。
[0059]如圖12所示，在本實(shí)施例中，在利用干法刻蝕去除外圍邏輯區(qū)域II的氮化硅層42、以及犧牲層32的同時，還去除外圍邏輯區(qū)域II的浮柵層22。
[0060]在本實(shí)施例中，由于保護(hù)層40中的氮化硅層42、犧牲層32的材料相同，均為氮化硅，故能夠利用同樣的刻蝕氣體很方便地將三者同時去除，簡化了工藝。
[0061]在其他實(shí)施例中，犧牲層32的材料也可以不為氮化硅。
[0062]在本實(shí)施例的變換例中，保護(hù)層40中的氮化硅層42也可以僅覆蓋在存儲區(qū)域1、而未覆蓋在外圍邏輯區(qū)域II上。在這種情況下，先要在存儲區(qū)域I和外圍邏輯區(qū)域II上都形成氮化硅層，再在氮化硅層上對應(yīng)存儲區(qū)域I的位置形成掩模，接著去除外圍邏輯區(qū)域II上未被該掩模覆蓋的氮化娃層。
[0063]比較可知，在本實(shí)施例中，通過先在存儲區(qū)域I和外圍邏輯區(qū)域II上都形成氮化硅層，再在去除外圍邏輯區(qū)域II的犧牲層32的步驟中將外圍邏輯區(qū)域II的氮化硅層42 —并去除的方式能夠簡化工藝，降低制造成本。
[0064]如圖14所示，在半導(dǎo)體襯底10的外圍電路區(qū)域II形成邏輯電路的器件(未圖示)，在形成所述邏輯電路的器件步驟中保護(hù)層40的厚度減薄。
[0065]所述邏輯電路的器件有很多種，例如高壓晶體管、低壓晶體管等等。在形成所述邏輯電路的器件步驟中，保護(hù)層40能夠保護(hù)字線柵36頂部不受工藝環(huán)境的影響，使字線柵36不會受損，但保護(hù)層40自身會因暴露在工藝環(huán)境中而減薄。導(dǎo)致保護(hù)層40厚度減薄的工藝有很多種，例如，干法刻蝕、濕法刻蝕、離子注入、清洗等工藝。
[0066]需說明的是，受形成所述邏輯電路的器件步驟不同、保護(hù)層40的厚度以及材料不同等因素的影響，形成所述邏輯電路的器件之后，厚度減薄的保護(hù)層40可能仍為多層堆疊結(jié)構(gòu)，也可能為單層結(jié)構(gòu)。在本實(shí)施例中，形成所述邏輯電路的器件之后，保護(hù)層40中的氮化硅層42仍有殘留。在其他實(shí)施例中，形成邏輯電路的器件之后，保護(hù)層40中的氮化硅層42也有可能沒有剩余，僅剩下保護(hù)層40中的第一氧化硅層41。
[0067]如圖15所示，去除半導(dǎo)體襯底10的存儲區(qū)域I的犧牲層32。
[0068]在本實(shí)施例中，由于保護(hù)層40中的氮化硅層42、犧牲層32的材料相同，均為氮化硅，故能夠在去除犧牲層32的同時將保護(hù)層40中剩余的氮化硅層42也去除。去除犧牲層32的方法為濕法刻蝕。由于保護(hù)層40中的氮化硅層42與第一氧化硅層41能夠很容易獲得較高的刻蝕選擇比，故在去除氮化硅層42和犧牲層32的步驟中，保護(hù)層40層中的第一氧化硅層41幾乎不會被刻蝕，使得在后續(xù)形成柵極結(jié)構(gòu)的步驟中保護(hù)層40中的第一氧化硅層41能夠?qū)ψ志€柵36起到足夠的保護(hù)作用。
[0069]如圖16所示，以側(cè)墻31、字線柵36、以及剩余的保護(hù)層40為掩?？涛g柵極堆疊層20，以形成柵極結(jié)構(gòu)200，柵極結(jié)構(gòu)200包括遂穿氧化層210、位于遂穿氧化層210上的浮柵220、位于浮柵220上的介電層230、以及位于介電層230上的控制柵240。
[0070]在本實(shí)施例中，在刻蝕柵極堆疊層20形成柵極結(jié)構(gòu)200的過程中，剩余的保護(hù)層40能夠繼續(xù)保護(hù)字線柵36，防止字線柵36的頂部被去除，避免字線柵36的結(jié)構(gòu)破壞從而提高了嵌入式閃存的良率。在刻蝕柵極堆疊層20形成柵極結(jié)構(gòu)200的過程中，保護(hù)層40的厚度會減薄，為了防止在柵極結(jié)構(gòu)200還未形成之前字線柵36上的保護(hù)層40已經(jīng)完全被去除的問題發(fā)生，應(yīng)確保在形成所述邏輯電路的器件之后剩余的保護(hù)層40仍有足夠的厚度。
[0071]在本實(shí)施例中，在準(zhǔn)備以側(cè)墻31、字線柵36以及剩余的保護(hù)層40為掩?？涛g柵極堆疊層20以形成柵極結(jié)構(gòu)200時，剩余的保護(hù)層40為位于保護(hù)層40最底層的第一氧化硅層41，且此時第一氧化層41的厚度幾乎與之前形成保護(hù)層40步驟中的厚度相同。因此，在形成柵極結(jié)構(gòu)200時，第一氧化層41能夠?qū)ψ志€柵36起到足夠的保護(hù)作用，保護(hù)字線柵36的頂部不會被去除。
[0072]在本實(shí)施例中，刻蝕柵極堆疊層20的方法為干法刻蝕。
[0073]根據(jù)上述分析可知，在本發(fā)明的技術(shù)方案中，只要在對應(yīng)字線柵36的位置形成有保護(hù)層40，即可實(shí)現(xiàn)下述目的:在形成邏輯電路的器件步驟中，保護(hù)層40能夠保護(hù)字線柵36不受工藝環(huán)境的影響使字線柵36不會受損，在形成柵極結(jié)構(gòu)200的過程中，剩余的保護(hù)層40能夠繼續(xù)保護(hù)字線柵36，防止字線柵36的頂部被去除。至于半導(dǎo)體襯底10上對應(yīng)字線柵36以外的位置是否有形成保護(hù)層40，本發(fā)明并未對此作出限制要求。
[0074]因此，保護(hù)層40中的各層在半導(dǎo)體襯底10上的位置并不應(yīng)局限于本實(shí)施例。在其他實(shí)施例中，保護(hù)層40中的各層也可以僅覆蓋在字線柵36的上方，或者，保護(hù)層40中的各層也可以均覆蓋在字線柵36、以及字線柵36以外的位置。
[0075]另外，需說明的是，在本發(fā)明的技術(shù)方案中，保護(hù)層40中各層的材料并不局限于本實(shí)施例，只要滿足以下要求即可:在形成邏輯電路的器件步驟中，暴露在工藝環(huán)境中的保護(hù)層40不易被腐蝕，在刻蝕柵極堆疊層20以形成柵極結(jié)構(gòu)200的步驟中，柵極堆疊層20與剩余的保護(hù)層40容易獲得較高的刻蝕選擇比。
[0076]另外，保護(hù)層40并不應(yīng)局限于本實(shí)施例中雙層堆疊結(jié)構(gòu)的形式，在其他實(shí)施例中，保護(hù)層40也可以為三層堆疊結(jié)構(gòu)、四層堆疊結(jié)構(gòu)等等。
[0077]另外，在本發(fā)明的技術(shù)方案中，保護(hù)層設(shè)置成多層堆疊結(jié)構(gòu)而并非單層的原因在于:若保護(hù)層設(shè)置成單層，則為了使得保護(hù)層能夠起到足夠的保護(hù)作用，保護(hù)層需具備較大的厚度，意味著保護(hù)層的形成工藝時間較長，半導(dǎo)體襯底需長時間持續(xù)地處于高溫工藝環(huán)境中，所述高溫工藝環(huán)境往往會對半導(dǎo)體襯底上已經(jīng)形成的結(jié)構(gòu)造成不良影響。將保護(hù)層設(shè)置成多層堆疊結(jié)構(gòu)時，形成保護(hù)層中的每一層時間較短，縮短了半導(dǎo)體襯底持續(xù)處于高溫工藝環(huán)境的時間，進(jìn)而降低了所述高溫工藝環(huán)境對半導(dǎo)體襯底上已經(jīng)形成結(jié)構(gòu)造成的不良影響。
[0078]第二實(shí)施例
[0079]第二實(shí)施例與第一實(shí)施例之間的區(qū)別在于:在第二實(shí)施例中，如圖17所示，保護(hù)層40還包括位于氮化硅層42上的第二氧化硅層43 ;去除半導(dǎo)體襯底10的外圍邏輯區(qū)域II的犧牲層32的方法為濕法刻蝕，在濕法刻蝕犧牲層32的過程中，第二氧化硅層43能夠保護(hù)存儲區(qū)域I的氮化硅層42不會被刻蝕。
[0080]在形成所述邏輯電路的器件步驟中，保護(hù)層40中的第二氧化硅層43會因暴露在工藝環(huán)境中而被去除。
[0081]本發(fā)明中，各實(shí)施例采用遞進(jìn)式寫法，重點(diǎn)描述與前述實(shí)施例的不同之處，各實(shí)施例中的相同部分可以參照前述實(shí)施例。
[0082]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種嵌入式閃存的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括存儲區(qū)域和外圍電路區(qū)域； 在所述半導(dǎo)體襯底的存儲區(qū)域上形成柵極堆疊層； 在所述柵極堆疊層上形成間隔排列的側(cè)墻； 沿著所述側(cè)墻之間的間隔刻蝕所述柵極堆疊層，以在所述柵極堆疊層內(nèi)形成溝槽； 在所述溝槽以及間隔內(nèi)形成字線柵； 在所述字線柵上形成保護(hù)層，所述保護(hù)層為多層堆疊結(jié)構(gòu)； 在所述半導(dǎo)體襯底的外圍電路區(qū)域形成邏輯電路的器件； 形成所述邏輯電路的器件之后，以所述側(cè)墻、字線柵、以及剩余的保護(hù)層為掩?？涛g所述柵極堆疊層，以形成柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的形成方法，其特征在于，所述多層堆疊結(jié)構(gòu)包括:第一氧化硅層、以及位于所述第一氧化硅層上的氮化硅層，所述第一氧化硅層位于保護(hù)層的最底層。
3.如權(quán)利要求2所述的形成方法，其特征在于，所述第一氧化硅層利用氧化工藝形成。
4.如權(quán)利要求2所述的形成方法，其特征在于，所述氮化硅層利用低壓化學(xué)氣相沉積工藝形成。
5.如權(quán)利要求2所述的形成方法，其特征在于，所述側(cè)墻的形成方法包括: 在所述柵極堆疊層、以及半導(dǎo)體襯底的外圍邏輯區(qū)域上形成犧牲層，所述犧牲層在對應(yīng)存儲區(qū)域的位置形成有開口； 形成覆蓋在所述犧牲層的上表面、以及所述開口的側(cè)壁和底壁上的側(cè)墻材料層； 刻蝕所述側(cè)墻材料層，殘留在所述開口側(cè)壁上的側(cè)墻材料層構(gòu)成所述側(cè)墻； 形成保護(hù)層之后、形成邏輯電路的器件之前還包括:去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層； 形成所述邏輯電路的器件之后、形成所述柵極結(jié)構(gòu)之前還包括:去除所述半導(dǎo)體襯底的存儲區(qū)域的犧牲層。
6.如權(quán)利要求5所述的形成方法，其特征在于，所述犧牲層的材料為氮化硅。
7.如權(quán)利要求5所述的形成方法，其特征在于，去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層的方法為干法刻蝕。
8.如權(quán)利要求5所述的形成方法，其特征在于，去除所述半導(dǎo)體襯底的外圍邏輯區(qū)域的犧牲層的方法為濕法刻蝕； 所述保護(hù)層還包括:位于所述氮化硅層上的第二氧化硅層。
9.如權(quán)利要求5所述的形成方法，其特征在于，所述氮化硅層還覆蓋在犧牲層和側(cè)墻上。
10.如權(quán)利要求5所述的形成方法，其特征在于，所述剩余的保護(hù)層為第一氧化硅層，且厚度與形成保護(hù)層的步驟中第一氧化硅層的厚度相等。
【文檔編號】H01L21/8247GK104465525SQ201410857351
【公開日】2015年3月25日 申請日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】王哲獻(xiàn), 高超, 江紅, 李冰寒 申請人:上海華虹宏力半導(dǎo)體制造有限公司