一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件的制作方法
【專利摘要】本實用新型公開了一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，所述半導(dǎo)體器件包括半導(dǎo)體芯片、引線框架和封裝樹脂。半導(dǎo)體芯片位于引線框架的載片基島區(qū)，所述引線框架包括引腳區(qū)，其中第二引腳區(qū)上端連有第二鍵合區(qū)。半導(dǎo)體芯片與第二鍵合區(qū)之間通過金屬引線電學(xué)相連。所述第二鍵合區(qū)相對于現(xiàn)有技術(shù)面積更大，從而確保低芯片在封裝時，受金屬引線限制的最大熔斷電流可以有效提升，器件的導(dǎo)通電阻下降，從而最大限度的發(fā)揮芯片實際電流能力。本實用新型適用于MOSFET器件與IGBT器件。
【專利說明】一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及經(jīng)過封裝的半導(dǎo)體器件，尤其是一種具有改進型封裝結(jié)構(gòu)的功率MOSFET器件或IGBT器件，屬于半導(dǎo)體器件的【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]半導(dǎo)體器件能夠最終使用在PCB電路板上，通常要經(jīng)過芯片制造與芯片封裝兩部分加工過程，因此，芯片自身的特性以及封裝技術(shù)的優(yōu)劣都直接決定了一款器件產(chǎn)品最終的性能。伴隨著芯片加工技術(shù)集成度與精細度的不斷提升，芯片自身的性能已經(jīng)得到了長足的進步，很多時候，封裝技術(shù)已成為了限制產(chǎn)品實際使用性能的瓶頸，這一點尤其體現(xiàn)在一些大功率、大電流的半導(dǎo)體功率器件上。
[0003]目前普遍使用的半導(dǎo)體功率器件包括MOSFET(金屬氧化物場效應(yīng)晶體管)和IGBT(絕緣柵雙極型晶體管)，這兩大類器件都是電壓驅(qū)動型的三端電極器件，MOSFET包括柵極、源極和漏極，其中柵極與源極通常位于芯片的正面，漏極通常位于芯片的背面；IGBT包括柵極、發(fā)射極與集電極，其中柵極與發(fā)射極通常位于芯片的正面，集電極通常位于芯片的背面。通過現(xiàn)有傳統(tǒng)的封裝加工技術(shù)，將MOSFET芯片或IGBT芯片封裝進目前廣泛使用的三引腳直插式或貼片式封裝框架內(nèi)，最終成品器件的三個引腳電極分別為柵極(G)、漏極(D)、源極(S)或柵極(G)、集電極(C)、發(fā)射極(E)，如圖1-a和圖l_b所示。
[0004]之所以上述MOSFET或IGBT器件的引腳是按照G_D_S或G_C_E來排布，是由現(xiàn)有傳統(tǒng)封裝引線框架的結(jié)構(gòu)所決定的。對于MOSFET芯片來說，以目前使用較為廣泛的T0-220封裝引線框架為例，如圖2-a和圖2-b所示，該引線框架包括框架本體區(qū)、載片基島區(qū)和引腳區(qū)，其中載片基島區(qū)是粘附裝載芯片的平臺，并提供芯片到線路板的電及熱通道，引腳區(qū)是用于連接芯片到封裝外的電學(xué)通路，引腳區(qū)包括三個引腳，其中第一引腳和第三引腳與載片基島區(qū)不相連，而第二引腳與載片基島區(qū)相連接。芯片的背面粘附裝載于載片基島區(qū)表面，這樣，位于芯片背面的漏極就與第二引腳電學(xué)相連；芯片正面的柵極、源極和第一引腳與第三引腳頂端的鍵合區(qū)通過金屬弓I線進行鍵合連接。由于柵極需要流通的電流遠遠小于源極流通的電流，因此，頂端具有較小鍵合區(qū)面積的第一引腳作為柵極引出腳，而頂端具有較大鍵合區(qū)面積的第三引腳作為源極引出腳，從而最終形成G-D-S的引腳排布。
[0005]由于三個引腳之間是等間距的，并且第三引腳位于側(cè)邊，受限于第一引腳頂端鍵合區(qū)的面積以及第二引腳的位置，第三引腳頂端鍵合區(qū)的面積比較有限，所以能夠在第三引腳頂端鍵合區(qū)表面鍵合的金屬引線數(shù)量和線徑會受到較大限制，當(dāng)芯片允許流過的最大電流大于源極金屬引線允許流過的最大電流時，封裝就成為限制產(chǎn)品性能發(fā)揮和提升的瓶頸。目前傳統(tǒng)T0-220第三引腳頂端鍵合區(qū)可以鍵合鋁線數(shù)量與線徑的上限通常為3根20mil的鋁線或4根15mil的鋁線，或者I根80mil*10mil的鋁帶，相應(yīng)的最大熔斷電流能力大約為120A，所以，當(dāng)芯片電流能力超過120A時，最終封裝好的成品器件的最大通過電流會被限制在120A。器件的最大通過電流即產(chǎn)品規(guī)格中的“Package limit”參數(shù)。
[0006]除此以外，由于能夠鍵合的源極金屬引線數(shù)量及線徑受限，那么這些金屬引線與芯片源極表面的鍵合面積也會受限，這樣會導(dǎo)致金屬引線與芯片表面的接觸電阻變大，從而增加器件整體的導(dǎo)通電阻，而一款較大電流的MOSFET器件，其器件本身的導(dǎo)通電阻就非常小，若引入了上述這部分接觸電阻，對其總的導(dǎo)通電阻還是有很大影響，以一款溝槽型80V.80A的MOSFET為例，當(dāng)采用2根20mil鋁線鍵合時，其導(dǎo)通電阻大約為6.5πιΩ，若改用4根20mil鋁線鍵合，則其導(dǎo)通電阻可以降為5.8πιΩ，降幅超過10%。器件的導(dǎo)通電阻即產(chǎn)品規(guī)格中的“ Rdson ”參數(shù)。
[0007]對于IGBT器件，也有類似的情況。傳統(tǒng)IGBT芯片第一主面上的柵極和發(fā)射極以及第二主面上的集電極；其發(fā)射級的最大電流會受到所對應(yīng)的第三引腳頂端鍵合區(qū)表面鍵合的金屬引線數(shù)量和線徑的限制，并且影響器件的導(dǎo)通電阻。
實用新型內(nèi)容
[0008]本實用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，對于MOFET芯片和IGBT芯片來說，其源極或發(fā)射極引腳上具有更大面積的金屬引線鍵合區(qū)，從而提升器件允許的最大電流，降低器件的導(dǎo)通電阻，最大限度的發(fā)揮芯片實際電流能力。
[0009]本實用新型的技術(shù)方案如下:
[0010]一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，包括半導(dǎo)體芯片、引線框架和封裝樹月旨;
[0011]所述半導(dǎo)體芯片具有相對應(yīng)的第一主面與第二主面，所述半導(dǎo)體芯片的三個電極分別為第一極、第二極和第三極；所述第一主面上設(shè)置有半導(dǎo)體芯片的第一極與第二極，所述第二主面上設(shè)置有半導(dǎo)體芯片的第三極；
[0012]所述引線框架包括上部的框架本體區(qū)、中間的載片基島區(qū)和下部的引腳區(qū)；所述引腳區(qū)包含三個并列排布且互不相連的第一引腳、第二引腳、第三引腳，所述第二引腳位于第一引腳和第三引腳中間；所述第一引腳頂端設(shè)置有第一鍵合區(qū)，第二引腳頂端設(shè)置有第二鍵合區(qū)，所述第二鍵合區(qū)的面積大于第一鍵合區(qū)的面積；所述框架本體區(qū)與載片基島區(qū)相連接，所述載片基島區(qū)與引腳區(qū)的第三引腳相連接；所述半導(dǎo)體芯片的第二主面粘附貼裝在載片基島區(qū)表面；
[0013]所述半導(dǎo)體芯片第一主面上的第一極與第一鍵合區(qū)之間通過金屬引線電學(xué)相連，所述半導(dǎo)體芯片第一主面上的第二極與第二鍵合區(qū)之間通過金屬引線電學(xué)相連；所述第二主面上的第三極與載片基島區(qū)和第三引腳電學(xué)相連；
[0014]所述封裝樹脂包裹半導(dǎo)體芯片、第一鍵合區(qū)、第二鍵合區(qū)、第三引腳頂端以及金屬引線；
[0015]對于MOSFET半導(dǎo)體芯片，所述半導(dǎo)體芯片的第一極為MOSFET芯片的柵極；所述半導(dǎo)體芯片的第二極為MOSFET芯片的源極；所述半導(dǎo)體芯片的第三極為MOSFET芯片的漏極；
[0016]對于IGBT半導(dǎo)體芯片，所述半導(dǎo)體芯片的第一極為IGBT芯片的柵極；所述半導(dǎo)體芯片的第二極為IGBT芯片的發(fā)射極；所述半導(dǎo)體芯片的第三極為IGBT芯片的集電極。
[0017]其進一步的技術(shù)方案為:所述未被封裝樹脂包裹的引腳區(qū)內(nèi)的第一引腳與第二引腳的間距和第二引腳與第三引腳的間距在同一截面上相等。[0018]其進一步的技術(shù)方案為:所述第二鍵合區(qū)的面積是第一鍵合區(qū)面積的1.1倍以上，所述第二鍵合區(qū)的形狀與第一鍵合區(qū)的形狀包括由線段或曲線首尾順次連接所組成的任意封閉圖形。
[0019]其進一步的技術(shù)方案為:所述第一引腳與第三引腳的位置可以對調(diào)互換。
[0020]本實用新型有益的技術(shù)效果是:
[0021]一、在引線框架中，由于第二引腳位于第一引腳和第三引腳的中間，第二引腳頂端的第二鍵合區(qū)可以向其左右兩側(cè)充分?jǐn)U展延伸，使其第二鍵合區(qū)的面積盡可能的增大，因此，在第二鍵合區(qū)上面所鍵合的金屬引線的線徑可以增大，根數(shù)可以增多，使得器件允許通過的最大熔斷電流增大，將封裝這一過程對芯片最大電流的限制消除，使器件的參數(shù)達到芯片本身的參數(shù)極限。
[0022]二、本實用新型結(jié)構(gòu)中的第二鍵合區(qū)可以鍵合線徑更大、根數(shù)更多的金屬引線，使得金屬引線與芯片接觸面積增加，從而降低器件本身的導(dǎo)通電阻，對于大電流的半導(dǎo)體器件，導(dǎo)通電阻本身就很低，進一步降低的導(dǎo)通電阻將會在本身的導(dǎo)通電阻數(shù)值中占較大比例，對于半導(dǎo)體器件的整體性能的提升會很明顯。
[0023]三、本實用新型結(jié)構(gòu)中半導(dǎo)體器件的封裝結(jié)構(gòu)中，第二引腳位于第一引腳和第三引腳之間，處于載片基島區(qū)的正下方，連接芯片與第二引腳的金屬引線具有最短的直線距離，這樣可以降低金屬引線所帶來的寄生電感和金屬引線的電阻，并且可有效減小鍵合源極金屬引線時引線需要扭轉(zhuǎn)的角度，防止金屬引線在扭轉(zhuǎn)過程中被撕裂扯斷，從而提高鍵合工藝的穩(wěn)定性和可靠性。
【專利附圖】

【附圖說明】
[0024]圖Ι-a為現(xiàn)有傳統(tǒng)T0-220封裝結(jié)構(gòu)的MOSFET器件外形及管腳電極示意圖。
[0025]圖Ι-b為現(xiàn)有傳統(tǒng)T0-220封裝結(jié)構(gòu)的IGBT器件外形及管腳電極示意圖。
[0026]圖2-a為現(xiàn)有傳統(tǒng)T0-220封裝結(jié)構(gòu)的單個引線框架正面俯視圖。
[0027]圖2-b為現(xiàn)有傳統(tǒng)T0-220封裝結(jié)構(gòu)的單個引線框架金屬引線鍵合后的正面俯視圖。
[0028]圖3為實施例1的T0-220封裝結(jié)構(gòu)的MOSFET器件三維透視圖。
[0029]圖4為實施例2的T0-263封裝結(jié)構(gòu)的MOSFET器件三維透視圖。
[0030]圖5至圖13為本實用新型具體工藝步驟實施示意圖，其中:
[0031]圖5為MOSFET芯片三維側(cè)視圖。
[0032]圖6為聯(lián)排引線框架正、背面俯視圖。
[0033]圖7為在載片基島區(qū)上涂布銀漿后的俯視圖。
[0034]圖8為在載片基島區(qū)上粘附裝載MOSFET芯片以后的俯視圖。
[0035]圖9-a為實施例1中金屬引線鍵合后的俯視圖。
[0036]圖9_b為實施例1中金屬引線鍵合后的三維側(cè)視圖。
[0037]圖ΙΟ-a為實施例2中金屬引線鍵合后的俯視圖。
[0038]圖ΙΟ-b為實施例2中金屬引線鍵合后的三維側(cè)視圖。
[0039]圖ΙΙ-a為實施例1中封裝樹脂包封以后的三維透視側(cè)視示意圖。
[0040]圖ΙΙ-b為實施例2中封裝樹脂包封以后的三維透視側(cè)視示意圖。[0041]圖12為實施例1中MOSFET器件引腳切筋成型后的三維透視圖。
[0042]圖13為實施例2中MOSFET器件引腳切筋成型后的三維透視圖。
[0043]附圖標(biāo)記說明:1、框架本體區(qū)；2、載片基島區(qū)；3、引腳區(qū)；31、第一鍵合區(qū)；32、第二鍵合區(qū);301、第一引腳;302、第二引腳;303、第三引腳;4、MOSFET芯片；41、第一主面；42、第二主面；401、M0SFET 柵極；402、M0SFET 源極；403、M0SFET 漏極；51、T0_220 封裝樹脂；52、Τ0-263封裝樹脂；6、5mil柵極鋁絲；7、20mil源極鋁絲；8、80mil*8mil源極鋁帶；9、框架連接區(qū)；10、銀漿；A、T0-220引線框架；B、T0-263引線框架。
【具體實施方式】
[0044]下面結(jié)合具體附圖和實施例對本實用新型作進一步說明。
[0045]實施例1:
[0046]如圖3所示，在所述半導(dǎo)體器件的三維透視圖上，包括MOSFET芯片、T0-220引線框架和T0-220封裝樹脂。所述MOSFET芯片具有兩個相對應(yīng)的主面，分別為第一主面和第二主面，其中第一主面上具有MOSFET芯片的柵極和源極，源極區(qū)域遠大于柵極區(qū)域，第二主面上具有MOSFET芯片的漏極；所述T0-220引線框架包括位于引線框架上部的框架本體區(qū)、引線框架中部的載片基島區(qū)和引線框架下部的引腳區(qū)，三個區(qū)域互相連接；所述MOSFET芯片的第二主面粘附貼裝在載片基島區(qū)上面；所述引腳區(qū)包含第一引腳、第二引腳和第三引腳，所述第二引腳位于第一引腳與第三引腳的中間；所述第一引腳頂端設(shè)置有第一鍵合區(qū)，所述第二引腳頂端設(shè)置有第二鍵合區(qū)，第二鍵合區(qū)的面積遠大于第一鍵合區(qū)的面積；所述第三引腳頂端與載片基島區(qū)連接，所述第一引腳與第二引腳不與載片基島區(qū)連接；所述MOSFET芯片的柵極與第一鍵合區(qū)之間設(shè)置有I根5mil直徑的柵極鋁絲，兩端分別在柵極與第一鍵合區(qū)的表面鍵合連接，從而將柵極與第一引腳電學(xué)相連；所述MOSFET芯片的源極與第二鍵合區(qū)之間設(shè)置有4根20mil直徑的源極鋁絲，源極鋁絲的兩端分別在源極與第二鍵合區(qū)表面鍵合連接，從而將源極與第二引腳電學(xué)相連；所述MOSFET芯片的漏極通過載片基島區(qū)與第三引腳電學(xué)相連；所述封裝樹脂將MOSFET芯片、載片基島區(qū)、第一鍵合區(qū)、第二鍵合區(qū)、第三引腳頂部、柵極鋁絲以及源極鋁絲包裹覆蓋。
[0047]實施例2:
[0048]如圖4所示，在所述半導(dǎo)體器件的三維透視圖上，包括MOSFET芯片、T0-263引線框架和T0-263封裝樹脂。所述MOSFET芯片具有兩個相對應(yīng)的主面，分別為第一主面和第二主面，其中第一主面上具有MOSFET芯片的柵極和源極，源極區(qū)域遠大于柵極區(qū)域，第二主面上具有MOSFET芯片的漏極；所述T0-263引線框架包括位于引線框架上部的框架本體區(qū)、引線框架中部的載片基島區(qū)和引線框架下部的引腳區(qū)，三個區(qū)域互相連接；所述MOSFET芯片的第二主面粘附貼裝在載片基島區(qū)上面；所述引腳區(qū)包含第一引腳、第二引腳和第三引腳，所述第二引腳位于第一引腳與第三引腳的中間；所述第一引腳頂端設(shè)置有第一鍵合區(qū)，所述第二引腳頂端設(shè)置有第二鍵合區(qū)，第二鍵合區(qū)的面積遠大于第一鍵合區(qū)的面積；所述第三引腳頂端與載片基島區(qū)連接，所述第一引腳與第二引腳不與載片基島區(qū)連接；所述MOSFET芯片的柵極與第一鍵合區(qū)之間設(shè)置有I根5mil直徑的柵極鋁絲，兩端分別在柵極與第一鍵合區(qū)的表面鍵合連接，從而將柵極與第一引腳電學(xué)相連；所述MOSFET芯片的源極與第二鍵合區(qū)之間設(shè)置有2條80mil*8mil的源極鋁帶，源極鋁帶的兩端分別在源極與第二鍵合區(qū)表面鍵合連接，從而將源極與第二引腳電學(xué)相；所述MOSFET芯片的漏極通過載片基島區(qū)與第三引腳電學(xué)相連；所述封裝樹脂將MOSFET芯片、載片基島區(qū)、一鍵合區(qū)、第二鍵合區(qū)、第三引腳頂部、柵極鋁絲以及源極鋁帶包裹覆蓋。
[0049]上述經(jīng)過封裝的MOSFET器件，通過下述工藝步驟實現(xiàn):
[0050]a.提供具有兩個相對主面的半導(dǎo)體MOSFET芯片，所述MOSFET芯片包括位于第一主面上的柵極和源極以及位于第二主面上的漏極，如圖5所示；
[0051]b.提供T0-220聯(lián)排引線框架，所述聯(lián)排引線框架包含多個并列連接排布的T0-220引線框架，其中每個T0-220引線框架包含框架本體區(qū)、載片基島區(qū)、引腳區(qū)和框架連接區(qū)；所述框架本體區(qū)、載片基島區(qū)和引腳區(qū)構(gòu)成單個引線框架的主體結(jié)構(gòu)，框架連接區(qū)用于將每個引線框架連接在一起；所述引腳區(qū)包含第一引腳、第二引腳和第三引腳，所述第一引腳頂端設(shè)置有第一鍵合區(qū)，所述第二引腳頂端設(shè)置有第二鍵合區(qū)，所述第三引腳頂端與對應(yīng)的載片基島區(qū)相連接，如圖6所示；
[0052]當(dāng)采用實施例2的結(jié)構(gòu)時，所述T0-263的聯(lián)排引線框架與T0-220的聯(lián)排引線框架一致；
[0053]c.在所述T0-220聯(lián)排引線框架中的每個引線框架的載片基島區(qū)上涂布液態(tài)的銀漿，被銀漿涂布覆蓋的載片基島區(qū)面積小于整個載片基島區(qū)的面積，如圖7所示；
[0054]d.將所述MOSFET芯片粘貼放置在上述涂布好銀漿的載片基島區(qū)上面，所述MOSFET芯片的第二主面與銀漿相接觸連接，如圖8所示；
[0055]e.將所述貼裝有MOSFET芯片的聯(lián)排引線框架放置在低溫氮氣環(huán)境下進行銀漿的固化；
[0056]f.在所述MOSFET芯片第一主面上的柵極和與其對應(yīng)的引線框架中的第一鍵合區(qū)之間鍵合一根5mil直徑的柵極鋁絲，所述柵極鋁絲的兩端分別鍵合連接于柵極和第一鍵合區(qū)表面，從而將柵極與第一引腳電學(xué)相連，同時，在所述MOSFET芯片第一主面上的源極和與其對應(yīng)的引線框架中的第二鍵合區(qū)之間鍵合四根20mil直徑的源極鋁絲，所述源極鋁絲的兩端分別鍵合連接于源極和第二鍵合區(qū)表面，從而將源極與第二引腳電學(xué)相連，如圖9_a和圖9_b所不；
[0057]當(dāng)采用實施例2的結(jié)構(gòu)時，在所述MOSFET芯片第一主面上的源極和與其對應(yīng)的引線框架中的第二鍵合區(qū)之間鍵合兩根80mil*8mil的源極鋁帶，所述源極鋁帶的兩端分別鍵合連接于源極和第二鍵合區(qū)表面，從而將源極與第二引腳電學(xué)相連，如圖ΙΟ-a和圖10-b所示；
[0058]g.對所述T0-220聯(lián)排引線框架用封裝樹脂進行注塑和包封，所述封裝樹脂包裹載片基島區(qū)上面的MOSFET芯片、柵極鋁絲、源極鋁絲/第一鍵合區(qū)、第二鍵合區(qū)和第三引腳的頂部部，如圖ΙΙ-a和圖ΙΙ-b所示；
[0059]h.將所述包裹有封裝樹脂的T0-220聯(lián)排引線框架進行封裝樹脂的高溫固化；
[0060]1.將所述T0-220聯(lián)排引線框架上未被封裝樹脂包裹的區(qū)域內(nèi)的冗余封裝樹脂，即溢料進行去除；
[0061]j.對所述T0-220聯(lián)排引線框架上未被封裝樹脂包裹的引線框架進行電鍍，所使用的電鍍金屬材料包括錫；
[0062]k.將所述T0-220聯(lián)排引線框架中的每一顆已經(jīng)經(jīng)過包封的引線框架進行切筋成型，切割去除引線框架上的框架連接區(qū)，使得原本連接固定在聯(lián)排引線框架上的若干個器件單元被切割成多個獨立的T0-220器件單元，如圖12和圖3所示；
[0063]當(dāng)采用實施例2的結(jié)構(gòu)時，切割去除引線框架上的框架連接區(qū)，使得原本連接固定在聯(lián)排引線框架上的若干個器件單元被切割成多個獨立的T0-263器件單元，同時，切割去除部分框架本體區(qū)，并且將三根引腳切割彎曲定型，使其滿足最終成品器件在PCB板上貼片安裝的要求，如圖13和圖4所示；
[0064]1.對上述每個獨立的器件單元進行指定參數(shù)的測試，并對滿足測試規(guī)范要求的器件在其封裝樹脂表面進行激光打字。
[0065]本實用新型為具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，對于MOSFET器件來說，MOSFET器件的源極連接位于三根引腳中間的第二引腳，連接?xùn)艠O的第一引腳和連接漏極的第三引腳位于兩側(cè)，因為柵極驅(qū)動電流相較于源極電流通常非常小，柵極金屬引線通常為I根5mil粗的鋁絲，因此第一引腳區(qū)頂端的第一鍵合區(qū)面積不需要很大，又因為連接載片基島區(qū)的第三引腳位于邊側(cè)，所以位于第二引腳頂端的第二鍵合區(qū)可以充分向其兩側(cè)橫向擴展，盡可能的將第二鍵合區(qū)的面積擴大，這樣，第二鍵合區(qū)上面能夠鍵合的源極金屬引線的線徑和根數(shù)就可以有效地提升，從而將MOSFET器件允許流過源極金屬引線的最大電流和熔斷電流大幅增加。如圖2-a和圖2-b所示，相較于原有將MOSFET器件源極引腳設(shè)置在三根引腳的邊側(cè)，本實用新型結(jié)構(gòu)中的用于鍵合源極金屬引線的第二鍵合區(qū)面積增加超過40 %，20mi I線徑的鋁絲可以由原有最多鍵合3根提升至可以鍵合5根，80mil*8mi I的鋁帶可以由原有最多鍵合I條提升至可以鍵合2條，MOSFET器件最大熔斷電流增幅超過50%。
[0066]對于大電流的MOSFET器件，通常其芯片面積足夠大，芯片表面用于鍵合源極金屬引線的源極區(qū)域也足夠大，本實用新型結(jié)構(gòu)解決了在引線框架引腳頂端鍵合區(qū)上鍵合源極金屬引線的瓶頸，因此，在芯片表面源極區(qū)域也可以鍵合更多根的源極金屬引線，這樣可以有效的降低源極金屬引線與芯片的接觸電阻，而對于大電流的MOSFET器件，這部分接觸電阻占比總的器件導(dǎo)通電阻相對較高，所以本實用新型器件結(jié)構(gòu)可以有效地降低器件總的導(dǎo)通電阻，提升器件的電流特性，降低器件使用過程中的溫升。
[0067]本實用新型結(jié)構(gòu)中源極金屬引線從芯片表面可以垂直向下鍵合連接在第二引腳頂端的第二鍵合區(qū)，而不需要像原有結(jié)構(gòu)中要傾斜一定角度鍵合連接在邊側(cè)的引腳頂端鍵合區(qū)，這樣一方面減小了金屬引線的長度，降低了引線的寄生電感，另一方面還極大程度避免了金屬引線在鍵合過程中因轉(zhuǎn)角過大而造成的撕裂情況，提升了封裝鍵合工藝的可靠性和穩(wěn)定性。
[0068]以上所述的僅是本實用新型的優(yōu)選實施方式，本實用新型不限于以上實施例。可以理解，本領(lǐng)域技術(shù)人員在不脫離本實用新型的精神和構(gòu)思的前提下直接導(dǎo)出或聯(lián)想到的其他改進和變化，均應(yīng)認為包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，其特征在于:包括半導(dǎo)體芯片、引線框架和封裝樹脂； 所述半導(dǎo)體芯片具有相對應(yīng)的第一主面與第二主面，所述半導(dǎo)體芯片的三個電極分別為第一極、第二極和第三極；所述第一主面上設(shè)置有半導(dǎo)體芯片的第一極與第二極，所述第二主面上設(shè)置有半導(dǎo)體芯片的第三極； 所述引線框架包括上部的框架本體區(qū)、中間的載片基島區(qū)和下部的引腳區(qū)；所述引腳區(qū)包含三個并列排布且互不相連的第一引腳、第二引腳、第三引腳，所述第二引腳位于第一引腳和第三引腳中間；所述第一引腳頂端設(shè)置有第一鍵合區(qū)，第二引腳頂端設(shè)置有第二鍵合區(qū)，所述第二鍵合區(qū)的面積大于第一鍵合區(qū)的面積；所述框架本體區(qū)與載片基島區(qū)相連接，所述載片基島區(qū)與引腳區(qū)的第三引腳相連接；所述半導(dǎo)體芯片的第二主面粘附貼裝在載片基島區(qū)表面； 所述半導(dǎo)體芯片第一主面上的第一極與第一鍵合區(qū)之間通過金屬引線電學(xué)相連，所述半導(dǎo)體芯片第一主面上的第二極與第二鍵合區(qū)之間通過金屬引線電學(xué)相連；所述第二主面上的第三極與載片基島區(qū)和第三引腳電學(xué)相連； 所述封裝樹脂包裹半導(dǎo)體芯片、第一鍵合區(qū)、第二鍵合區(qū)、第三引腳頂端以及金屬引線.對于MOSFET半導(dǎo)體芯片，所述半導(dǎo)體芯片的第一極為MOSFET芯片的柵極；所述半導(dǎo)體芯片的第二極為MOSFET芯片的源極；所述半導(dǎo)體芯片的第三極為MOSFET芯片的漏極； 對于IGBT半導(dǎo)體芯片，所述半導(dǎo)體芯片的第一極為IGBT芯片的柵極；所述半導(dǎo)體芯片的第二極為IGBT芯片的發(fā)射極；所述半導(dǎo)體芯片的第三極為IGBT芯片的集電極。
2.根據(jù)權(quán)利要求1所述具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，其特征在于:所述未被封裝樹脂包裹的引腳區(qū)內(nèi)的第一引腳與第二引腳的間距和第二引腳與第三引腳的間距在同一截面上相等。
3.根據(jù)權(quán)利要求1所述具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，其特征在于:所述第二鍵合區(qū)的面積是第一鍵合區(qū)面積的1.1倍以上，所述第二鍵合區(qū)的形狀與第一鍵合區(qū)的形狀包括由線段或曲線首尾順次連接所組成的任意封閉圖形。
4.根據(jù)權(quán)利要求1所述具有改進型封裝結(jié)構(gòu)的半導(dǎo)體器件，其特征在于:所述第一引腳與第三引腳的位置可以對調(diào)互換。
【文檔編號】H01L23/495GK203733785SQ201420094830
【公開日】2014年7月23日 申請日期:2014年3月3日 優(yōu)先權(quán)日:2014年3月3日
【發(fā)明者】朱袁正, 葉鵬, 朱久桃 申請人:無錫新潔能股份有限公司