芯片結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本實(shí)用新型提供了一種芯片結(jié)構(gòu)，包括：半導(dǎo)體襯底單元、集成電路結(jié)構(gòu)和邊角保護(hù)結(jié)構(gòu)；所述集成電路結(jié)構(gòu)位于所述半導(dǎo)體襯底單元上，所述邊角保護(hù)結(jié)構(gòu)位于所述集成電路結(jié)構(gòu)的邊角上。在本實(shí)用新型提供的芯片結(jié)構(gòu)中，通過(guò)在所述集成電路結(jié)構(gòu)的邊角位置設(shè)置邊角保護(hù)結(jié)構(gòu)以提高邊角的機(jī)械強(qiáng)度，避免所述集成電路結(jié)構(gòu)的邊角在芯片切割過(guò)程出現(xiàn)邊角裂紋，保護(hù)所述芯片結(jié)構(gòu)內(nèi)部的集成電路結(jié)構(gòu)不受損傷，進(jìn)而提高芯片的成品率和可靠性。
【專(zhuān)利說(shuō)明】芯片結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及集成電路【技術(shù)領(lǐng)域】，特別涉及一種芯片結(jié)構(gòu)。

【背景技術(shù)】
[0002] 芯片的制造過(guò)程通常包括以下步驟：首先，提供一半導(dǎo)體襯底；接著，在所述半導(dǎo) 體襯底上形成各種集成電路；然后，進(jìn)行切割以形成獨(dú)立的芯片；最后，進(jìn)行芯片的封裝和 測(cè)試，完成芯片的制造。
[0003] 具體如圖1所示，現(xiàn)有的芯片10包括：半導(dǎo)體襯底單元11和集成電路結(jié)構(gòu)12 ;其 中，所述集成電路結(jié)構(gòu)12形成于所述半導(dǎo)體襯底單元11上，所述集成電路結(jié)構(gòu)12內(nèi)排布 有各種晶體管、電阻等各種功能器件（圖中未示出）。
[0004] 隨著半導(dǎo)體制造工藝及集成電路產(chǎn)業(yè)的發(fā)展，芯片的特征尺寸不斷減小，單個(gè)半 導(dǎo)體襯底所包含的芯片越來(lái)越多。為了在單個(gè)半導(dǎo)體襯底上制作更多的芯片，芯片切割的 寬度也要相應(yīng)變窄。芯片切割的寬度越窄，其臨近的芯片所承受的機(jī)械應(yīng)力就越大。與此 同時(shí)，芯片的厚度也不斷減薄，使得芯片的機(jī)械強(qiáng)度隨著厚度的減薄而降低。這就導(dǎo)致在芯 片的切割過(guò)程中，芯片非常容易出現(xiàn)裂紋。切割引起的裂紋通常產(chǎn)生于芯片的邊緣，并向中 間延伸，影響芯片的成品率和可靠性。
[0005] 在實(shí)際制造過(guò)程中發(fā)現(xiàn)，雖然在芯片切割之后通過(guò)了各項(xiàng)測(cè)試，但是在最終的產(chǎn) 品檢查時(shí)仍然發(fā)現(xiàn)所述芯片10無(wú)法工作，所述芯片10失效的原因在于所述芯片10的邊角 存在破損現(xiàn)象。經(jīng)研究發(fā)現(xiàn)，由于所述芯片10的邊角是承受機(jī)械應(yīng)力的薄弱位置，在芯片 切割過(guò)程中邊角非常容易出現(xiàn)微小的裂紋，雖然芯片切割之后裂紋還未影響到所述芯片10 的功能器件，但是后續(xù)的封裝過(guò)程會(huì)使得裂紋進(jìn)一步加劇并延伸至功能器件中，使其無(wú)法 正常工作，進(jìn)而造成所述芯片10失效。因此，無(wú)法通過(guò)最終的產(chǎn)品檢查。而且，即使部分有 邊角裂紋的芯片10通過(guò)了最終的產(chǎn)品檢查，在運(yùn)輸和使用過(guò)程中仍會(huì)受到機(jī)械應(yīng)力，導(dǎo)致 邊角破損并造成產(chǎn)品失效。
[0006] 基此，如何解決現(xiàn)有的芯片容易出現(xiàn)邊角裂紋，致使芯片的成品率和可靠性低的 問(wèn)題成為本領(lǐng)域技術(shù)人員亟待解決的一個(gè)技術(shù)問(wèn)題。 實(shí)用新型內(nèi)容
[0007] 本實(shí)用新型的目的在于提供一種芯片結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中芯片容易出現(xiàn)邊角 破損，致使芯片的成品率和可靠性低的問(wèn)題。
[0008] 為解決上述問(wèn)題，本實(shí)用新型提供一種芯片結(jié)構(gòu)，所述芯片結(jié)構(gòu)包括：半導(dǎo)體襯底 單元、集成電路結(jié)構(gòu)和邊角保護(hù)結(jié)構(gòu)；
[0009] 所述集成電路結(jié)構(gòu)位于所述半導(dǎo)體襯底單元上，所述邊角保護(hù)結(jié)構(gòu)位于所述集成 電路結(jié)構(gòu)的邊角上。
[0010] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)結(jié)構(gòu)包括多個(gè)邊角保護(hù)單元，所述邊 角保護(hù)單元的數(shù)量與所述集成電路結(jié)構(gòu)的邊角數(shù)量相同。 toon] 可選的，在所述的芯片結(jié)構(gòu)中，所述集成電路結(jié)構(gòu)包括四個(gè)邊角，所述邊角保護(hù)結(jié) 構(gòu)包括四個(gè)邊角保護(hù)單元。
[0012] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)單元的橫截面具有一凹部，所述凹部 由邊角保護(hù)單元的的內(nèi)側(cè)形狀限定而成，所述凹部的形狀與所述集成電路結(jié)構(gòu)的邊角的形 狀相同。
[0013] 可選的，在所述的芯片結(jié)構(gòu)中，所述集成電路結(jié)構(gòu)的邊角的形狀為圓弧形。
[0014] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)單元的外側(cè)的形狀為圓弧形。
[0015] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)結(jié)構(gòu)的高度大于所述集成電路結(jié)構(gòu) 的高度。
[0016] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)結(jié)構(gòu)的高度等于所述集成電路結(jié)構(gòu) 的高度。
[0017] 可選的，在所述的芯片結(jié)構(gòu)中，所述邊角保護(hù)結(jié)構(gòu)采用的材料為銅。
[0018] 綜上所述，在本實(shí)用新型提供的芯片結(jié)構(gòu)中，通過(guò)在所述集成電路結(jié)構(gòu)的邊角位 置設(shè)置邊角保護(hù)結(jié)構(gòu)以提高邊角的機(jī)械強(qiáng)度，避免所述集成電路結(jié)構(gòu)的邊角在芯片切割過(guò) 程出現(xiàn)邊角裂紋，保護(hù)所述芯片結(jié)構(gòu)內(nèi)部的集成電路結(jié)構(gòu)不受損傷，進(jìn)而提高芯片的成品 率和可靠性。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019] 圖1是現(xiàn)有技術(shù)的芯片結(jié)構(gòu)的立體圖；
[0020] 圖2是本實(shí)用新型實(shí)施例的芯片結(jié)構(gòu)的立體圖；
[0021] 圖3是本實(shí)用新型實(shí)施例的芯片結(jié)構(gòu)的俯視圖。

【具體實(shí)施方式】
[0022] 以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型提出的芯片結(jié)構(gòu)作進(jìn)一步詳細(xì)說(shuō)明。根 據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非 常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本實(shí)用新型實(shí)施例的 目的。
[0023] 請(qǐng)參考圖2,其為本實(shí)用新型實(shí)施例的芯片結(jié)構(gòu)的立體圖。如圖2所示，所述芯片 結(jié)構(gòu)20包括：半導(dǎo)體襯底單元21、集成電路結(jié)構(gòu)22和邊角保護(hù)結(jié)構(gòu)23 ;其中，所述集成電 路結(jié)構(gòu)22位于所述半導(dǎo)體襯底單元21上，所述邊角保護(hù)結(jié)構(gòu)23位于所述集成電路結(jié)構(gòu)22 的邊角上。
[0024] 所述半導(dǎo)體襯底單元21可以包括娃（silicon)、鍺（germanium)等半導(dǎo)體襯底 材料；半導(dǎo)體襯底21內(nèi)還可以形成有摻雜區(qū)，例如N講（n-well)、P講（p-well)、源極 (source)、漏極（drain)、漂移區(qū)等；當(dāng)然，半導(dǎo)體襯底21內(nèi)還可以包括外延層、絕緣體上娃 (SOI)等結(jié)構(gòu)。所述集成電路結(jié)構(gòu)22形成于所述半導(dǎo)體襯底單元21上，所述集成電路結(jié) 構(gòu)22作為所述芯片結(jié)構(gòu)20的主體，其內(nèi)部排布有晶體管、電阻等各種功能器件（圖中未示 出）。
[0025] 所述集成電路結(jié)構(gòu)22通常具有多個(gè)邊角，所述集成電路結(jié)構(gòu)22的邊角是承受機(jī) 械應(yīng)力的薄弱位置。為此，在所述集成電路結(jié)構(gòu)22的邊角位置設(shè)置有邊角保護(hù)結(jié)構(gòu)23,所 述邊角保護(hù)結(jié)構(gòu)23位于所述集成電路結(jié)構(gòu)22的邊角上用以保護(hù)所述邊角，防止所述集成 電路結(jié)構(gòu)22的邊角在芯片切割過(guò)程中因受機(jī)械應(yīng)力而出現(xiàn)裂紋。
[0026] 在本實(shí)用新型優(yōu)選實(shí)施例中，所述邊角保護(hù)結(jié)構(gòu)23采用金屬材料制成，例如銅， 可取得的較佳的保護(hù)效果。
[0027] 為了盡可能保護(hù)所述集成電路結(jié)構(gòu)22不受損傷，所述邊角保護(hù)結(jié)構(gòu)23的高度dl 大于等于所述集成電路結(jié)構(gòu)22的高度d2?？蛇x的，所述邊角保護(hù)結(jié)構(gòu)23的高度dl等于所 述集成電路結(jié)構(gòu)22的高度d2。
[0028] 根據(jù)實(shí)際需要，所述邊角保護(hù)結(jié)構(gòu)23可以設(shè)置于所述集成電路結(jié)構(gòu)22的一個(gè)邊 角或多個(gè)邊角。本實(shí)施例中，所述邊角保護(hù)結(jié)構(gòu)23包括多個(gè)邊角保護(hù)單元，所述邊角保護(hù) 單元的數(shù)量與所述集成電路結(jié)構(gòu)22的邊角數(shù)量相同，S卩，所述集成電路結(jié)構(gòu)22的每個(gè)邊角 均被一個(gè)邊角保護(hù)單元所包圍。具體的，所述集成電路結(jié)構(gòu)22的截面形狀為矩形，具有4 個(gè)邊角。相應(yīng)的，所述邊角保護(hù)單元的數(shù)量是4個(gè)?？梢岳斫獾氖?，在本實(shí)用新型其他實(shí)施 例中，所述集成電路結(jié)構(gòu)22的截面形狀也可以是多邊形或其他形狀，所述邊角保護(hù)單元的 數(shù)量與多邊形或其他形狀的邊角數(shù)量相同。
[0029] 請(qǐng)參考圖3,其為本實(shí)用新型實(shí)施例的芯片結(jié)構(gòu)的俯視圖。如圖3所示，所述邊角 保護(hù)單元包括外側(cè)231和內(nèi)側(cè)232,所述邊角保護(hù)單元的內(nèi)側(cè)232靠近所述集成電路結(jié)構(gòu) 22,所述外側(cè)231遠(yuǎn)離所述集成電路結(jié)構(gòu)22,其中，所述內(nèi)側(cè)232的形狀限定成一凹部，所述 凹部的形狀與所述集成電路結(jié)構(gòu)22的邊角的形狀相同，若所述集成電路結(jié)構(gòu)22的邊角為 圓弧形倒角，則所述凹部的形狀為圓弧形，若所述集成電路結(jié)構(gòu)22的邊角為直角，則所述 凹部形狀為直角三角形。
[0030] 為了降低邊角裂紋產(chǎn)生的風(fēng)險(xiǎn)，所述集成電路結(jié)構(gòu)22的邊角為圓弧形倒角。相應(yīng) 的，所述邊角保護(hù)單元的內(nèi)側(cè)232的形狀也為圓弧形。本實(shí)施例中，所述外側(cè)231的形狀也 為圓弧形。
[0031] 需要說(shuō)明的是，上述集成電路結(jié)構(gòu)22的邊角和邊角保護(hù)單元的外側(cè)231的形狀僅 為舉例，而非限定，本領(lǐng)域技術(shù)人員可結(jié)合實(shí)際需求對(duì)所述集成電路結(jié)構(gòu)22的邊角和邊角 保護(hù)單元的外側(cè)231的形狀進(jìn)行設(shè)置。
[0032] 本實(shí)用新型實(shí)施例提供的芯片結(jié)構(gòu)20中，所述集成電路結(jié)構(gòu)22的每個(gè)邊角均被 所述邊角保護(hù)單元所包圍，所述邊角保護(hù)單元能夠提高所述集成電路結(jié)構(gòu)22的邊角的機(jī) 械強(qiáng)度。
[0033] 綜上可見(jiàn)，在本實(shí)用新型實(shí)施例提供的芯片結(jié)構(gòu)中，在所述集成電路結(jié)構(gòu)的每個(gè) 邊角均設(shè)置有邊角保護(hù)單元以提高其機(jī)械強(qiáng)度，防止所述集成電路結(jié)構(gòu)的邊角在芯片切割 過(guò)程中出現(xiàn)裂紋，從而徹底避免后續(xù)的制造和使用過(guò)程造成所述裂紋進(jìn)一步加劇進(jìn)而損傷 芯片結(jié)構(gòu)內(nèi)部的集成電路結(jié)構(gòu)，由此提高所述芯片的成品率和可靠性。
[〇〇34] 本實(shí)用新型雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本實(shí)用新型，任 何本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和范圍內(nèi)，都可以利用上述揭示的方法和技 術(shù)內(nèi)容對(duì)本實(shí)用新型技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本實(shí)用新型技術(shù) 方案的內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及 修飾，均屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1. 一種芯片結(jié)構(gòu)，其特征在于，包括：半導(dǎo)體襯底單元、集成電路結(jié)構(gòu)和邊角保護(hù)結(jié) 構(gòu)；所述集成電路結(jié)構(gòu)位于所述半導(dǎo)體襯底單元上，所述邊角保護(hù)結(jié)構(gòu)位于所述集成電路 結(jié)構(gòu)的邊角上。
2. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)結(jié)構(gòu)包括多個(gè)邊角保護(hù) 單元，所述邊角保護(hù)單元的數(shù)量與所述集成電路結(jié)構(gòu)的邊角數(shù)量相同。
3. 如權(quán)利要求2所述的芯片結(jié)構(gòu)，其特征在于，所述集成電路結(jié)構(gòu)包括四個(gè)邊角，所述 邊角保護(hù)結(jié)構(gòu)包括四個(gè)邊角保護(hù)單元。
4. 如權(quán)利要求2所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)單元的橫截面具有一凹 部，所述凹部由邊角保護(hù)單元的的內(nèi)側(cè)形狀限定而成，所述凹部的形狀與所述集成電路結(jié) 構(gòu)的邊角的形狀相同。
5. 如權(quán)利要求4所述的芯片結(jié)構(gòu)，其特征在于，所述集成電路結(jié)構(gòu)的邊角的形狀為圓 弧形。
6. 如權(quán)利要求4所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)單元的外側(cè)的形狀為圓 弧形。
7. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)結(jié)構(gòu)的高度大于所述集 成電路結(jié)構(gòu)的高度。
8. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)結(jié)構(gòu)的高度等于所述集 成電路結(jié)構(gòu)的高度。
9. 如權(quán)利要求1所述的芯片結(jié)構(gòu)，其特征在于，所述邊角保護(hù)結(jié)構(gòu)采用的材料為銅。
【文檔編號(hào)】H01L23/00GK203895431SQ201420275924
【公開(kāi)日】2014年10月22日 申請(qǐng)日期:2014年5月27日 優(yōu)先權(quán)日:2014年5月27日
【發(fā)明者】張賀豐 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司