一種靜電屏蔽效應(yīng)晶體管的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種靜電屏蔽效應(yīng)晶體管，包括有集電極、槽型柵極、基區(qū)、氧化層、多晶硅層以及發(fā)射極；其中，所述集電極包括有引出端、N+襯底、N+導(dǎo)電材料層、N-導(dǎo)電材料層；所述N-導(dǎo)電材料層上設(shè)置有槽型柵極，在溝槽底部注入一定濃度的B離子以作為P+區(qū)，柵極之間設(shè)有注有B離子的基區(qū)；柵極和基區(qū)上面設(shè)有氧化層，基區(qū)和氧化層上開(kāi)設(shè)有發(fā)射極，氧化層上淀積有多晶硅層，多晶硅層經(jīng)過(guò)高溫?cái)U(kuò)散后在發(fā)射極下面形成發(fā)射區(qū)。本實(shí)用新型靜電屏蔽效應(yīng)晶體管具有超淺結(jié)的發(fā)射極和基區(qū)，小尺寸的發(fā)射極和基區(qū)，器件的發(fā)射極電流集邊效應(yīng)、基區(qū)擠流效應(yīng)將大大改善。且由于器件結(jié)構(gòu)和基區(qū)超淺結(jié)深，提升了空穴的抽取速度以及器件的高頻特性。
【專利說(shuō)明】一種靜電屏蔽效應(yīng)晶體管

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于半導(dǎo)體元器件【技術(shù)領(lǐng)域】，涉及一種靜電屏蔽效應(yīng)晶體管。

【背景技術(shù)】
[0002] 功率器件是現(xiàn)代電力電子行業(yè)的核心器件，半導(dǎo)體新能源技術(shù)以及國(guó)家節(jié)能降耗 政策均離不開(kāi)功率器件的支持，如M0SFET以及基于M0SFET發(fā)展起來(lái)的IGBT等。晶體管作 為一種新型的功率器件目前越來(lái)越盛行，然而，晶體管難以很好的解決高頻與高壓，大電流 的問(wèn)題；且其難以同時(shí)具有M0S和BJT的部分優(yōu)點(diǎn)，動(dòng)態(tài)損耗大，開(kāi)關(guān)速度慢，二次擊穿耐壓 性差，熱穩(wěn)定性不好，抗沖擊能力和抗1?頻福射能力有待提1?。
[0003] 故，實(shí)有必要進(jìn)行研究，提供一種以解決高頻與高壓，大電流的問(wèn)題，同時(shí)具有M0S 和BJT的部分優(yōu)點(diǎn)，動(dòng)態(tài)損耗小，開(kāi)關(guān)速度快，二次擊穿耐壓高，功率容量和安全工作區(qū)大； 熱穩(wěn)定性好，抗沖擊能力和抗高頻輻射能力強(qiáng)的新型靜電屏蔽效應(yīng)晶體管。


【發(fā)明內(nèi)容】

[0004] 為解決上述問(wèn)題，本實(shí)用新型的目的在于提供一種靜電屏蔽效應(yīng)晶體管。
[0005] 為實(shí)現(xiàn)上述目的，本實(shí)用新型的技術(shù)方案為：
[0006] -種靜電屏蔽效應(yīng)晶體管，包括有集電極、槽型柵極、基區(qū)、氧化層、多晶硅層以及 發(fā)射極；其中，所述集電極包括有引出端、N+襯底、N+導(dǎo)電材料層、N-導(dǎo)電材料層；所述集電 極的引出端、N+襯底、N+導(dǎo)電材料層以及N-導(dǎo)電材料層依次相連，所述N-導(dǎo)電材料層上設(shè) 置有槽型柵極，在溝槽底部注入一定濃度的B離子以作為P+區(qū)，柵極之間設(shè)有注有B離子 的基區(qū)，柵極和基區(qū)通過(guò)擴(kuò)散后連成一體；柵極和基區(qū)上面設(shè)有氧化層，基區(qū)和氧化層上開(kāi) 設(shè)有發(fā)射極，同時(shí)氧化層上淀積有多晶硅層，多晶硅層通過(guò)離子注入As/P形成導(dǎo)電層；發(fā) 射極上面的多晶硅層經(jīng)過(guò)高溫?cái)U(kuò)散后在發(fā)射極下面形成發(fā)射區(qū)。
[0007] 進(jìn)一步地，所述N-導(dǎo)電材料層上設(shè)有兩個(gè)注有濃B的P+區(qū)域，所述P+區(qū)域上面 設(shè)有P型EPI SI填充區(qū)域。
[0008] 進(jìn)一步地，所述基區(qū)上面的部分氧化層被刻蝕掉，開(kāi)出發(fā)射極窗口，在發(fā)射極窗口 上沉積多晶娃，并在多晶娃上注入P/As，經(jīng)過(guò)擴(kuò)散后，形成N+多晶娃，所述N+多晶娃下面形 成發(fā)射極擴(kuò)散區(qū)域。
[0009] 進(jìn)一步地，所述多晶硅與氧化層上面設(shè)有介質(zhì)層，所述介質(zhì)層上設(shè)有金屬層。
[0010] 進(jìn)一步地，所述金屬層上面設(shè)有鈍化層PIQ。
[0011] 本實(shí)用新型靜電屏蔽效應(yīng)晶體管具有超淺結(jié)的發(fā)射極和基區(qū)，小尺寸的發(fā)射極和 基區(qū)，器件的發(fā)射極電流集邊效應(yīng)，基區(qū)擠流效應(yīng)將大大改善。同時(shí)由于器件結(jié)構(gòu)和基區(qū)超 淺結(jié)深，大大提升了空穴的抽取速度，提升了器件的高頻特性。另外，本實(shí)用新型晶體管的 動(dòng)態(tài)損耗小，開(kāi)關(guān)速度快，二次擊穿耐壓高，功率容量和安全工作區(qū)大；具有負(fù)的溫度系數(shù)， 熱穩(wěn)定性好，抗沖擊能力和抗高頻輻射能力強(qiáng)；同時(shí)具有較低的飽和壓降，電流密度大等特 性，在高頻率，大電流的應(yīng)用領(lǐng)域有廣括的前景。

【專利附圖】

【附圖說(shuō)明】
[0012] 圖1是本實(shí)用新型的整體結(jié)構(gòu)圖示。
[0013] 圖2是本實(shí)用新型的N+導(dǎo)電材料層形成示意圖。
[0014] 圖3是本實(shí)用新型的N-導(dǎo)電材料層形成示意圖。
[0015] 圖4是本實(shí)用新型的溝槽結(jié)構(gòu)的形成過(guò)程圖。
[0016] 圖5是本實(shí)用新型通過(guò)溝槽結(jié)構(gòu)對(duì)槽型的底部進(jìn)行B離子注入示意圖。
[0017] 圖6是本實(shí)用新型通過(guò)EPI工藝對(duì)Trench填充一定濃度的P型SI
[0018] 圖7是本實(shí)用新型通過(guò)光刻、刻蝕、B離子注入形成基區(qū)的示意圖。
[0019] 圖8是本實(shí)用新型的多晶硅發(fā)射極的形成示意圖。
[0020] 圖9是本實(shí)用新型為L(zhǎng)PCVD淀積PETE0S，進(jìn)行C0N光刻刻蝕示意圖。
[0021] 圖10是本實(shí)用新型為金屬ALSICU淀積、光刻、刻蝕示意圖。
[0022] 圖11是本實(shí)用新型的背面工藝完成后的示意圖。
[0023] 圖12是本實(shí)用新型中所描述的寄生的JFET結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0024] 為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施 例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋 本實(shí)用新型，并不用于限定本實(shí)用新型。
[0025] 在本實(shí)用新型的描述中，需要理解的是，術(shù)語(yǔ)"上"、"下"、"前"、"后"、"內(nèi)"、"外"等 指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本實(shí)用新型 和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu) 造和操作，因此不能理解為對(duì)本實(shí)用新型的限制。
[0026] 在本實(shí)用新型的描述中，需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)"安 裝"、"相連"、"連接"應(yīng)做廣義理解，例如，可以是固定連接，一體地連接，也可以是可拆卸連 接；可以是兩個(gè)元件內(nèi)部的連通；可以是直接相連，也可以通過(guò)中間媒介間接相連，對(duì)于本 領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本實(shí)用新型中的具體含義。
[0027] 請(qǐng)參照?qǐng)D1所示，本實(shí)用新型靜電屏蔽效應(yīng)晶體管包括有集電極、槽型柵極、基區(qū) 8、氧化層11、多晶硅層12以及發(fā)射極。
[0028] 其中，所述集電極包括有引出端1、N+襯底2、N+導(dǎo)電材料層3、N-導(dǎo)電材料層4 ; 所述集電極的引出端1、N+襯底2、N+導(dǎo)電材料層3以及N-導(dǎo)電材料層4依次相連。
[0029] 所述N-導(dǎo)電材料層4上設(shè)置有槽型柵極6,在溝槽底部注入一定濃度的B離子以 作為P+區(qū)5 (槽底部注B區(qū)），柵極之間設(shè)有注有B離子的基區(qū)8,柵極和基區(qū)通過(guò)擴(kuò)散后 連成一體；柵極和基區(qū)上面設(shè)有氧化層11，基區(qū)8和氧化層11上開(kāi)設(shè)有發(fā)射極，同時(shí)氧化 層11上淀積有多晶硅層12,多晶硅層12通過(guò)離子注入As/P形成導(dǎo)電層；發(fā)射極上面的多 晶硅層經(jīng)過(guò)高溫?cái)U(kuò)散后在發(fā)射極下面形成發(fā)射區(qū)9。
[0030] 所述N-導(dǎo)電材料層上設(shè)有兩個(gè)注有濃B的P+區(qū)域，所述P+區(qū)域上面設(shè)有P型EPI SI填充區(qū)域，即p-外延填充區(qū)域7。所述基區(qū)上面的部分氧化層被刻蝕掉，開(kāi)出發(fā)射極窗 口，在發(fā)射極窗口上沉積多晶硅，并在多晶硅上注入P/As，經(jīng)過(guò)擴(kuò)散后，形成N+多晶硅，最 后在多晶硅下面形成發(fā)射極擴(kuò)散區(qū)域10。
[0031] 所述多晶硅與氧化層上面設(shè)有介質(zhì)層，本實(shí)用新型實(shí)施例中，所述介質(zhì)層為 PETE0S，通過(guò)光刻、刻蝕在介質(zhì)層、P-區(qū)域7、多晶硅上面開(kāi)出窗口；所述介質(zhì)層上設(shè)有金屬 層13。
[0032] 在另一實(shí)施例中，所述金屬層上面設(shè)有鈍化層PIQ，以提高器件的可靠性。
[0033] 所述溝槽引入有JFET結(jié)構(gòu)，使得器件的發(fā)射極，基區(qū)尺寸和結(jié)深做得很淺，并且 JFET結(jié)構(gòu)的靜電保護(hù)作用可以大大降級(jí)漂移區(qū)的厚度，從而使整個(gè)器件具有高頻，高壓，電 流密度大燈特性。
[0034] 參照?qǐng)D2-圖12所示，本實(shí)用新型靜電屏蔽效應(yīng)晶體管的設(shè)計(jì)方法如下：
[0035] 如圖2所示，提供N型襯底，在該N型襯底上進(jìn)行一次N型外延得到N+導(dǎo)電材料 層，其中，N+導(dǎo)電材料層的濃度根據(jù)器件規(guī)格需求而定。
[0036] 如圖3所示，在所述N+導(dǎo)電材料層上進(jìn)行一次N型外延得到N-導(dǎo)電材料層，其 中，所述N-導(dǎo)電材料層的濃度根據(jù)器件規(guī)格需求而定；兩層外延的作用是抑制外延的自參 雜效應(yīng)。
[0037] 如圖4所示，在所述N-導(dǎo)電材料層上面通過(guò)光刻、刻蝕、注入工藝形成終端結(jié)構(gòu)。 其中，溝槽（Trench)結(jié)構(gòu)的形成過(guò)程如下：
[0038] 通過(guò)Dep Hard Mask、光刻、刻蝕（ICP)形成Trench結(jié)構(gòu)，所述Trench結(jié)構(gòu)的寬 度和深度可以根據(jù)需求進(jìn)行調(diào)整，本實(shí)施例中Trench寬度為5um，深度為5. 5um。
[0039] 其中，Trench結(jié)構(gòu)以及相鄰Trench的間距滿足以下條件：
[0040] 耗盡區(qū)寬度：
[0041] ffl="l/2
[0042] W2="l/2
[0043] Vr為P+N結(jié)兩端的反偏電壓，為內(nèi)建電場(chǎng)，Na Nd分別為P區(qū)N區(qū)的載流子濃度。
[0044] BV=*Ec~2
[0045] Ec為SI的臨界飽和電場(chǎng)，一般取3. 5*10~5V/CM3。
[0046] 參照?qǐng)D12所示，本實(shí)用新型實(shí)施例中的Trench結(jié)構(gòu)利用橫向電場(chǎng)形成有JFET結(jié) 構(gòu)，對(duì)器件起到靜電保護(hù)作用，并形成隔離側(cè)墻，從而減小EMT和基區(qū)的尺寸，降低單元包 密度。
[0047] 如圖5所示，通過(guò)Trench結(jié)構(gòu)對(duì)槽型的底部進(jìn)行B離子注入，濃度選擇為E18,在 條件允許的情況下工藝上可以選擇更濃的濃度進(jìn)行注入，并經(jīng)過(guò)擴(kuò)散退火處理，濃B的離 子會(huì)在槽的底部往下，往側(cè)面擴(kuò)散，擴(kuò)散遵循類高斯分布，濃B擴(kuò)散形成后，在器件開(kāi)關(guān)時(shí) 大大縮減少子抽取，并且改善了基區(qū)的擠流作用，提升器件可靠性，提升開(kāi)關(guān)頻率。
[0048] 如圖6所示，通過(guò)刻蝕工藝剔除上層的Hard MASK，并且利用SI EPI工藝對(duì)形成的 Trench進(jìn)行填充，形成Trench區(qū)域被P型SI填充結(jié)構(gòu)；其中，EPI生長(zhǎng)的SI需要參雜B離 子，濃度大約與二次N型襯底層相當(dāng)，約為E16左右，并擴(kuò)散激活；本實(shí)用新型實(shí)施例中，EPI 填充厚度選取5um，擴(kuò)散工藝選擇適當(dāng)，以保證與基區(qū)連接到一起，EPI填充完成后，工藝條 件滿足的情況下可以采用CMP工藝進(jìn)行化學(xué)機(jī)械研磨，保證填充后的平整性，當(dāng)然也可以 不做CMP工藝。
[0049] 如圖7所示，通過(guò)光刻、刻蝕、B離子注入形成基區(qū)；B離子的注入濃度選擇為E16 左右，結(jié)深控制在3~4um左右，由于器件結(jié)構(gòu)內(nèi)容集成了 JFET結(jié)構(gòu)，對(duì)器件起到了靜電屏蔽 保護(hù)作用，所以在滿足一定CB結(jié)擊穿電壓時(shí)，基區(qū)結(jié)深可以做的很淺，同時(shí)，由于采用了物 理Trench和EPI填充側(cè)墻，所以基區(qū)的尺寸也可以做得很小，當(dāng)基區(qū)尺寸和結(jié)深都做得很 小時(shí)，器件的開(kāi)關(guān)頻率就可以大大提商。
[0050] 圖8所示為多晶硅發(fā)射極的形成示意圖，通過(guò)光刻、刻蝕打開(kāi)發(fā)射極窗口，然后淀 積多晶硅，多晶硅厚度可調(diào)整，本實(shí)用新型實(shí)施例中多晶硅厚度設(shè)計(jì)為5000A~6000A之間， 在多晶硅上面直接注入P離子，然后注入As離子，P/As離子注入濃度大約為E18~E19之 間，經(jīng)過(guò)在多晶硅下面的擴(kuò)散形成發(fā)射極EMT，EMT的結(jié)深為l~2um，由于器件結(jié)構(gòu)可以使 EMT的結(jié)深設(shè)計(jì)的很淺，由于發(fā)射極尺寸很小，可以大大改善發(fā)射極電流集邊效應(yīng)，所以單 元包面積就很小，從而可以在有限的發(fā)射極上面的多晶硅可以提升器件的抗Na+離子沾污 能力，提升器件可靠性。
[0051] 圖9所示為L(zhǎng)PCVD淀積PETE0S，進(jìn)行C0N光刻刻蝕以為金屬引線做準(zhǔn)備。
[0052] 圖10所示為金屬ALSICU淀積、光刻、刻蝕示意圖，進(jìn)行金屬ALSICU淀積、光刻、刻 蝕。
[0053] 如圖11所示，進(jìn)行背面減薄，金屬化。
[0054] 本實(shí)用新型靜電屏蔽效應(yīng)晶體管具有超淺結(jié)的發(fā)射極和基區(qū)，小尺寸的發(fā)射極和 基區(qū)，器件的發(fā)射極電流集邊效應(yīng)，基區(qū)擠流效應(yīng)將大大改善。
[0055] 同時(shí)，由于器件結(jié)構(gòu)和基區(qū)超淺結(jié)深，大大提升了空穴的抽取速度，提升了器件的 高頻特性。
[0056] 另外，本實(shí)用新型晶體管的動(dòng)態(tài)損耗小，開(kāi)關(guān)速度快，二次擊穿耐壓高，功率容量 和安全工作區(qū)大；具有負(fù)的溫度系數(shù)，熱穩(wěn)定性好，抗沖擊能力和抗高頻輻射能力強(qiáng)；同時(shí) 具有較低的飽和壓降，電流密度大等特性，在高頻率，大電流的應(yīng)用領(lǐng)域有廣括的前景。
[0057] 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本 實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型 的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種靜電屏蔽效應(yīng)晶體管，其特征在于，包括有：集電極、槽型柵極、基區(qū)、氧化層、 多晶硅層以及發(fā)射極；其中，所述集電極包括有引出端、N+襯底、N+導(dǎo)電材料層、N-導(dǎo)電 材料層；所述集電極的引出端、N+襯底、N+導(dǎo)電材料層以及N-導(dǎo)電材料層依次相連，所述 N-導(dǎo)電材料層上設(shè)置有槽型柵極，在溝槽底部注入一定濃度的B離子以作為P+區(qū)，柵極之 間設(shè)有注有B離子的基區(qū)，柵極和基區(qū)通過(guò)擴(kuò)散后連成一體；柵極和基區(qū)上面設(shè)有氧化層， 基區(qū)和氧化層上開(kāi)設(shè)有發(fā)射極，同時(shí)氧化層上淀積有多晶硅層，多晶硅層通過(guò)離子注入As/ P形成導(dǎo)電層；發(fā)射極上面的多晶硅層經(jīng)過(guò)高溫?cái)U(kuò)散后在發(fā)射極下面形成發(fā)射區(qū)。
2. 如權(quán)利要求1所述靜電屏蔽效應(yīng)晶體管，其特征在于：所述N-導(dǎo)電材料層上設(shè)有兩 個(gè)注有濃B的P+區(qū)域，所述P+區(qū)域上面設(shè)有P型EPI SI填充區(qū)域。
3. 如權(quán)利要求2所述靜電屏蔽效應(yīng)晶體管，其特征在于：所述基區(qū)上面的部分氧化層 被刻蝕掉，開(kāi)出發(fā)射極窗口，在發(fā)射極窗口上沉積多晶硅，并在多晶硅上注入P/As，經(jīng)過(guò)擴(kuò) 散后，形成N+多晶硅，所述N+多晶硅下面形成發(fā)射極擴(kuò)散區(qū)域。
4. 如權(quán)利要求3所述靜電屏蔽效應(yīng)晶體管，其特征在于：所述多晶硅與氧化層上面設(shè) 有介質(zhì)層，所述介質(zhì)層上設(shè)有金屬層。
5. 如權(quán)利要求4所述靜電屏蔽效應(yīng)晶體管，其特征在于：所述金屬層上面設(shè)有鈍化層 PIQ。
6. 如權(quán)利要求1所述靜電屏蔽效應(yīng)晶體管的設(shè)計(jì)方法，其特征在于：所述溝槽結(jié)構(gòu)以 及相鄰溝槽的間距滿足以下條件： 耗盡區(qū)寬度： ffl=~l/2 W2=~l/2 Vr為P+N結(jié)兩端的反偏電壓，為內(nèi)建電場(chǎng)，Na Nd分別為P區(qū)N區(qū)的載流子濃度； BV=*Ec~2 Ec為SI的臨界飽和電場(chǎng)。
7. 如權(quán)利要求5所述靜電屏蔽效應(yīng)晶體管的設(shè)計(jì)方法，其特征在于：所述發(fā)射極EMT 的結(jié)深為l~2um。
【文檔編號(hào)】H01L29/78GK203871341SQ201420278677
【公開(kāi)日】2014年10月8日 申請(qǐng)日期:2014年5月29日 優(yōu)先權(quán)日:2014年5月29日
【發(fā)明者】張雷 申請(qǐng)人:深圳市盛元半導(dǎo)體有限公司