一種雙面半導體器件的qfn封裝結(jié)構的制作方法
【專利摘要】本實用新型公開了一種雙面半導體器件的QFN封裝結(jié)構，包括芯片及與其對接的框架，所述芯片在其與框架的接觸面的側(cè)邊緣設有寬槽，在寬槽表面覆蓋有玻璃鈍化層；所述框架在其與芯片寬槽的內(nèi)邊對應的位置開有一定寬度的溢流槽；芯片和框架通過導電膠粘合，過量的導電膠置于溢流槽中。本實用新型在芯片上設置寬槽結(jié)構，在框架上設置溢流槽結(jié)構，導電膠在溢料時會流入溢流槽，有效的防止了導電膠溢料時的短路問題；本實用新型的導電膠選擇型號為京瓷2815A，在雙面半導體器件為功率器件時，也能滿足瞬時大電流的特殊工作狀態(tài)需要。
【專利說明】一種雙面半導體器件的QFN封裝結(jié)構

【技術領域】
[0001]本實用新型屬于半導體器件設計及制造領域，具體是一種雙面半導體器件的QFN封裝結(jié)構。

【背景技術】
[0002]隨著電子電路設計趨于高度集成，對器件的封裝體積要求也隨之提高，傳統(tǒng)的紐扣式封裝、SMA/SMB/SMC等貼片式封裝雙面半導體器件逐漸無法滿足高端電路設計PCB版的布圖需要，更扁平、更小型的封裝形式需求急迫。
[0003]四周無引腳扁平式封裝(QFN)為目前最為合適的芯片級封裝形式，但該封裝技術目前主要應用于集成電路封裝，對于固體放電管這樣的功率器件并不適用。其主要原因參照圖1，雙面半導體器件在導電膠溢料時會與芯片接觸短路，從而導致器件失效；此外，若該器件為功率器件，需要承受瞬時大電流的工作狀態(tài)，QFN只能使用導電膠進行粘片，而常規(guī)導電膠無法滿足這一性能需要。
實用新型內(nèi)容
[0004]本申請根據(jù)【背景技術】中的技術門檻，基于QFN現(xiàn)有的封裝技術與設備條件，自行設計了一種雙面半導體器件的QFN封裝結(jié)構。
[0005]技術方案是:
[0006]一種雙面半導體器件的QFN封裝結(jié)構，包括芯片及與其對接的框架，所述芯片在其與框架的接觸面的側(cè)邊緣設有寬槽，在寬槽表面覆蓋有玻璃鈍化層；所述框架在其與芯片寬槽的內(nèi)邊對應的位置開有一定寬度的溢流槽；芯片和框架通過導電膠粘合，過量的導電膠置于溢流槽中。
[0007]作為優(yōu)選的實施方式，所述寬槽的剖面為弧形，其寬度為90?110 μ m，高度為30?50 μ m ;所述溢流槽的寬度為150?200 μ m,槽深50?60 μ m，其內(nèi)圍邊長小于芯片寬槽內(nèi)圍邊長ΙΟΟμπι。
[0008]優(yōu)選的，所述導電膠型號為京瓷2815Α。
[0009]該封裝結(jié)構還包括第一引腳和第二引腳，作為一種第一引腳和第二引腳的布置方式，第一引腳和第二引腳分別通過導線與芯片連接。
[0010]作為另一種第一引腳和第二引腳的布置方式，第一引腳通過導線與芯片連接，第二引腳設置在框架上，通過導電膠與芯片連接。
[0011]本實用新型的有益效果:
[0012]本實用新型在芯片上設置寬槽結(jié)構，在框架上設置溢流槽結(jié)構，導電膠在溢料時會流入溢流槽，有效的防止了導電膠溢料時的短路問題；
[0013]本實用新型的導電膠選擇型號為京瓷2815Α，在雙面半導體器件為功率器件時，也能滿足瞬時大電流的特殊工作狀態(tài)需要。

【專利附圖】

【附圖說明】
[0014]圖1為常規(guī)雙面半導體器件的QFN封裝結(jié)構示意圖。
[0015]圖2為本實用新型芯片的寬槽結(jié)構側(cè)視圖。
[0016]圖3為本實用新型芯片的寬槽結(jié)構俯視圖。
[0017]圖4為本實用新型框架的溢流槽結(jié)構側(cè)視圖。
[0018]圖5為本實用新型框架的溢流槽結(jié)構俯視圖。
[0019]圖6為本實用新型的QFN封裝結(jié)構示意圖(第一種引腳布置方式)。
[0020]圖7為本實用新型的QFN封裝結(jié)構示意圖(第二種引腳布置方式)。
[0021]附圖標記說明:
[0022]1-芯片；2~寬槽；3~框架；4~溢流槽；5-基島;6_第一弓丨腳-J-第二引腳。

【具體實施方式】
[0023]下面結(jié)合附圖對本實用新型一種雙面半導體器件的QFN封裝結(jié)構作進一步說明，但本實用新型的保護范圍不限于此:
[0024]結(jié)合圖2-圖5，一種雙面半導體器件的QFN封裝結(jié)構，包括芯片I及與其通過基島5對接的框架3，所述芯片I在其與框架3的接觸面的側(cè)邊緣設有寬槽2，在寬槽2表面覆蓋有玻璃鈍化層；所述框架3在其與芯片I的寬槽2的內(nèi)邊對應的位置開有一定寬度的溢流槽4 ;芯片I和框架3通過導電膠粘合，過量的導電膠置于溢流槽4中。
[0025]寬槽2的剖面為弧形，其寬度為90?110 μ m，高度為30?50 μ m ;溢流槽4的寬度為150?200 μ m，槽深50?60 μ m，其內(nèi)圍邊長小于芯片I的寬槽2內(nèi)圍邊長100 μ m。
[0026]導電膠型號為京瓷2815A。
[0027]結(jié)合圖6，本實用新型的雙面半導體器件的QFN封裝結(jié)構還包括第一引腳6和第二引腳7，第一引腳6和第二引腳7分別通過導線與芯片I連接。
[0028]結(jié)合圖7，本實用新型第一引腳6和第二引腳7的第二種布置方式，第一引腳6通過導線與芯片I連接，第二引腳7設置在框架3上，通過導電膠與芯片I連接。
[0029]下面結(jié)合具體實施例對本實用新型一種雙面半導體器件的QFN封裝方法進行說明，但本實用新型的保護范圍不限于此:
[0030]實施例1:
[0031 ] 固體放電管的QFN封裝:
[0032]a、芯片的制備:
[0033]1、按常規(guī)工藝流程至磷擴散結(jié)束；
[0034]2、單面刻蝕寬槽版圖，另一面涂覆光刻膠曝光保護，不作腐蝕；
[0035]3、濕法腐蝕寬槽，其寬度為90 μ m,高度為30 μ m ;
[0036]4、在寬槽表面涂覆玻璃粉(370型)，進行常規(guī)玻璃鈍化工序；
[0037]5、芯片金屬化，形成電極；
[0038]b、框架的制備:所制備的框架在其與芯片寬槽的內(nèi)邊對應位置開有一定寬度的溢流槽；溢流槽的寬度為150 μ m,槽深50 μ m，其內(nèi)圍邊長小于芯片寬槽內(nèi)圍邊長100 μ m ;
[0039]C、選擇導電膠京瓷2815A進行粘片；
[0040]d、按常規(guī)工藝流程進行鍵壓、塑封、切筋、測試、編帶及包裝。
[0041]實施例2:
[0042]固體放電管的QFN封裝:
[0043]a、芯片的制備:
[0044]1、按常規(guī)工藝流程至磷擴散結(jié)束；
[0045]2、單面刻蝕寬槽版圖，另一面涂覆光刻膠曝光保護，不作腐蝕；
[0046]3、濕法腐蝕寬槽，其寬度為IlOym,高度為50μπι;
[0047]4、在寬槽表面涂覆玻璃粉(370型)，進行常規(guī)玻璃鈍化工序；
[0048]5、芯片金屬化，形成電極；
[0049]b、框架的制備:所制備的框架在其與芯片寬槽的內(nèi)邊對應位置開有一定寬度的溢流槽；溢流槽的寬度為200 μ m,槽深60 μ m，其內(nèi)圍邊長小于芯片寬槽內(nèi)圍邊長100 μ m ;
[0050]C、選擇導電膠京瓷2815A進行粘片；
[0051]d、按常規(guī)工藝流程進行鍵壓、塑封、切筋、測試、編帶及包裝。
[0052]實施例3:
[0053]雙向觸發(fā)二極管的QFN封裝:
[0054]a、芯片的制備:
[0055]1、按常規(guī)工藝流程至磷擴散結(jié)束；
[0056]2、單面刻蝕寬槽版圖，另一面涂覆光刻膠曝光保護，不作腐蝕；
[0057]3、濕法腐蝕寬槽，其寬度為100 μ m,高度為40 μ m ;
[0058]4、在寬槽表面涂覆玻璃粉(370型)，進行常規(guī)玻璃鈍化工序；
[0059]5、芯片金屬化，形成電極；
[0060]b、框架的制備:所制備的框架在其與芯片寬槽的內(nèi)邊對應位置開有一定寬度的溢流槽；溢流槽的寬度為175 μ m,槽深55 μ m，其內(nèi)圍邊長小于芯片寬槽內(nèi)圍邊長100 μ m ;
[0061]C、選擇導電膠京瓷2815A進行粘片；
[0062]d、按常規(guī)工藝流程進行鍵壓、塑封、切筋、測試、編帶及包裝。
[0063]為驗證本實用新型產(chǎn)品合格率極大提高，現(xiàn)采取三個對比方案(1、平面芯片+無溢流槽框架+固體放電管；2、帶寬槽隔離芯片+無溢流槽框架+固體放電管；3、平面芯片+有溢流槽框架+雙向觸發(fā)二極管)結(jié)合三個實施例的方案進行實驗驗證。每個對比方案和實施例方案均進行50個數(shù)的小批量生產(chǎn)，統(tǒng)計合格率如下表:
[0064]
試樣批次合格率技術方案
10%對比方案I
216%對比方案2
312%對比方案3
494%實施例1
589%實施例2
692%實施例3
[0065]本實用新型實施例所得合格率已與常規(guī)貼片封裝合格率相差無幾，實現(xiàn)了 QFN封裝雙面半導體器件的大批量生產(chǎn)可行性。對比市場上的“準QFN封裝雙面半導體器件”，實際其只是更薄的常規(guī)燒結(jié)式貼片封裝，產(chǎn)品厚度無法小于1mm，且需單獨開發(fā)模具和生產(chǎn)測試設備，生產(chǎn)投資巨大。本方案為標準QFN封裝，可兼容現(xiàn)有各種QFN封裝設備，投產(chǎn)無需增加投資，且產(chǎn)品厚度可降至0.7?0.8_，突破了傳統(tǒng)燒結(jié)式封裝雙面半導體器件無法超越的Imm極限。
[0066]本實用新型方案實現(xiàn)了雙面半導體器件的芯片級(CSP) QFN封裝。芯片級封裝將成為今后集成電路的發(fā)展趨勢，在大量使用芯片級封裝集成電路的線路板中，本實用新型方案的產(chǎn)品(固體放電管的QFN封裝)將可為該型電路提供大功率過壓保護，同時擺脫由于安裝大功率保護器件而需增加PCB板安裝空間的弊端。
[0067]本文中所描述的具體實施例僅僅是對實用新型精神做舉例說明。本實用新型所屬【技術領域】的技術人員可以對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本實用新型的精神或者超越所附權利要求書所定義的范圍。
【權利要求】
1.一種雙面半導體器件的QFN封裝結(jié)構，包括芯片及與其對接的框架，其特征在于所述芯片在其與框架的接觸面的側(cè)邊緣設有寬槽，在寬槽表面覆蓋有玻璃鈍化層；所述框架在其與芯片寬槽的內(nèi)邊對應的位置開有一定寬度的溢流槽；芯片和框架通過導電膠粘合，過量的導電膠置于溢流槽中。
2.根據(jù)權利要求1所述的一種雙面半導體器件的QFN封裝結(jié)構，其特征在于所述寬槽的剖面為弧形，其寬度為90?110 μ m，高度為30?50 μ m ;所述溢流槽的寬度為150?200 μ m，槽深50?60 μ m，其內(nèi)圍邊長小于芯片寬槽內(nèi)圍邊長100 μ m。
3.根據(jù)權利要求1所述的一種雙面半導體器件的QFN封裝結(jié)構，其特征在于所述導電膠型號為京瓷2815A。
4.根據(jù)權利要求1-3所述的任一種雙面半導體器件的QFN封裝結(jié)構，其特征在于它還包括第一引腳和第二引腳，第一引腳和第二引腳分別通過導線與芯片連接。
5.根據(jù)權利要求1-3所述的任一種雙面半導體器件的QFN封裝結(jié)構，其特征在于它還包括第一引腳和第二引腳，第一引腳通過導線與芯片連接，第二引腳設置在框架上，通過導電膠與芯片連接。
【文檔編號】H01L23/31GK204011395SQ201420367174
【公開日】2014年12月10日 申請日期:2014年7月3日 優(yōu)先權日:2014年7月3日
【發(fā)明者】倪俠 申請人:宜興市東晨電子科技有限公司