本發(fā)明的實(shí)施例總體上涉及對(duì)異質(zhì)外延地形成在立方體襯底上的纖鋅礦材料內(nèi)的缺陷的控制，并且更具體而言，涉及從硅臺(tái)面橫向過度生長的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)。

背景技術(shù)：

對(duì)便攜式電子應(yīng)用中的集成電路(IC)的需求激發(fā)了更高水平的半導(dǎo)體器件集成。開發(fā)中的許多先進(jìn)半導(dǎo)體器件利用非硅半導(dǎo)體材料，其具有纖鋅礦結(jié)晶度的子集。示例性的纖鋅礦材料包括AgI、ZnO、CdS、CdSe、α-SiC、BN、GaN、AlN，其中最后兩個(gè)可以集合在Ⅲ-N族材料系統(tǒng)中。Ⅲ-N族材料系統(tǒng)對(duì)諸如功率管理IC和RF功率放大器的高電壓和高頻應(yīng)用具有特別的前景。諸如高電子遷移率晶體管(HEMT)和金屬氧化物半導(dǎo)體(MOS)HEMT的Ⅲ-N族異質(zhì)結(jié)構(gòu)場效應(yīng)晶體管(HFET)采用具有一個(gè)或多個(gè)異質(zhì)結(jié)的半導(dǎo)體異質(zhì)結(jié)構(gòu)，例如在GaN半導(dǎo)體與另一個(gè)諸如AlGaN或AlInN的Ⅲ-N族半導(dǎo)體合金的界面處。GaN基HFET器件受益于相對(duì)寬的帶隙(約3.4eV)，使得能夠?qū)崿F(xiàn)比Si基的MOSFET更高的擊穿電壓以及高載流子遷移率。Ⅲ-N族材料系統(tǒng)也可以用于光子(例如，LED)、光伏和傳感器，其中的一個(gè)或多個(gè)可以用于集成到電子器件平臺(tái)中。

已經(jīng)采用多芯片集成方法來將基于硅的器件與基于纖鋅礦半導(dǎo)體材料的那些器件集成。這些多芯片方法具有縮放和性能限制?；诠璧钠骷?例如，CMOS場效應(yīng)晶體管)與利用纖鋅礦材料系統(tǒng)的器件的單片集成由于大的晶格失配(例如，GaN與Si之間的約41％)和大的熱膨脹系數(shù)失配(例如，Si與GaN之間的約116％)。這些失配可能導(dǎo)致在硅襯底上外延生長的纖鋅礦半導(dǎo)體薄膜中的大量缺陷。在沒有控制缺陷的傳播的能力的情況下，具有足夠低缺陷密度的區(qū)域可能不能用于形成高功能的半導(dǎo)體器件。用于單片集成的一種技術(shù)依賴于厚的緩沖層(例如3-10微米或更多)。然而，這種厚的緩沖部是昂貴的并且使得硅CMOS集成復(fù)雜化。用于管理在不具有厚的緩沖部的CMOS相容襯底上異質(zhì)外延形成的纖鋅礦材料體系中的缺陷傳播的結(jié)構(gòu)和技術(shù)因此是有利的。

附圖說明

在附圖中通過示例而非限制的方式例示了本文所描述的材料。為了說明的簡單和清楚，附圖中所示的元件不一定按比例繪制。例如，為了清楚起見，一些元件的尺寸可以相對(duì)于其它元件被放大。此外，在被認(rèn)為是適當(dāng)?shù)那闆r下，在附圖中重復(fù)附圖標(biāo)記以指示對(duì)應(yīng)或類似的元件。在附圖中：

圖1A是根據(jù)實(shí)施例的包括設(shè)置在一對(duì)硅臺(tái)面的頂部表面上的一對(duì)Ⅲ-N族半導(dǎo)體島的半導(dǎo)體異質(zhì)結(jié)構(gòu)的截面視圖；

圖1B是根據(jù)另外的實(shí)施例的圖1A中所示的半導(dǎo)體異質(zhì)結(jié)構(gòu)的平面視圖；

圖2A是根據(jù)另外的實(shí)施例的包括基于硅的晶體管和并入圖1A中所示的半導(dǎo)體異質(zhì)結(jié)構(gòu)的基于Ⅲ-N族的晶體管的SoC的截面視圖；

圖2B是根據(jù)另外的實(shí)施例的圖2A中所示的SoC的平面視圖；

圖3是根據(jù)實(shí)施例的圖2A中所示的SoC的截面視圖，其進(jìn)一步示出了減薄的襯底中的應(yīng)變；

圖4A是根據(jù)實(shí)施例的包括設(shè)置在底切硅臺(tái)面的頂部表面上的Ⅲ-N族半導(dǎo)體島的半導(dǎo)體異質(zhì)結(jié)構(gòu)的截面視圖；

圖4B是根據(jù)實(shí)施例的包括設(shè)置在轉(zhuǎn)移襯底上的多個(gè)Ⅲ-N族半導(dǎo)體島的半導(dǎo)體異質(zhì)結(jié)構(gòu)的截面視圖；

圖4C是根據(jù)實(shí)施例的設(shè)置在轉(zhuǎn)移襯底上的半導(dǎo)體異質(zhì)結(jié)構(gòu)器件的截面視圖；

圖5是根據(jù)實(shí)施例的設(shè)置在Ⅲ-N族半導(dǎo)體島的過度生長外圍的多個(gè)極性表面上的Ⅲ-N族半導(dǎo)體層的等距視圖；

圖6A是根據(jù)實(shí)施例的包括極化層和設(shè)置在極化層上的第二Ⅲ-N族器件層的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)的截面視圖；

圖6B是根據(jù)實(shí)施例的并入圖6A中所示的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)的基于Ⅲ-N族半導(dǎo)體的多溝道晶體管的截面視圖；

圖6C是根據(jù)實(shí)施例的包括基于硅的晶體管和基于Ⅲ-N族半導(dǎo)體的LED的SoC的截面視圖；

圖7A、7B和7C是根據(jù)實(shí)施例的經(jīng)轉(zhuǎn)移的基于Ⅲ-N族半導(dǎo)體的多溝道晶體管的截面視圖；

圖8A是示出根據(jù)實(shí)施例的形成包括來自一對(duì)硅臺(tái)面的頂部表面的一對(duì)Ⅲ-N族半導(dǎo)體島的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)的方法的流程圖；

圖8B是示出根據(jù)實(shí)施例的形成柔性和經(jīng)轉(zhuǎn)移的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)器件的方法的流程圖。

圖8C是示出根據(jù)實(shí)施例的形成基于Ⅲ-N族半導(dǎo)體的多溝道器件的方法的流程圖。

圖9A、9B和9C是根據(jù)實(shí)施例的在執(zhí)行示例性方法中所選定的操作時(shí)演進(jìn)的SoC的截面視圖；

圖10示出了根據(jù)本發(fā)明的實(shí)施例的采用在硅臺(tái)面上包括硅MOSFET和GaN HFET的SoC的移動(dòng)計(jì)算平臺(tái)和數(shù)據(jù)服務(wù)器機(jī)器；以及

圖11是根據(jù)本發(fā)明的實(shí)施例的電子計(jì)算設(shè)備的功能性框圖。

具體實(shí)施方式

參考附圖描述了一個(gè)或多個(gè)實(shí)施例。盡管詳細(xì)描繪和討論了具體構(gòu)造和布置，但應(yīng)當(dāng)理解的是，其僅用于說明性目的。相關(guān)領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在不脫離本說明書的精神和范圍的情況下，其它構(gòu)造和布置是可能的。對(duì)于相關(guān)領(lǐng)域技術(shù)人員將顯而易見的是，除了本文中詳細(xì)描述的系統(tǒng)和應(yīng)用以外，本文中所描述的技術(shù)和/或布置可以用在各種其它系統(tǒng)和應(yīng)用中。

在以下具體實(shí)施方式中參考了附圖，附圖形成了本文的部分并示出了示例性的實(shí)施例。此外，將理解的是，在不脫離所要求保護(hù)的主題的范圍的情況下可以利用其它實(shí)施例并可以作出結(jié)構(gòu)和/或邏輯改變。還應(yīng)當(dāng)指出，方向和參考(例如，上、下、頂、底等等)可僅用于促進(jìn)對(duì)附圖中的特征的描述。因此，以下具體實(shí)施方式并非以限制性的意義來理解，并且所要求保護(hù)的主題的范圍僅通過所附權(quán)利要求及它們的等同形式來限定。

在以下描述中，闡述了許多具體細(xì)節(jié)。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明。在一些實(shí)例中，用框圖形式而不是詳細(xì)示出了公知的方法和設(shè)備，以避免使本發(fā)明難以理解。在整個(gè)說明書中對(duì)“實(shí)施例”或“一個(gè)實(shí)施例”的引用表示結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)、功能、或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，在整個(gè)說明書中的不同地方出現(xiàn)的短語“在實(shí)施例中”或“在一個(gè)實(shí)施例中”并不一定指代本發(fā)明的相同實(shí)施例。此外，在一個(gè)或多個(gè)實(shí)施例中，特定特征、結(jié)構(gòu)、功能、或特性可以以任何適合的方式進(jìn)行組合。例如，第一實(shí)施例可以與第二實(shí)施例進(jìn)行組合，其中與這兩個(gè)實(shí)施例相關(guān)聯(lián)的特定特征、結(jié)構(gòu)、功能、或特性并不是相互排斥的。

如本發(fā)明的實(shí)施例和所附權(quán)利要求中所使用的，單數(shù)形式“一”、“一個(gè)”和“所述”旨在也包括復(fù)數(shù)形式，除非上下文另外明確指示。還將理解的是，如本文中所使用的術(shù)語“和/或”指代和包括相關(guān)聯(lián)的列出項(xiàng)目中的一個(gè)或多個(gè)項(xiàng)目的任何和所有可能的組合。

術(shù)語“耦合”和“連接”連同它們的派生詞可以在本文中用于描述部件之間的功能或結(jié)構(gòu)關(guān)系。應(yīng)當(dāng)理解的是，這些術(shù)語并非旨在作為彼此的同義詞。相反，在具體實(shí)施例中，“連接”可以用于指示兩個(gè)或更多個(gè)元件彼此直接物理、光、或電接觸?！榜詈稀笨梢杂糜谥甘緝蓚€(gè)或更多個(gè)元件彼此直接或間接(在它們之間具有其它中間元件)物理或電接觸，和/或兩個(gè)或更多個(gè)元件彼此協(xié)作或相互作用(例如，如在因果關(guān)系中)。

如本文中所使用的術(shù)語“在……之上”、“在……之下”、“在……之間”以及“在……上”指代一個(gè)部件或材料相對(duì)于其它部件或材料的相對(duì)位置，其中，這種物理關(guān)系是值得注意的。例如在材料的背景中，設(shè)置在另一種材料之上或之下的一種材料或材料可以與一種或多種中間材料直接接觸或可以具有一種或多種中間材料。此外，設(shè)置在兩種材料或材料之間的一種材料可以與兩層直接接觸或可以具有一個(gè)或多個(gè)中間層。相反，“在”第二材料或材料“之上”的第一材料或材料與該第二材料/材料直接接觸。將在部件組件的背景中作出類似的區(qū)分。

如貫穿本說明書以及權(quán)利要求書中所使用的，通過術(shù)語“……中的至少一個(gè)”或“……中的一個(gè)或多個(gè)”進(jìn)行連接的一列項(xiàng)可以表示所列出的項(xiàng)的任何組合。例如，短語“A、B或C中的至少一個(gè)”可以表示A；B；C；A和B；A和C；B和C；或A、B和C。

本文描述了設(shè)置在硅臺(tái)面(例如，柱)頂上的Ⅲ-N族(例如，GaN)異質(zhì)結(jié)構(gòu)，其包括用于Ⅲ-N族晶體管的具有足夠低缺陷密度的外圍Ⅲ-N族區(qū)域。根據(jù)本文的實(shí)施例的異質(zhì)結(jié)構(gòu)提供良好的晶體質(zhì)量的區(qū)域，而不需要厚緩沖部(例如，1μm或更大)。這些相同的外延臺(tái)面結(jié)構(gòu)也可以用于將具有高質(zhì)量區(qū)域的異質(zhì)外延Ⅲ-N族島從硅生長襯底轉(zhuǎn)移到其它襯底。在另外的實(shí)施例中，島狀Ⅲ-N族異質(zhì)結(jié)構(gòu)以比硅半導(dǎo)體系統(tǒng)更脆的常規(guī)基于緩沖的系統(tǒng)產(chǎn)生更大的機(jī)械柔量(compliance)。如此，本文所描述的Ⅲ-N族異質(zhì)結(jié)構(gòu)和器件可以用于柔性電子器件中，例如在可穿戴式SoC產(chǎn)品中是有利的。在另外的實(shí)施例中，臺(tái)面上的臺(tái)面結(jié)構(gòu)和Ⅲ-N族異質(zhì)結(jié)構(gòu)可以被制造為在第二襯底區(qū)中隨后制造基于硅的MOSFET之前制備第一襯底區(qū)?；诠璧腗OSFET和基于Ⅲ-N族的HFET處理隨后可以在大體上成平面的襯底上同時(shí)進(jìn)行。

圖1A是根據(jù)實(shí)施例的包括設(shè)置在第一硅臺(tái)面和第二硅臺(tái)面106的頂部表面上的一對(duì)Ⅲ-N族半導(dǎo)體外延島115的半導(dǎo)體異質(zhì)結(jié)構(gòu)100的截面視圖。如圖所示，每個(gè)臺(tái)面106設(shè)置在相對(duì)于第二襯底區(qū)102的頂部表面凹進(jìn)z高度H1的第一襯底區(qū)103中。每個(gè)臺(tái)面106是襯底105的一部分或延伸部分，其具有與襯底105相同的結(jié)晶度。襯底105可以是各種材料，其包括但不限于硅、鍺和SiGe。在示例性實(shí)施例中，襯底105是硅，這有利于襯底區(qū)103中的Ⅲ-N族器件與設(shè)置在襯底區(qū)102上的常規(guī)硅MOSFET的單片集成。大體上單晶的襯底105的晶體取向可以是(100)、(111)或(110)中的任一種。其它晶體取向也是可能的。在一個(gè)示例性硅襯底實(shí)施例中，襯底105是(100)硅。對(duì)于(100)硅襯底105，半導(dǎo)體表面可以被斜切或切割(例如朝向[110]成2度到10度)，以促進(jìn)具有六邊形/纖鋅礦結(jié)構(gòu)的結(jié)晶度的Ⅲ-N族半導(dǎo)體島115的成核。

每個(gè)臺(tái)面106從襯底105延伸z高度H₂，并且具有最小橫向?qū)挾?即，最小CD)L₁。在示例性實(shí)施例中，L₁在200nm與5μm之間，有利地小于1μm，且更有利地在500nm與1μm之間。對(duì)于柱狀物實(shí)施例，臺(tái)面106在第二維度(例如，圖1A中的y維度)上具有也為L₁或近似L₁的CD。對(duì)于線實(shí)施例，臺(tái)面106在第二維度上具有至少為L₁很多倍的CD，并且甚至可以比L₁大很多個(gè)數(shù)量級(jí)。臺(tái)面的取向可以取決于襯底晶體取向。在具有(100)硅襯底的一個(gè)示例性實(shí)施例中，臺(tái)面線在[110]方向上取向以促進(jìn)Ⅲ-N族HFET和硅MOSFET的單片集成。臺(tái)面高度H₂有利地小于凹槽深度H₁，允許襯底區(qū)102與103的頂部表面之間的更大的平面度。在如圖1A中所描繪的示例性實(shí)施例中，臺(tái)面高度H₂比凹陷深度H₁小至少Ⅲ-N族島z厚度H₃。雖然臺(tái)面高度H₂可以隨著實(shí)施方式變化，但是在一個(gè)示例性實(shí)施例中，其中L₁在500nm與1μm之間，H₃為至少500nm，且有利地在750nm與5μm之間。

每個(gè)Ⅲ-N族外延島115是弛豫的、大體上單晶的Ⅲ-N族半導(dǎo)體，其具有大體上正交于頂部臺(tái)面表面的六邊形/纖鋅礦結(jié)構(gòu)的c軸。雖然c軸正交性是有利的，但是應(yīng)當(dāng)注意，對(duì)襯底105的一些斜切可以引起c軸與正交偏離幾度。在示例性實(shí)施例中，Ⅲ-N族島115是GaN。由于Ⅲ-N族外延島115與硅臺(tái)面106之間的顯著不匹配，外延島115具有設(shè)置在臺(tái)面106之上的核心區(qū)122，核心區(qū)122包括多個(gè)缺陷118(例如穿透位錯(cuò))，其以最小角度在[0001]方向上滑動(dòng)。在Ⅲ-N族島115具有遠(yuǎn)遠(yuǎn)小于典型的硅到Ⅲ-N族緩沖結(jié)構(gòu)的最大厚度H₃的示例性實(shí)施例中，缺陷118遍及Ⅲ-N族島115的整個(gè)z厚度。在示例性實(shí)施例中，H₃小于1.3μm，并且在有利的GaN實(shí)施例中，H₃不超過500nm。

Ⅲ-N族外延島115還包括包圍核心區(qū)122的外圍區(qū)120。外圍區(qū)120橫向延伸超過硅臺(tái)面106的側(cè)壁懸垂長度L₂。雖然L₂可以隨著橫向外延過度生長(LEO)的持續(xù)時(shí)間而變化，但是在示例性實(shí)施例中，L₂小于相鄰臺(tái)面106之間的間隙間隔G₁的一半，從而確保相鄰Ⅲ-N族外延島115的側(cè)壁之間的非零間隙間隔G₁。在一個(gè)有利的實(shí)施例中，其中L₁不超過500nm，H3在500nm與1μm之間，L2至少為500nm。在Ⅲ-N族外延島155具有正交于臺(tái)面106的頂部表面的c軸的實(shí)施例中，外圍區(qū)120具有n平面?zhèn)缺?。外圍區(qū)120的結(jié)晶度與核心122內(nèi)的結(jié)晶度大體相同，除了缺陷密度顯著較低，由于這種缺陷被限制為平行于c軸的滑動(dòng)平面并且沿著n軸橫向生長，從而產(chǎn)生更高的晶體質(zhì)量。因此，在高/深硅臺(tái)面結(jié)構(gòu)上提供等效或更低的缺陷密度GaN膜，而不使用典型用于硅上Ⅲ-N族的覆蓋式晶片生長的復(fù)雜緩沖設(shè)計(jì)。在一個(gè)實(shí)施例中，外圍區(qū)120內(nèi)的穿透位錯(cuò)密度比核心區(qū)122內(nèi)的穿透位錯(cuò)密度低至少一個(gè)數(shù)量級(jí)。在一個(gè)這樣的實(shí)施例中，缺陷密度不超過l e9cm^-2。盡管未被描繪，但Ⅲ-N族材料也可以設(shè)置在包圍臺(tái)面106的襯底105的區(qū)域之上。該Ⅲ-N族材料質(zhì)量差，不具有從臺(tái)面106引晶(seeding)但不延伸臺(tái)面106的整個(gè)側(cè)壁的優(yōu)點(diǎn)。

一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層150設(shè)置在Ⅲ-N族外延島115之上。Ⅲ-N族外延半導(dǎo)體器件層150至少覆蓋外圍區(qū)120的(0001)表面和(000-1)表面。在圖1A中所示的示例性實(shí)施例中，Ⅲ-N族外延半導(dǎo)體器件層150進(jìn)一步設(shè)置在n平面?zhèn)缺谏稀＂?N族外延半導(dǎo)體器件層150包括與Ⅲ-N族島115的成分不同的成分的一個(gè)或多個(gè)材料層。在Ⅲ-N族島115是GaN的一個(gè)示例性實(shí)施例中，Ⅲ-N族外延半導(dǎo)體器件層150包括一個(gè)或更多個(gè)極化層，其具有在外圍區(qū)120的第一溝道區(qū)中引入2D電子氣(2DEG)135的成分。對(duì)于GaN外延島115，極化層材料的非限制性示例包括AlN、AlInN或AlGaN中的一種或多種。(多個(gè))極化層的示例性厚度在20-100nm的范圍內(nèi)。在其它實(shí)施例中，Ⅲ-N族外延半導(dǎo)體器件層150包括多層異質(zhì)外延疊置體，例如但不限于適合于LED器件的任何量子阱疊置體。

圖1B是進(jìn)一步示出根據(jù)另外的實(shí)施例的半導(dǎo)體異質(zhì)結(jié)構(gòu)100的平面視圖。如圖1B中所示，臺(tái)面106是標(biāo)稱寬度L₁的柱狀物；并且具有包括包圍核心區(qū)122的外圍區(qū)120的Ⅲ-N族外延島115。在實(shí)施例中，Ⅲ-N族半導(dǎo)體器件包括半導(dǎo)體異質(zhì)結(jié)構(gòu)100。該器件還包括耦合到外圍區(qū)120內(nèi)的一個(gè)或多個(gè)半導(dǎo)體器件層的一個(gè)或多個(gè)器件端子。占據(jù)襯底區(qū)103的Ⅲ-N族半導(dǎo)體器件還可以與襯底區(qū)102內(nèi)的基于硅的晶體管集成以形成SoC。圖2A是根據(jù)實(shí)施例的包括基于硅的晶體管202和并入半導(dǎo)體異質(zhì)結(jié)構(gòu)100(圖1A)的基于Ⅲ-N族的晶體管203的示例性SoC 200的截面視圖。圖2B是根據(jù)另外的實(shí)施例的SoC 200的平面視圖。

如圖2A中所示，基于硅的晶體管202包括柵極電極241，其形成了柵極疊置體的設(shè)置在包括溝道區(qū)的非平面半導(dǎo)體主體243之上的部分。柵極電極241用于調(diào)制設(shè)置在柵極電極241的相對(duì)側(cè)上的源極/漏極端子242之間的電導(dǎo)。在示例性實(shí)施例中，基于硅的晶體管202是非平面MOSFET，但是基于硅的晶體管202可以采用任何已知的基于硅的晶體管技術(shù)作為不限于這一方面的實(shí)施例。每個(gè)Ⅲ-N族晶體管203是至少包括設(shè)置在外圍區(qū)120之上的柵極電極245的異質(zhì)結(jié)FET(HFET)。柵極電極245用于調(diào)制2DEG 135。在臺(tái)面高度H₂被設(shè)置為適應(yīng)凹陷高度H₁內(nèi)的Ⅲ-N族島高度H₃的示例性實(shí)施例中，柵極電極245與柵極電極241大體上成平面。Ⅲ-N族晶體管203還有利地包括也設(shè)置在外圍區(qū)120之上的一對(duì)源極/漏極端子246中的至少一個(gè)。根據(jù)Ⅲ-N族島115的橫向尺寸(例如，L₂)和Ⅲ-N族晶體管端子的橫向尺寸，Ⅲ-N族晶體管的三個(gè)端子203(例如，兩個(gè)源極/漏極端子246和柵極電極245)可以全部設(shè)置在外圍區(qū)120之上。然而，在圖2A中所示的示例性實(shí)施例中，一個(gè)源極/漏極端子至少部分地設(shè)置在核心區(qū)122之上，因?yàn)槿绻性礃O/漏極區(qū)，則核心內(nèi)的高缺陷密度對(duì)晶體管性能幾乎沒有什么影響。如圖2A和2B中進(jìn)一步示出的，電共享源極/漏極的兩個(gè)Ⅲ-N族晶體管形成在具有晶體管203的每個(gè)Ⅲ-N族半導(dǎo)體島115之上，晶體管203具有載流寬度W₁。

在實(shí)施例中，設(shè)置在分隔開的硅臺(tái)面上的基于Ⅲ-N族的晶體管通過薄硅襯底物理地連接在一起。盡管在連續(xù)的Ⅲ-N族膜(例如，GaN)上的基于Ⅲ-N族的晶體管由于強(qiáng)離子鍵合而非常脆，但是使圖2A中所示的SoC 200與最近鄰的Ⅲ-N族島115之間的間隙間隔G₁一致。圖3是根據(jù)實(shí)施例的進(jìn)一步示出薄襯底305中的彈性應(yīng)變的SoC 200的截面視圖。對(duì)于薄襯底305是硅的示例性實(shí)施例，襯底305具有50μm或更小的、且有利地不超過25μm的z厚度。雖然這樣的低硅襯底厚度可能導(dǎo)致連續(xù)的Ⅲ-N族膜斷裂，但是臺(tái)面106自由地通過間隙間隔G₁適應(yīng)襯底305的撓曲，而不會(huì)在Ⅲ-N族島115上引起應(yīng)力/應(yīng)變。因此，SoC 200適用于3DIC集成(例如，疊置)和/或并入到可彎曲的IC平臺(tái)中。在各種薄襯底實(shí)施例中，相鄰的硅臺(tái)面106可以用能夠流動(dòng)的電介質(zhì)(例如，能夠流動(dòng)的的氧化物或聚合物)回填，或用自由空間(例如，設(shè)置在由后端覆蓋層封閉的空隙內(nèi))包圍。

上文描述的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)以及包含這種異質(zhì)結(jié)構(gòu)的半導(dǎo)體器件也非常適合于本領(lǐng)域中已知的很多襯底/膜轉(zhuǎn)移技術(shù)，因?yàn)楣枧_(tái)面可以容易地被選擇性地底切到上覆的Ⅲ-N族半導(dǎo)體島。圖4A是根據(jù)實(shí)施例的包括設(shè)置在底切硅臺(tái)面406的頂部表面上的多個(gè)Ⅲ-N族半導(dǎo)體島403的半導(dǎo)體異質(zhì)結(jié)構(gòu)401的截面圖。如圖所示，硅臺(tái)面406全部被底切以具有接近Ⅲ-N族島的橫向?qū)挾萀₃，橫向?qū)挾萀₃小于Ⅲ-N族島核心122的橫向?qū)挾?，在示例性?shí)施例中，Ⅲ-N族島核心122的橫向?qū)挾却篌w上等于L₁。根據(jù)襯底105的晶體取向和底切技術(shù)(例如，通過濕法化學(xué)蝕刻)，臺(tái)面406的基底也可以被底切，或保持大體上未被蝕刻(即，仍然具有L₁的橫向?qū)挾?。例如，對(duì)于(100)硅襯底405，結(jié)晶蝕刻劑可以提供具有與(111)晶面對(duì)準(zhǔn)的傾斜側(cè)壁的底切臺(tái)面406。底切臺(tái)面的另一結(jié)構(gòu)特征是存在Ⅲ-N族島底切部分407，其大體上沒有一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層150中的至少一個(gè)。

圖4B是根據(jù)實(shí)施例的包括設(shè)置在轉(zhuǎn)移襯底405上的多個(gè)Ⅲ-N族半導(dǎo)體島115的半導(dǎo)體異質(zhì)結(jié)構(gòu)402的截面視圖。轉(zhuǎn)移襯底405可以是本領(lǐng)域中已知的適合于所選擇的轉(zhuǎn)移技術(shù)的任何載體，例如但不限于玻璃、硅上氧化物(SOI)或諸如PET和聚酰亞胺的柔性襯底?？梢酝ㄟ^使用任何已知的薄膜轉(zhuǎn)移技術(shù)將Ⅲ-N族半導(dǎo)體島115從它們生長的硅臺(tái)面轉(zhuǎn)移到轉(zhuǎn)移襯底405來制造半導(dǎo)體異質(zhì)結(jié)構(gòu)402。在一個(gè)示例性實(shí)施例中，Ⅲ-N族半導(dǎo)體島115從底切硅臺(tái)面406(圖4A)轉(zhuǎn)移?？梢允褂萌魏谓雍霞夹g(shù)來將Ⅲ-N族半導(dǎo)體島115的頂部暴露表面連接到轉(zhuǎn)移襯底405(例如，電介質(zhì)接合層可以設(shè)置在Ⅲ-N族半導(dǎo)體器件層150之上)。對(duì)于圖4B中所描繪的示例性經(jīng)轉(zhuǎn)移的Ⅲ-N族半導(dǎo)體實(shí)施例，Ⅲ-N族半導(dǎo)體島115的(0001)表面接近轉(zhuǎn)移襯底405，并且島的(000-1)表面遠(yuǎn)離轉(zhuǎn)移襯底405。

雖然圖4A和4B示出了經(jīng)轉(zhuǎn)移的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)，但是也可以在半導(dǎo)體器件被制造在Ⅲ-N族半導(dǎo)體島上同時(shí)仍附著到硅臺(tái)面之后，轉(zhuǎn)移Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)。對(duì)于這樣的實(shí)施例，耦合到Ⅲ-N族半導(dǎo)體島的器件端子可以夾在轉(zhuǎn)移襯底與Ⅲ-N族半導(dǎo)體島之間。圖4C是根據(jù)一個(gè)這樣的實(shí)施例的包括設(shè)置在轉(zhuǎn)移襯底405上的基于Ⅲ-N族半導(dǎo)體的晶體管的半導(dǎo)體器件403的截面視圖。如圖所示，耦合到Ⅲ-N族半導(dǎo)體島115的柵極電極245和源極/漏極端子246被夾在轉(zhuǎn)移襯底405與Ⅲ-N族半導(dǎo)體島115的(0001)表面之間。然后，Ⅲ-N族半導(dǎo)體島115的(000-1)表面被暴露以用于進(jìn)一步處理，例如但不限于附加的Ⅲ-N族半導(dǎo)體材料層沉積，和/或形成附加的器件電端子，和/或3DIC處理。

在實(shí)施例中，Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)包括設(shè)置在硅臺(tái)面上的Ⅲ-N族外延島的相對(duì)極性表面上的2DEG。圖5是根據(jù)實(shí)施例的設(shè)置在Ⅲ-N族半導(dǎo)體島的橫向過度生長的外圍的(0001)和(000-1)極性表面上的Ⅲ-N族半導(dǎo)體器件層的等距視圖。如沿著[110]方向延伸到頁面中的示例性(100)硅臺(tái)面所示，外延Ⅲ-N族(例如GaN)半導(dǎo)體島115具有與島115的頂部正交的c軸。由于橫向過度生長，(0001)和(000-1)表面都在外圍區(qū)120內(nèi)被暴露。圖5進(jìn)一步示出了器件層疊置體的單元晶胞，其包括在引起外圍區(qū)120內(nèi)的2DEG 135的半導(dǎo)體島115的(0001)表面上生長的AlN極化層550。還示出了第二Ⅲ-N族半導(dǎo)體器件層560的單元晶胞，其隨后在在半導(dǎo)體島115的暴露(000-1)表面上的極化層550之上生長。圖6A是具有多個(gè)器件層的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)601的截面視圖，所述多個(gè)器件層包括設(shè)置在Ⅲ-N族外延島115上的極化層550和設(shè)置在極化層550上的第二Ⅲ-N族器件層560。有利地，第二Ⅲ-N族半導(dǎo)體器件層560具有與極化層550的成分充分不同的成分，以將第二2DEG 635保持在第二Ⅲ-N族半導(dǎo)體器件層560內(nèi)。在一個(gè)有利的實(shí)施例中，GaN半導(dǎo)體層560設(shè)置在Ⅲ-N族極化層550(例如，AlN)之上，Ⅲ-N族極化層550設(shè)置在GaN島115上。從圖6A可以清楚地看到，可以通過在Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)100(圖1)之上執(zhí)行附加的外延生長來制造Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)601?？梢岳醚谀ＩL技術(shù)來阻擋器件層150的(0001)表面之上的過度器件層生長。對(duì)于更高的有效晶體管密度(例如，雙驅(qū)動(dòng)電流/晶體管占用空間)，可以利用這些多層疊置體來制造多溝道晶體管，該多層疊置體在Ⅲ-N族外延島的外圍區(qū)的相對(duì)極性表面上提供2DEG。

圖6B是根據(jù)實(shí)施例的包括基于硅的晶體管202和并入圖6A中所示的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)的基于Ⅲ-N族半導(dǎo)體的多溝道晶體管603的SoC 602的截面視圖。如圖所示，柵極電極245連同在柵極電極245的相對(duì)側(cè)上的一對(duì)源極/漏極端子246可操作為基于2DEG 135的調(diào)制的第一晶體管。在該實(shí)施例中，所有三個(gè)端子設(shè)置在Ⅲ-N族外延島115的外圍區(qū)內(nèi)。柵極電極645連同在柵極電極645的相對(duì)側(cè)上的一對(duì)源極/漏極端子646可操作為基于2DEG 635的調(diào)制的第二晶體管。在該實(shí)施例中，所有三個(gè)端子設(shè)置在Ⅲ-N族外延島115的外圍區(qū)內(nèi)。在第一實(shí)施例中，例如使用已知的用于納米線晶體管的任何柵極全包圍和接觸部全包圍技術(shù)將柵極電極245、645耦合在一起并且將源極/漏極端子245、246耦合在一起。在第二實(shí)施例中，柵電極245與246電獨(dú)立，并且源極/漏極端子245與源極/漏極端子646電獨(dú)立。對(duì)于第二實(shí)施例，柵極電極645和源極/漏極端子646可以環(huán)繞Ⅲ-N族外延島115的m平面?zhèn)缺谝员汶娀ミB。在Ⅲ-N族外延島115的頂部表面上的金屬圖案化可以提供柵極電極245、645之間以及源極/漏極端子246和646之間的隔離。

值得注意的是，上文描述的多極性表面架構(gòu)不限于HFET器件。例如，類似的架構(gòu)也適用于發(fā)光二極管(LED)器件。LED架構(gòu)還可以在相反極性的表面之間利用不同的器件層疊置體，如圖6A-6B中針對(duì)HFET架構(gòu)所示的。圖6C是根據(jù)一個(gè)實(shí)施例的包括基于硅的晶體管202和多個(gè)基于Ⅲ-N族半導(dǎo)體的LED 604的SoC 603的截面視圖。至少第一LED端子設(shè)置在(0001)表面上，并且至少一個(gè)其它LED端子設(shè)置在(000-1)極性表面上。在示例性實(shí)施例中，可以采用任何納米線金屬化技術(shù)以在適于LED的Ⅲ-N族器件層150之上形成多個(gè)n型二極管端子647和多個(gè)p型二極管端子648。端子環(huán)繞Ⅲ-N族半導(dǎo)體島115的外圍區(qū)以與用于雙側(cè)發(fā)射的(0001)和(000-1)表面接觸，其可以提高LED填充因數(shù)，該填充因數(shù)超過單側(cè)LED架構(gòu)的LED填充因數(shù)。在相對(duì)的極性表面上形成的LED之間的發(fā)射特性也可以不同。在由虛線圖6C例示為可選擇的另外的實(shí)施例中，側(cè)壁金屬化649也可以設(shè)置在Ⅲ-N族外延島115的m平面?zhèn)缺诒砻嫔稀?/p>

在替代的實(shí)施例中，多溝道晶體管器件利用經(jīng)轉(zhuǎn)移的Ⅲ-N族外延島。對(duì)于這樣的實(shí)施例，代替用于圖6A-6B中示出的多溝道晶體管器件的環(huán)繞式納米線器件端子金屬化技術(shù)，頂側(cè)器件端子金屬化與膜轉(zhuǎn)移結(jié)合使用。圖7A、7B和7C是示出根據(jù)一個(gè)示例性實(shí)施例的經(jīng)轉(zhuǎn)移的基于Ⅲ-N族半導(dǎo)體的多溝道晶體管的截面視圖。參考圖7A，Ⅲ-N族異質(zhì)結(jié)構(gòu)701包括具有多個(gè)器件層的多個(gè)Ⅲ-N族外延島115，以在設(shè)置在硅柱狀物上的Ⅲ-N族外延島的相對(duì)的極性表面上提供2DEG。Ⅲ-N族半導(dǎo)體極化層550設(shè)置在Ⅲ-N族半導(dǎo)體島115的橫向過度生長的外圍的(0001)和(000-1)極性表面上。第二Ⅲ-N族半導(dǎo)體器件層560進(jìn)一步設(shè)置在(000-1)表面附近的極化層550之上。如圖7B中進(jìn)一步示出的，利用任何已知的頂側(cè)金屬化技術(shù)來形成柵極電極245和在柵極電極245的相對(duì)側(cè)上的一對(duì)源極/漏極端子246。在形成頂側(cè)晶體管端子之后，隨后例如用諸如TMAH的濕法蝕刻劑對(duì)硅臺(tái)面106進(jìn)行底切，以形成底切臺(tái)面406。隨后執(zhí)行任何已知的膜轉(zhuǎn)移工藝以將經(jīng)轉(zhuǎn)移的Ⅲ-N族外延島115轉(zhuǎn)移到如圖7C中所示的轉(zhuǎn)移襯底205。在膜轉(zhuǎn)移之后，柵極電極245和源極/漏極端子246位于/設(shè)置在外延島115與轉(zhuǎn)移襯底205之間。重復(fù)頂側(cè)金屬化以在源極/漏極端子746之間形成柵極電極745。

可以使用各種技術(shù)來制造設(shè)置在硅臺(tái)面上的Ⅲ-N族島上的示例性Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)和使用在圖1A-7C的背景中描述的這種異質(zhì)結(jié)構(gòu)的器件。圖8A是示出根據(jù)某些實(shí)施例的形成Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)的方法801的流程圖，該Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)包括來自一對(duì)硅臺(tái)面的頂部表面的一對(duì)Ⅲ-N族半導(dǎo)體島。圖9A、9B和9C是根據(jù)實(shí)施例的在執(zhí)行方法801中的選定操作時(shí)演進(jìn)的SoC的截面視圖。

參考圖8，方法801開始于操作810，其中在硅襯底的第一區(qū)中形成一對(duì)硅臺(tái)面。將深硅溝槽蝕刻到預(yù)定義區(qū)域(例如，高電壓SoC、PMIC和RFPA的GaN晶體管所位于的區(qū)域)中的硅襯底中。在一個(gè)實(shí)施例中，在操作810執(zhí)行具有XeF2化學(xué)品的Bosch型蝕刻。如圖9A中進(jìn)一步示出的，在深硅溝槽蝕刻期間，可以使用諸如Al或Al₂O₃的硬掩模911來保護(hù)襯底105的區(qū)域。在操作810形成的深溝槽有利地具有最小的側(cè)壁擴(kuò)口，以限制臺(tái)面106的側(cè)壁上的后續(xù)Ⅲ-N族外延生長。在示例性實(shí)施例中，將溝槽蝕刻到500nm-5μm的深度，而更大的頂部表面積的臺(tái)面需要更大的深度。在一些實(shí)施例中，在要在襯底的其它區(qū)域中制造基于硅的MOSFET的情況下，硅臺(tái)面可以在回蝕刻時(shí)被去掩蔽以減小它們的z高度，從而充分適應(yīng)隨后將生長的Ⅲ-N族材料的厚度。

返回圖8，方法801在操作815繼續(xù)Ⅲ-N族成核和外延生長。在化學(xué)氣相沉積(CVD)或分子束外延(MBE)室中執(zhí)行外延生長。在一個(gè)示例性實(shí)施例中，薄(例如，20-200nm)AlN成核層直接沉積在包括至少頂部硅臺(tái)面表面的暴露的硅區(qū)上。該成核層可以環(huán)繞硅臺(tái)面的側(cè)壁。在成核層生長之后，使用任何已知的技術(shù)、生長溫度、壓力和Ⅴ族/Ⅲ族比率來外延生長GaN層。在操作820，執(zhí)行GaN膜的橫向外延過度生長(LEO)，其在操作815圍繞生長的GaN形成外圍區(qū)。在圖9B中進(jìn)一步示出的實(shí)施例中，懸垂(GaN)外延島115生長到300nm至1.3μm的膜厚度?？梢酝ㄟ^工藝條件來調(diào)節(jié)相鄰島的m平面?zhèn)缺谥g的期望間隙間隔的橫向過度生長量，以實(shí)現(xiàn)橫向生長速率：垂直生長速率(例如，1.5-2.0)的期望比率。如果襯底沒有被掩蔽，則GaN 916層也將在硅臺(tái)面106的基底處形成。GaN 916將比外延島115具有更差的質(zhì)量，并且如果臺(tái)面無擴(kuò)口，則GaN 916不會(huì)延伸硅臺(tái)面106的整個(gè)側(cè)壁。

返回圖8，方法801繼續(xù)操作825，其中極化層和/或替代器件層圍繞GaN島外延生長。在一個(gè)示例性實(shí)施例中，圍繞懸垂的GaN生長3-30nm厚的AlGaN和/或AlN和/或AlInN層中的至少一個(gè)。在c平面(0001)表面上，由此引入GaN中的高電荷密度和遷移率的2DEG。一旦具有極化層的GaN膜已經(jīng)生長在硅臺(tái)面頂上，就可以在操作835進(jìn)行器件制造以完成方法801。在圖9C中所示的示例性實(shí)施例中，可以使用任何已知的技術(shù)在極化層的頂部(0001)表面上形成基于Ⅲ-N族的晶體管(例如，HFET)203?？梢栽俅问褂萌魏我阎募夹g(shù)在襯底105的其它區(qū)域中制造基于硅的晶體管(例如，MOSFET)202。

可以用附加操作來修改和/或補(bǔ)充方法801以制造柔性的和經(jīng)轉(zhuǎn)移的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)器件。圖8B是示出根據(jù)實(shí)施例的形成柔性的和經(jīng)轉(zhuǎn)移的Ⅲ-N族半導(dǎo)體異質(zhì)結(jié)構(gòu)器件的方法802的流程圖。方法802開始于在操作840在硅臺(tái)面上接收獨(dú)立式GaN島。可以例如通過執(zhí)行操作810-825(圖8A)來形成這樣的GaN外延島。在柔性SoC實(shí)施例中，方法802在操作845繼續(xù)，其中圍繞硅臺(tái)面沉積能夠流動(dòng)的電介質(zhì)。能夠流動(dòng)的氧化物、聚酰亞胺等可以例如用旋涂工藝進(jìn)行沉積。隨后在操作850，用任何晶片研磨或減薄工藝將硅襯底減薄到小于50μm且有利地小于25μm的厚度。然后，方法802返回到方法801中的操作835，以完成GaN島上的GaN器件和硅襯底的第二區(qū)中的CMOS器件的制造。在經(jīng)轉(zhuǎn)移的GaN島實(shí)施例中，方法802在操作865繼續(xù)，其中在操作865對(duì)硅臺(tái)面進(jìn)行底切?？梢允褂弥T如TMAH的濕法蝕刻劑選擇性地將硅臺(tái)面蝕刻到GaN外延島達(dá)到預(yù)定量。然后在操作870，使用任何薄膜轉(zhuǎn)移工藝將GaN島轉(zhuǎn)移到轉(zhuǎn)移襯底。在一個(gè)示例性實(shí)施例中，Ⅲ-N族半導(dǎo)體島與面向轉(zhuǎn)移襯底的(0001)表面接合。

圖8C是示出根據(jù)實(shí)施例的形成基于Ⅲ-N族半導(dǎo)體的多溝道器件的方法803的流程圖。方法803開始于在操作840在硅臺(tái)面上接收獨(dú)立式GaN島?？梢岳缤ㄟ^執(zhí)行操作810-825(圖8A)來形成這樣的GaN外延島。在操作845，在GaN外延島的至少一個(gè)極性表面上生長附加的Ⅲ-N族器件層。在示例性實(shí)施例中，在操作845，使用任何外延生長工藝，在GaN外延島上的極性層的(000-1)表面上直接生長第二GaN器件層。在另外的實(shí)施例中，在生長第二GaN器件層之前，在極性層的(0001)表面之上沉積電介質(zhì)掩模。方法803在操作850完成在GaN外延島的多個(gè)極性表面上形成器件。在示例性實(shí)施例中，操作845需要形成耦合到從GaN外延島的(0001)表面生長的一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層的至少第一器件端子，并且形成耦合到從GaN外延島的(000-1)表面生長的一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層的至少第二器件端子。在另外的實(shí)施例中，在操作850形成一個(gè)或多個(gè)器件端子還包括：形成柵極電極和耦合到極化層的至少一個(gè)源極/漏極端子。

圖10示出了根據(jù)本發(fā)明的實(shí)施例的系統(tǒng)1000，其中，移動(dòng)計(jì)算平臺(tái)1005和/或數(shù)據(jù)服務(wù)器機(jī)器1006采用包括至少一個(gè)Ⅲ-N族HFET的IC，該Ⅲ-N族HFET設(shè)置在懸于硅臺(tái)面之上的Ⅲ-N族外延島上。在另外的實(shí)施例中，IC包括設(shè)置在Ⅲ-N族外延島上的Ⅲ-N族HFET，該Ⅲ-N族外延島懸于硅臺(tái)面之上，并且還包括與Ⅲ-N族HFET單片集成的基于硅的MOSFET。服務(wù)器機(jī)器1006可以是任何商業(yè)服務(wù)器，例如包括設(shè)置在機(jī)架內(nèi)并且聯(lián)網(wǎng)在一起用于電子數(shù)據(jù)處理的任何數(shù)量的高性能計(jì)算平臺(tái)，在示例性實(shí)施例中，其包括封裝的單片IC 1050。移動(dòng)計(jì)算平臺(tái)1005可以是被配置用于電子數(shù)據(jù)顯示、電子數(shù)據(jù)處理、無線電子數(shù)據(jù)傳輸?shù)戎械拿恳粋€(gè)的任何便攜式設(shè)備。例如，移動(dòng)計(jì)算平臺(tái)1005可以是平板電腦、智能電話、膝上型計(jì)算機(jī)等中的任一個(gè)，并且可以包括顯示屏(例如，電容式、電感式、電阻式或光學(xué)觸摸屏)、芯片級(jí)或封裝級(jí)集成系統(tǒng)1010以及電池1015。

無論是設(shè)置在擴(kuò)展視圖1020中所示的集成系統(tǒng)1010內(nèi)還是作為服務(wù)器機(jī)器1006內(nèi)的獨(dú)立式封裝芯片，封裝單片IC 1050包括存儲(chǔ)器芯片(例如RAM)或處理器芯片(例如，微處理器、多核微處理器、圖形處理器等)，其包括至少一個(gè)Ⅲ-N族HFET，該Ⅲ-N族HFET設(shè)置在懸于硅臺(tái)面之上的Ⅲ-N族外延島上，例如如本文其它地方所描述的。在另外的實(shí)施例中，IC包括設(shè)置在懸于硅臺(tái)面之上的Ⅲ-N族外延島上的Ⅲ-N族HFET，并且還包括與Ⅲ-N族HFET單片集成的基于硅的MOSFET。單片IC 1050還可以耦合到板、襯底或連同功率管理集成電路(PMIC)1030、RF(無線)集成電路(RFIC)1025中的一個(gè)或多個(gè)、以及它們的控制器1035的內(nèi)插器1060，RFIC 1025包括寬帶RF(無線)發(fā)射機(jī)和/或接收機(jī)(TX/RX)(例如，包括數(shù)字基帶和模擬前端模塊，模擬前端模塊還包括發(fā)射路徑上的功率放大器和接收路徑上的低噪聲放大器)。

在功能上，PMIC 1030可以執(zhí)行電池功率調(diào)節(jié)、DC-DC轉(zhuǎn)換等，并且因此具有耦合到電池1015的輸入和用于向其它功能模塊提供電流供應(yīng)的輸出。如進(jìn)一步示出的，在示例性實(shí)施例中，RFIC 1025具有耦合到天線(未示出)的輸出，以實(shí)現(xiàn)多種無線標(biāo)準(zhǔn)或協(xié)議中的任何標(biāo)準(zhǔn)或協(xié)議，這些無線標(biāo)準(zhǔn)或協(xié)議包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙及其衍生物，以及任何被命名為3G、4G、5G及更高代的任何其它無線協(xié)議。在替代的實(shí)施方式中，這些板級(jí)模塊中的每個(gè)模塊可以集成到耦合到單片IC 1050的封裝襯底的單獨(dú)的IC上，或者集成在耦合到單片IC 1050的封裝襯底的單個(gè)IC內(nèi)。

圖11是根據(jù)本公開內(nèi)容的至少一些實(shí)施方式布置的計(jì)算設(shè)備1100的功能性框圖。例如，計(jì)算設(shè)備1100可以位于平臺(tái)1005或服務(wù)器機(jī)器1006內(nèi)部。根據(jù)本發(fā)明的實(shí)施例，設(shè)備1100還包括承載多個(gè)部件的母板1102，這些部件例如但不限于處理器1104(例如，應(yīng)用處理器)，處理器1104還可以包含至少一個(gè)Ⅲ-N族HFET，其設(shè)置在懸于硅臺(tái)面之上的Ⅲ-N族外延島上。處理器1104可以物理和/或電耦合到母板1102。在一些示例中，處理器1104包括封裝在處理器1104內(nèi)的集成電路管芯。一般而言，術(shù)語“處理器”或“微處理器”可以指代對(duì)來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理以便將該電子數(shù)據(jù)轉(zhuǎn)換成可以進(jìn)一步儲(chǔ)存在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何器件或器件的一部分。

在各種示例中，一個(gè)或多個(gè)通信芯片1106還可以物理和/或電耦合到母板1102。在另外的實(shí)施方式中，通信芯片1106可以是處理器1104的部分。根據(jù)其應(yīng)用，計(jì)算設(shè)備1100可以包括可以或可以不物理和電耦合到母板1102的其它部件。這些其它部件包括但不限于易失性存儲(chǔ)器(例如，DRAM)、非易失性存儲(chǔ)器(例如，ROM)、閃速存儲(chǔ)器、圖形處理器、數(shù)字信號(hào)處理器、密碼處理器、芯片組、天線、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、相機(jī)和大容量存儲(chǔ)設(shè)備(例如硬盤驅(qū)動(dòng)器、固態(tài)驅(qū)動(dòng)器(SSD)、光盤(CD)、數(shù)字通用盤(DVD)等)等。

通信芯片1106可以實(shí)現(xiàn)無線通信，以用于將數(shù)據(jù)轉(zhuǎn)移到計(jì)算設(shè)備和從計(jì)算設(shè)備1100轉(zhuǎn)移數(shù)據(jù)。術(shù)語“無線”及其派生詞可以用于描述可以通過使用經(jīng)調(diào)制的電磁輻射來經(jīng)由非固體介質(zhì)傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信通道等。該術(shù)語并不暗示相關(guān)聯(lián)的設(shè)備不包含任何導(dǎo)線，盡管在一些實(shí)施例中它們可能不包含導(dǎo)線。通信芯片1106可以實(shí)現(xiàn)多種無線標(biāo)準(zhǔn)或協(xié)議中的任何一種，其包括但不限于本文中其它地方描述的那些。如所討論的，計(jì)算設(shè)備1100可以包括多個(gè)通信芯片706。例如，第一通信芯片可以專用于較短范圍的無線通信(例如Wi-Fi和藍(lán)牙)，并且第二通信芯片可以專用于較長范圍的無線通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等)。

盡管已經(jīng)參考各種實(shí)施方式描述了本文中所闡述的某些特征，但該描述并非旨在以限制性的意義來理解。因此，對(duì)本文中所描述的實(shí)施方式以及其它實(shí)施方式(其對(duì)于本公開內(nèi)容涉及的領(lǐng)域中的技術(shù)人員來說是顯而易見的)的各種修改被認(rèn)為落在本公開內(nèi)容的精神和范圍內(nèi)。

將認(rèn)識(shí)到，本發(fā)明并不限于如此描述的實(shí)施例，但是在不脫離所附權(quán)利要求的范圍的情況下可以利用修改和改變來實(shí)踐。例如，以上實(shí)施例可以包括如以下進(jìn)一步提供的特征的特定組合。

在一個(gè)或多個(gè)第一實(shí)施例中，半導(dǎo)體異質(zhì)結(jié)構(gòu)包括設(shè)置在硅襯底的第一區(qū)中的一對(duì)硅臺(tái)面。異質(zhì)結(jié)構(gòu)包括設(shè)置在臺(tái)面的頂部表面上的一對(duì)Ⅲ-N族外延島，島的c軸大體上正交于頂部臺(tái)面表面，每個(gè)島包括核心區(qū)和包圍核心并橫向延伸超出硅臺(tái)面的側(cè)壁的外圍區(qū)，該外圍區(qū)具有由非零間隔分隔開的n平面?zhèn)缺?。異質(zhì)結(jié)構(gòu)包括設(shè)置在Ⅲ-N族外延島之上的一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層，該一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層至少覆蓋外圍區(qū)的(0001)和(000-1)表面。

在第一實(shí)施例的進(jìn)一步實(shí)施例中，臺(tái)面從襯底延伸至少500nm的z高度。Ⅲ-N族外延島具有的在臺(tái)面頂部表面之上的最大z厚度不超過500nm。外圍區(qū)橫向延伸超出側(cè)壁至少500nm。一個(gè)或多個(gè)半導(dǎo)體器件層包括極化層，該極化層具有在外圍區(qū)的第一溝道區(qū)中引入2D電子氣(2DEG)的成分。

在緊接上述實(shí)施例的進(jìn)一步實(shí)施例中，臺(tái)面的最小橫向?qū)挾仍?00nm至1μm之間。臺(tái)面從襯底延伸的z高度在750nm至5μm之間。一個(gè)或多個(gè)半導(dǎo)體器件層包括極化層，該極化層具有與Ⅲ-N族島的成分充分不同的成分，以在外圍區(qū)內(nèi)引入第一2D電子氣(2DEG)。一個(gè)或多個(gè)半導(dǎo)體器件層包括設(shè)置在極化層之上并具有與極化層的成分充分不同的成分的第二Ⅲ-N族半導(dǎo)體層，以在第二Ⅲ-N族半導(dǎo)體層內(nèi)保持第二2DEG。

在第一實(shí)施例的進(jìn)一步實(shí)施例中，Ⅲ-N族島核心具有從頂部臺(tái)面表面延伸穿過島的z高度的穿透位錯(cuò)的至少第一密度，并且其中外圍區(qū)具有比第一密度低至少一個(gè)數(shù)量級(jí)的穿透位錯(cuò)密度。

在第一實(shí)施例的進(jìn)一步實(shí)施例中，一個(gè)或多個(gè)外延半導(dǎo)體器件層還設(shè)置在Ⅲ-N族島的m平面?zhèn)缺谏稀?/p>

在第一實(shí)施例的進(jìn)一步實(shí)施例中，硅臺(tái)面被底切以具有接近Ⅲ-N族島的橫向?qū)挾龋摍M向?qū)挾刃∮冖?N族島核心的橫向?qū)挾?，?N族島的底切部分大體上沒有一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層。

在第一實(shí)施例的進(jìn)一步實(shí)施例中，臺(tái)面的最小橫向?qū)挾仍?00nm至5μm之間。臺(tái)面從襯底延伸的z高度在750nm至5μm之間。外圍區(qū)橫向延伸超出側(cè)壁至少500nm。襯底包括與第一區(qū)相鄰的第二區(qū)，第二襯底區(qū)在大于臺(tái)面的z高度的相對(duì)于臺(tái)面的底部的z高度處具有大體上成平面的頂部表面。Ⅲ-N族島包括GaN，c平面離與所述襯底的(100)平面平行相差不超過10°。一個(gè)或多個(gè)半導(dǎo)體器件層包括極化層，該極化層具有與GaN充分不同的成分，以在GaN外圍區(qū)內(nèi)引入第一2D電子氣(2DEG)。一個(gè)或多個(gè)外延半導(dǎo)體器件層還設(shè)置在Ⅲ-N族島的n平面?zhèn)缺谏稀?/p>

在一個(gè)或多個(gè)第二實(shí)施例中，半導(dǎo)體異質(zhì)結(jié)構(gòu)包括設(shè)置在轉(zhuǎn)移襯底上的一對(duì)Ⅲ-N族外延島，島的(0001)表面接近轉(zhuǎn)移襯底，并且島的(000-1)表面遠(yuǎn)離轉(zhuǎn)移襯底。每個(gè)島包括核心區(qū)和包圍核心的外圍區(qū)，該對(duì)島具有由非零間隔分隔開的n平面?zhèn)缺凇＂?N族島核心具有從頂部臺(tái)面表面延伸穿過島的z高度的穿透位錯(cuò)的至少第一密度，并且其中外圍區(qū)具有比第一密度低至少一個(gè)數(shù)量級(jí)的穿透位錯(cuò)密度。設(shè)置在Ⅲ-N族外延島之上的一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層至少覆蓋外圍區(qū)的(0001)和(000-1)表面。

在第二實(shí)施例的進(jìn)一步實(shí)施例中，一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層設(shè)置在轉(zhuǎn)移襯底與Ⅲ-N族外延島核心以及轉(zhuǎn)移襯底與外圍區(qū)之間。核心區(qū)的(000-1)表面大體上沒有覆蓋外圍區(qū)的(000-1)表面的一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層中的至少一個(gè)Ⅲ-N族外延半導(dǎo)體器件層。

在一個(gè)或多個(gè)第三實(shí)施例中，半導(dǎo)體器件包括半導(dǎo)體異質(zhì)結(jié)構(gòu)，該半導(dǎo)體異質(zhì)結(jié)構(gòu)還包括設(shè)置在硅襯底的第一區(qū)中的一對(duì)硅臺(tái)面。異質(zhì)結(jié)構(gòu)還包括設(shè)置在臺(tái)面的頂部表面上的一對(duì)Ⅲ-N族外延島，島的c軸大體上正交于頂部臺(tái)面表面，每個(gè)島包括核心區(qū)和從核心橫向延伸并超出硅臺(tái)面的側(cè)壁的外圍區(qū)，并且外圍區(qū)具有由非零間隔分隔開的n平面?zhèn)缺?。異質(zhì)結(jié)構(gòu)還包括設(shè)置在Ⅲ-N族外延島之上的一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層，其至少覆蓋外圍區(qū)的(0001)和(000-1)表面。半導(dǎo)體器件還包括耦合到外圍區(qū)內(nèi)的一個(gè)或多個(gè)半導(dǎo)體器件層的一個(gè)或多個(gè)器件端子。

在第三實(shí)施例的進(jìn)一步實(shí)施例中，極化層具有在外圍區(qū)的第一溝道區(qū)中引入2D電子氣(2DEG)的成分。一個(gè)或多個(gè)器件端子還包括設(shè)置在一對(duì)源極/漏極端子之間的柵極端子，并且至少柵極端子設(shè)置在外圍區(qū)內(nèi)并能夠操作用于調(diào)制2DEG。

在緊接上述實(shí)施例的進(jìn)一步實(shí)施例中，一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層包括設(shè)置在Ⅲ-N族島的(0001)表面之上的極化層。器件層還包括設(shè)置在極化層的(000-1)表面之上并具有與極化層的成分充分不同的成分的第二Ⅲ-N族半導(dǎo)體器件層，以在第二Ⅲ-N族半導(dǎo)體器件層內(nèi)保持第二2DEG。一個(gè)或多個(gè)器件端子還包括設(shè)置在第二對(duì)源極/漏極端子之間的第二柵極端子，至少第二柵極端子設(shè)置在外圍區(qū)內(nèi)并能夠操作用于調(diào)制第二2DEG。

在第三實(shí)施例的進(jìn)一步實(shí)施例中，一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層還包括設(shè)置在Ⅲ-N族外延島之上的發(fā)光二極管(LED)疊置體，該一個(gè)或多個(gè)Ⅲ-N族外延半導(dǎo)體器件層至少覆蓋外圍區(qū)的(0001)和(000-1)表面。一個(gè)或多個(gè)器件端子包括至少設(shè)置在器件層的(0001)表面上的第一端子和至少設(shè)置在器件層的(000-1)表面上的第二端子。

在一個(gè)或多個(gè)第四實(shí)施例中，一種形成半導(dǎo)體異質(zhì)結(jié)構(gòu)的方法包括：在硅襯底的第一區(qū)中形成一對(duì)硅臺(tái)面。該方法還包括：外延生長Ⅲ-N族半導(dǎo)體島的核心區(qū)，其中島的c軸與硅臺(tái)面中的每一個(gè)的頂部表面大體上正交。該方法還包括：通過執(zhí)行橫向外延過度生長(LEO)工藝直到島的n平面?zhèn)缺诒婚g隔開預(yù)定間隙來形成Ⅲ-N族半導(dǎo)體島的包圍核心區(qū)的外圍區(qū)。該方法還包括：至少從該對(duì)Ⅲ-N族半導(dǎo)體島的外圍區(qū)的(0001)表面和(000-1)表面外延生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層。

在緊接上述實(shí)施例的進(jìn)一步實(shí)施例中，生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層還包括：生長具有與Ⅲ-N族島的成分充分不同的成分的極化層，以在Ⅲ-N族島的外圍區(qū)內(nèi)引入第一2D電子氣。

在緊接上述的實(shí)施例的進(jìn)一步實(shí)施例中，生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層還包括：生長至少設(shè)置在極化層的(000-1)表面之上并具有與極化層的成分充分不同的成分的第二Ⅲ-N族半導(dǎo)體層，以在第二Ⅲ-N族半導(dǎo)體層內(nèi)保持第二2DEG。

在第四實(shí)施例的進(jìn)一步實(shí)施例中，該方法還包括：底切硅臺(tái)面的一部分以具有接近Ⅲ-N族島的橫向?qū)挾龋摍M向?qū)挾刃∮冖?N族島核心區(qū)的橫向?qū)挾?。該方法還包括：通過用面向轉(zhuǎn)移襯底的(0001)表面接合Ⅲ-N族半導(dǎo)體島來將Ⅲ-N族半導(dǎo)體島從硅臺(tái)面轉(zhuǎn)移到轉(zhuǎn)移襯底。

在第四實(shí)施例的進(jìn)一步實(shí)施例中，形成一對(duì)硅臺(tái)面還包括：蝕刻襯底以形成從襯底延伸至少500nm的z高度的臺(tái)面。外延生長核心區(qū)還包括：在臺(tái)面頂部表面之上生長GaN至不超過500nm的最大z厚度。外延生長外圍區(qū)還包括：生長GaN至橫向超出臺(tái)面?zhèn)缺谥辽?00nm。

在一個(gè)或多個(gè)第五實(shí)施例中，一種形成半導(dǎo)體器件的方法包括：在硅襯底中形成一對(duì)硅臺(tái)面。該方法包括：外延生長Ⅲ-N族半導(dǎo)體島的核心區(qū)，其中島的c軸與每個(gè)硅臺(tái)面的頂部表面大體上正交。該方法包括：通過執(zhí)行橫向外延過度生長(LEO)工藝直到島的n平面?zhèn)缺诒婚g隔開預(yù)定間隙來形成包圍核心區(qū)的Ⅲ-N族半導(dǎo)體島的外圍區(qū)。該方法包括：至少從該對(duì)Ⅲ-N族半導(dǎo)體島的外圍區(qū)的(0001)和(000-1)表面外延生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層。該方法包括：形成耦合到外圍區(qū)內(nèi)的一個(gè)或多個(gè)半導(dǎo)體器件層的一個(gè)或多個(gè)器件端子。

在第五實(shí)施例的進(jìn)一步實(shí)施例中，形成一個(gè)或多個(gè)器件端子還包括：至少形成耦合到從(0001)表面生長的一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層的第一器件端子。至少形成耦合到從(000-1)表面生長的一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層的第二器件端子。

在第五實(shí)施例的進(jìn)一步實(shí)施例中，外延生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層還包括至少從Ⅲ-N族半導(dǎo)體島的(0001)表面生長極化層，極化層具有在外圍區(qū)的第一溝道區(qū)中引入2D電子氣(2DEG)的成分。形成一個(gè)或多個(gè)器件端子還包括：形成柵極電極和耦合到極化層的至少一個(gè)源極/漏極端子。

在第五實(shí)施例的進(jìn)一步實(shí)施例中，外延生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層還包括：至少從Ⅲ-N族半導(dǎo)體島的(0001)表面生長極化層，極化層具有在外圍區(qū)的第一溝道區(qū)中引入2D電子氣(2DEG)的成分。外延生長一個(gè)或多個(gè)Ⅲ-N族半導(dǎo)體器件層還包括：生長設(shè)置在極化層的(000-1)表面之上的第二Ⅲ-N族半導(dǎo)體器件層，第二Ⅲ-N族半導(dǎo)體器件層具有與極化層的成分充分不同的成分，以在第二Ⅲ-N族半導(dǎo)體器件層內(nèi)保持第二2DEG。形成所述一個(gè)或多個(gè)器件端子還包括：形成柵極電極和耦合到接近(0001)表面的極化層的至少一個(gè)源極/漏極端子，形成第二柵極電極和耦合到接近(000-1)表面的第二Ⅲ-N族半導(dǎo)體器件層的至少第二源極/漏極端子。

在第五實(shí)施例的進(jìn)一步實(shí)施例中，該方法還包括：在硅襯底的第二區(qū)中形成MOSFET。

在第五實(shí)施例的進(jìn)一步實(shí)施例中，該方法還包括：對(duì)硅襯底減薄不超過25μm。

在緊接上述實(shí)施例的進(jìn)一步實(shí)施例中，該方法還包括：圍繞硅臺(tái)面沉積能夠流動(dòng)的電介質(zhì)。

然而，上述實(shí)施例在這方面不受限制，并且在各種實(shí)施方式中，上述實(shí)施例可以包括：僅采取這些特征的子集，采取這些特征的不同順序，采取這些特征的不同組合，和/或采取明確列出的那些功能之外的附加特征。因此，應(yīng)當(dāng)參考所附權(quán)利要求以及為這種權(quán)利要求賦予權(quán)利的等同物的全部范圍來確定本發(fā)明的范圍。