薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明的實(shí)施例提供一種薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝置，涉及顯示【技術(shù)領(lǐng)域】，可增強(qiáng)薄膜晶體管的柵控能力，使其性能保持長(zhǎng)期穩(wěn)定，并進(jìn)一步提高其使用壽命。該薄膜晶體管包括第一柵極、位于第一柵極上方的柵絕緣層、位于柵絕緣層上方的半導(dǎo)體有源層、與半導(dǎo)體有源層相接觸的源極和漏極；還包括層間絕緣層和第二柵極；其中，所述層間絕緣層設(shè)置在第二柵極和半導(dǎo)體有源層之間。用于顯示器件的制造。
【專利說明】薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種薄膜晶體管及制備方法、陣列基板及制 備方法、顯示裝置。

【背景技術(shù)】
[0002] 隨著顯示技術(shù)的發(fā)展，平板顯示器已經(jīng)逐步深入人們的生活。目前常見的 平板顯示器主要包括LCD(Liquid Crystal Display,液晶顯示器）和0LED(0rganic Li曲t-Emitting Diode,有機(jī)發(fā)光二極管）顯示器。在成像過程中，每個(gè)像素單元都由集成 在陣列基板上的TFTCrhin Film Transistor,薄膜晶體管）進(jìn)行驅(qū)動(dòng)，通過外圍驅(qū)動(dòng)電路的 控制，W實(shí)現(xiàn)圖像顯示。
[0003] 在上述的顯示器中，TFT是控制圖像顯示的開關(guān)，是實(shí)現(xiàn)LCD和0L邸顯示的關(guān)鍵， 直接關(guān)系到高性能平板顯示器的進(jìn)一步發(fā)展。但是，傳統(tǒng)TFT僅包括一個(gè)柵極；單柵TFT的 柵控能力相對(duì)較弱，該樣便會(huì)使得TFT容易發(fā)生短溝道效應(yīng)，從而導(dǎo)致其性能不穩(wěn)定，并進(jìn) 一步影響TFT的使用壽命。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的實(shí)施例提供一種薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝 置，可增強(qiáng)薄膜晶體管的柵控能力，W使所述薄膜晶體管的性能保持長(zhǎng)期穩(wěn)定，并進(jìn)一步提 高其使用壽命。
[0005] 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：
[0006] -方面，提供一種薄膜晶體管，包括第一柵極、位于所述第一柵極上方的柵絕緣 層、位于所述柵絕緣層上方的半導(dǎo)體有源層、與所述半導(dǎo)體有源層相接觸的源極和漏極；其 特征在于，還包括層間絕緣層和第二柵極；其中，所述層間絕緣層設(shè)置在所述第二柵極和所 述半導(dǎo)體有源層之間。
[0007] 可選的，所述第二柵極通過至少設(shè)置在所述柵絕緣層和所述層間絕緣層中的柵極 接觸孔與所述第一柵極電連接。
[0008] 可選的，所述半導(dǎo)體有源層為金屬氧化物半導(dǎo)體有源層。
[0009] 進(jìn)一步可選的，所述層間絕緣層為刻蝕阻擋層。
[0010] 優(yōu)選的，所述第二柵極與所述源極和所述漏極同層設(shè)置。
[0011] 進(jìn)一步優(yōu)選的，所述第二柵極與所述源極和所述漏極均為金屬電極。
[0012] 還提供一種陣列基板，包括上述的薄膜晶體管。
[0013] 可選的，所述陣列基板還包括與所述薄膜晶體管的漏極電連接的像素電極；其中， 所述第二柵極與所述像素電極同層設(shè)置。
[0014] 還提供一種顯示裝置，包括上述的陣列基板。
[0015] 另一方面，提供一種薄膜晶體管的制備方法，所述方法包括；形成第一柵極、位于 所述第一柵極上方的柵絕緣層、位于所述柵絕緣層上方的半導(dǎo)體有源層、與所述半導(dǎo)體有 源層相接觸的源極和漏極；所述方法還包括；形成層間絕緣層；w及形成第二柵極；其中， 所述層間絕緣層形成在所述第二柵極和所述半導(dǎo)體有源層之間。
[0016] 可選的，所述方法還包括在所述柵絕緣層和所述層間絕緣層中形成柵極接觸孔的 步驟；其中，所述第二柵極通過所述柵極接觸孔與所述第一柵極電連接。
[0017] 優(yōu)選的，所述第二柵極與所述源極和所述漏極通過一次構(gòu)圖工藝形成。
[0018] 進(jìn)一步優(yōu)選的，所述半導(dǎo)體有源層的形成步驟具體包括：在所述柵絕緣層的上方 形成金屬氧化物半導(dǎo)體薄膜，并通過一次構(gòu)圖工藝形成金屬氧化物半導(dǎo)體有源層；所述源 極和所述漏極、W及所述第二柵極的形成步驟具體包括；在所述層間絕緣層的上方形成導(dǎo) 電層薄膜，W所述層間絕緣層為刻蝕阻擋層，通過一次構(gòu)圖工藝形成所述源極和所述漏極、 W及所述第二柵極；其中，所述第二柵極通過所述柵極接觸孔與所述第一柵極電連接。
[0019] 進(jìn)一步的，所述在所述層間絕緣層的上方形成導(dǎo)電層薄膜具體為；在所述層間絕 緣層的上方沉積金屬層薄膜。
[0020] 還提供一種陣列基板的制備方法，所述方法包括上述的薄膜晶體管的制備方法。
[0021] 可選的，所述方法還包括形成與所述薄膜晶體管的漏極電連接的像素電極；其中， 所述第二柵極與所述像素電極通過一次構(gòu)圖工藝形成。
[0022] 本發(fā)明的實(shí)施例提供一種薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝 置?；诖?，通過所述第一柵極和所述第二柵極共同控制所述薄膜晶體管，從而有效的增強(qiáng) 其柵控能力，使得所述薄膜晶體管的性能保持長(zhǎng)期穩(wěn)定，并進(jìn)一步提高其使用壽命。

【專利附圖】

【附圖說明】
[0023] 為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可W 根據(jù)該些附圖獲得其他的附圖。
[0024] 圖1為本發(fā)明的實(shí)施例提供的薄膜晶體管的結(jié)構(gòu)示意圖一；
[0025] 圖2為本發(fā)明的實(shí)施例提供的薄膜晶體管的結(jié)構(gòu)示意圖二；
[0026] 圖3為本發(fā)明的實(shí)施例提供的薄膜晶體管的結(jié)構(gòu)示意圖H ;
[0027] 圖4為本發(fā)明的實(shí)施例提供的薄膜晶體管的結(jié)構(gòu)示意圖四；
[0028] 圖5為本發(fā)明的實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖一；
[0029] 圖6為本發(fā)明的實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖二；
[0030] 圖7為本發(fā)明的實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖H ;
[0031] 圖8為本發(fā)明的實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖四；
[0032] 圖9為本發(fā)明的實(shí)施例提供的薄膜晶體管的制備方法流程圖；
[0033] 圖10(a)至10化）為本發(fā)明的實(shí)施例提供的薄膜晶體管及陣列基板的制備過程示 意圖；
[0034] 圖11(a)至11(d)為圖10(c)所示的層間絕緣層的形成過程示意圖；
[00巧]圖12為本發(fā)明的實(shí)施例提供的陣列基板的制備方法流程圖。
[0036] 附圖標(biāo)記：
[0037] 10-薄膜晶體管；100-基板；101-第一柵極；102-柵絕緣層；103-半導(dǎo)體有源層； 104-源極；105-漏極；106-層間絕緣層；1060-絕緣層薄膜；107-第二柵極；108-源極接 觸孔；109-漏極接觸孔；110-柵極接觸孔；111-純化層；112-像素電極接觸孔；20-像素電 極；30-光刻膠；301-光刻膠完全保留部分；302-光刻膠半保留部分。

【具體實(shí)施方式】
[0038] 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0039] 本發(fā)明的實(shí)施例提供一種薄膜晶體管10,如圖1至圖4所示，包括第一柵極101、 位于所述第一柵極101上方的柵絕緣層102、位于所述柵絕緣層102上方的半導(dǎo)體有源層 103、與所述半導(dǎo)體有源層103相接觸的源極104和漏極105 ;在此基礎(chǔ)上，所述薄膜晶體管 10還包括層間絕緣層106和第二柵極107 ;其中，所述層間絕緣層106設(shè)置在所述第二柵極 107和所述半導(dǎo)體有源層103之間。
[0040] 具體的，所述層間絕緣層106可W設(shè)置在所述源極104和所述漏極105與所述半 導(dǎo)體有源層103之間和/或設(shè)置在所述源極104和所述漏極105背離所述半導(dǎo)體有源層 103的一側(cè)。
[0041] 需要說明的是，第一，所述源極104和所述漏極105與所述半導(dǎo)體有源層103之間 需要保持相互接觸，該里對(duì)于所述源極104和所述漏極105與所述半導(dǎo)體有源層103的接 觸方式不做具體限定，其可W直接搭接在所述半導(dǎo)體有源層103之上，當(dāng)然也可W通過接 觸孔實(shí)現(xiàn)與所述半導(dǎo)體有源層103的接觸。其中，在所述源極104和所述漏極105與所述 半導(dǎo)體有源層103之間還設(shè)置有層間絕緣層106的情況下，便需在所述層間絕緣層106中 設(shè)置接觸孔，W使所述源極104和所述漏極105能夠通過所述接觸孔與所述半導(dǎo)體有源層 103相接觸。
[0042] 第二，所述第一柵極101和所述第二柵極107用于控制所述薄膜晶體管10,因此需 要與信號(hào)控制線相連，W便于為其提供控制信號(hào)；在此基礎(chǔ)上，與所述第一柵極101和所述 第二柵極107相連的信號(hào)控制線可W相同，也可W不同。本發(fā)明的實(shí)施例對(duì)于所述第一柵 極101和所述第二柵極107的控制方式不做具體限定。
[0043] 第H，所述層間絕緣層106是指位于層與層之間具有絕緣效果的圖案層，其可能 包括一層（如圖1至圖3所示）或者多層（如圖4所示），具體應(yīng)W所述薄膜晶體管10的 實(shí)際結(jié)構(gòu)為準(zhǔn)。
[0044] 本發(fā)明的實(shí)施例提供一種薄膜晶體管10,包括第一柵極101、位于所述第一柵極 101上方的柵絕緣層102、位于所述柵絕緣層102上方的半導(dǎo)體有源層103、與所述半導(dǎo)體有 源層103相接觸的源極104和漏極105 ;在此基礎(chǔ)上，所述薄膜晶體管10還包括層間絕緣 層106和第二柵極107 ;其中，所述層間絕緣層106設(shè)置在所述第二柵極107和所述半導(dǎo)體 有源層103之間。
[0045] 基于此，本發(fā)明的實(shí)施例通過所述第一柵極101和所述第二柵極107共同控制所 述薄膜晶體管10,從而可W有效的增強(qiáng)其柵控能力，使得所述薄膜晶體管10的性能保持長(zhǎng) 期穩(wěn)定，并進(jìn)一步提高其使用壽命。
[0046] 基于上述描述，可選的，所述第二柵極107通過至少設(shè)置在柵絕緣層102和層間絕 緣層106中的柵極接觸孔與所述第一柵極101實(shí)現(xiàn)電連接。
[0047] 該里需要說明的是，所述至少設(shè)置在柵絕緣層102和層間絕緣層106中具體是指： 針對(duì)不同的薄膜晶體管的結(jié)構(gòu)，位于所述第一柵極101和所述第二柵極107之間的絕緣層 可能不止所述柵絕緣層102和所述層間絕緣層106 ;在此情況下，若要實(shí)現(xiàn)所述第一柵極 101與所述第二柵極107之間的電連接，便需在所述第一柵極101和所述第二柵極107之間 的所有絕緣層中均設(shè)置所述柵極接觸孔。
[0048] 該樣，所述第一柵極101和所述第二柵極107可W通過同一信號(hào)控制線例如柵線 進(jìn)行控制，從而避免因分別引入信號(hào)控制線而導(dǎo)致的線路兀雜。
[0049] 在此基礎(chǔ)上，可選的，所述半導(dǎo)體有源層103可W為金屬氧化物半導(dǎo)體有源層。
[0050] 其中，所述金屬氧化物半導(dǎo)體有源層的材料可W為非晶IGZ0(Indium Gallium Zinc Oxide,鋼嫁鋒氧化物）、ITZO(Indium Tin Zinc Oxide,鋼錫鋒氧化物）、 HIZO(Hafnium Indium Zinc Oxide,給鋼鋒氧化物）、IZ0(Indium Zinc Oxide,鋼鋒氧化 物）、a-ln&i0、ai0 ;F、In2〇3 ;Sn、In2〇3 ;Mo、Cd2Sn〇4、ZnO ;Al、Ti〇2 ;Nb、W及 Cd-Sn-0 等透明 金屬氧化物半導(dǎo)體材料中的任一種。
[0051] 該里，W所述透明金屬氧化物半導(dǎo)體材料為基材制備所述半導(dǎo)體有源層103時(shí)， 可W獲得相對(duì)較高的載流子遷移率；該樣，在其它條件等同的前提下，所述薄膜晶體管10 的體積得W減小，使得平板顯示器可W獲得更高的分辨率。此外，金屬氧化物薄膜晶體管還 具有穩(wěn)定性高、帶隙大、材料和工藝成本相對(duì)較低等優(yōu)點(diǎn)。進(jìn)一步的，當(dāng)所述半導(dǎo)體有源層 103為金屬氧化物半導(dǎo)體有源層時(shí)，雙柵結(jié)構(gòu)的形成還可W有效的減少金屬氧化物半導(dǎo)體 有源層的闊值電壓漂移，從而增強(qiáng)金屬氧化物薄膜晶體管10的穩(wěn)定性。
[0052] 基于上述描述，參考圖1和圖3所示，當(dāng)所述半導(dǎo)體有源層103為金屬氧化物半導(dǎo) 體有源層時(shí)，所述層間絕緣層106優(yōu)選設(shè)置在所述源極104和所述漏極105與所述半導(dǎo)體 有源層103之間；在此情況下，所述層間絕緣層106還可W作為刻蝕阻擋層。
[0053] 此時(shí)，所述源極104和所述漏極105可W分別通過設(shè)置在所述層間絕緣層106中 的源極接觸孔和漏極接觸孔與所述半導(dǎo)體有源層103接觸。
[0054] 該樣，當(dāng)在所述金屬氧化物半導(dǎo)體有源層的上方形成所述源極104和所述漏極 105時(shí)，由于所述層間絕緣層106位于所述半導(dǎo)體有源層103之上，因此可為所述半導(dǎo)體有 源層103起刻蝕阻擋的作用，在通過刻蝕工藝形成所述源極104和所述漏極105時(shí)可使所 述半導(dǎo)體有源層103不會(huì)被刻蝕掉。
[00巧]在此基礎(chǔ)上，優(yōu)選的，所述第二柵極107可W與所述源極104和所述漏極105同層 設(shè)置，優(yōu)選的，H者具有相同的材質(zhì)。
[0056] 需要說明的是，該里所述的同層設(shè)置實(shí)際上是指所述源極104和所述漏極105、W 及所述第二柵極107通過同一次構(gòu)圖工藝，優(yōu)選的，H者可W由相同的膜層制得。通過使所 述源極104和所述漏極105、W及所述第二柵極107在同一次構(gòu)圖工藝中形成，不僅可W簡(jiǎn) 化制備工藝，同時(shí)還能節(jié)約材料。相比于現(xiàn)有技術(shù)中單柵結(jié)構(gòu)的薄膜晶體管，本發(fā)明的實(shí)施 例可在不增加構(gòu)圖工藝次數(shù)的前提下制備出具有雙柵結(jié)構(gòu)的薄膜晶體管，從而提高所述薄 膜晶體管10的柵控能力，并進(jìn)一步延長(zhǎng)其使用壽命。
[0057] 進(jìn)一步的，所述源極104和所述漏極105、W及所述第二柵極107優(yōu)選均為金屬電 極。
[0058] 該樣，所述第二柵極107不僅可與所述第一柵極101共同控制所述薄膜晶體管10， 而且由于所述第二柵極107采用不透明的金屬材質(zhì)制得，其還可W遮擋在所述半導(dǎo)體有源 層103的上方，從而減弱光照引起的金屬氧化物半導(dǎo)體闊值電壓的漂移，W保證所述薄膜 晶體管10的穩(wěn)定性。
[0059] 本發(fā)明的實(shí)施例還提供一種陣列基板，如圖5和圖6所示，包括上述的薄膜晶體管 10, W及與所述薄膜晶體管10的漏極105電連接的像素電極20。
[0060] 其中，所述像素電極20與所述漏極105電連接的方式可W包括W下兩種：第一，參 考圖5所示，所述像素電極20直接搭橋連接在所述漏極105的上方；第二，參考圖6所示， 所述像素電極20通過設(shè)置在所述薄膜晶體管10上方的純化層111中的像素電極接觸孔與 所述漏極105相連。
[0061] 在此基礎(chǔ)上，優(yōu)選的，如圖7所示，所述第二柵極107可W與所述像素電極20同層 設(shè)置，且具有相同的材質(zhì)。
[0062] 需要說明的是，所述同層設(shè)置是指，所述第二柵極107和所述像素電極20通過同 一次構(gòu)圖工藝，優(yōu)選的，兩者由相同的膜層制得。
[0063] 基于上述描述可知，所述第二柵極107還有可能與所述源極104和所述漏極105 通過同一次構(gòu)圖工藝形成；在此情況下，所述源極104和所述漏極105、所述第二柵極107、 W及所述像素電極20均在同一次構(gòu)圖工藝中由相同的膜層得到，此時(shí)便需要將W上電極 均設(shè)置為透明電極。
[0064] 當(dāng)然，在本發(fā)明的實(shí)施例中，所述第二柵極107也可W僅與所述源極104和所述漏 極105同層設(shè)置；或者，所述第二柵極107還可W僅與所述像素電極20同層設(shè)置。在該兩 種情況下，所述第二柵極107的材質(zhì)只需與同層設(shè)置的其它電極一致即可。
[0065] 示例的，在所述薄膜晶體管10的第二柵極107與所述薄膜晶體管10的源極104 和漏極105不同層設(shè)置的情況下，考慮到制備工藝的簡(jiǎn)化，所述第二柵極107便可W與所述 像素電極20通過同一次構(gòu)圖工藝形成。此時(shí)，所述第二柵極107與所述像素電極20均為 透明電極。
[0066] 或者，如圖8所示，在所述薄膜晶體管10的第二柵極107與所述薄膜晶體管10的 源極104和漏極105不同層設(shè)置的情況下，所述像素電極20還可W設(shè)置在所述源極104和 所述漏極105之上且平鋪在整個(gè)基板的表面；此時(shí)，與所述薄膜晶體管10相對(duì)的部分像素 電極同時(shí)還可作為所述第二柵極107。
[0067] 該樣，所述第二柵極107實(shí)際上為所述像素電極20的一部分，由于所述像素電極 20與所述漏極105電連接，因此所述第二柵極107的控制信號(hào)是由控制所述漏極105的數(shù) 據(jù)線提供的；與此同時(shí)，所述第一柵極101的控制信號(hào)是由柵線提供的。由此可知，基于上 述結(jié)構(gòu)的薄膜晶體管的兩個(gè)柵極的控制信號(hào)是由不同的信號(hào)控制線提供的。
[0068] 在此基礎(chǔ)上，可選的，所述陣列基板還可W包括公共電極（圖中未示出）。
[0069] 本發(fā)明的實(shí)施例還提供一種顯示裝置，包括上述的陣列基板。
[0070] 基于上述描述可知，本發(fā)明的實(shí)施例提供的所述薄膜晶體管10具有雙柵結(jié)構(gòu)，其 同時(shí)包括第一柵極101和第二柵極107。利用該雙柵結(jié)構(gòu)的薄膜晶體管10控制所述陣列基 板中的每個(gè)像素單元，可W增強(qiáng)所述薄膜晶體管10柵控能力，使得所述薄膜晶體管10的性 能保持穩(wěn)定，并進(jìn)一步增強(qiáng)其使用壽命。
[0071] 相應(yīng)的，本發(fā)明的實(shí)施例還提供一種薄膜晶體管10的制備方法，所述方法包括： 形成第一柵極101、位于所述第一柵極101上方的柵絕緣層102、位于所述柵絕緣層102上 方的半導(dǎo)體有源層103、與所述半導(dǎo)體有源層103相接觸的源極104和漏極105 ;在此基礎(chǔ) 上，所述方法還包括；形成層間絕緣層106 W及形成第二柵極107 ;其中，所述層間絕緣層 106形成在所述第二柵極107和所述半導(dǎo)體有源層103之間。
[0072] 具體的，所述層間絕緣層103可W形成在所述半導(dǎo)體有源層103與所述源極104 和所述漏極105之間和/或形成在所述源極104和所述漏極105背離所述半導(dǎo)體有源層 103的一側(cè)。
[0073] 基于上述方法形成的所述薄膜晶體管10可W包括W下結(jié)構(gòu)：
[0074] 第一，參考圖1和圖3所示，所述薄膜晶體管10包括依次設(shè)置在基板100上的第 一柵極101，柵絕緣層102,半導(dǎo)體有源層103,層間絕緣層106,同層設(shè)置的源極104和漏極 105與第二柵極107。
[00巧]第二，參考圖2所示，所述薄膜晶體管10包括依次設(shè)置在基板100上的第一柵極 101，柵絕緣層102,半導(dǎo)體有源層103,源極104和漏極105,層間絕緣層106, W及第二柵極 107。
[0076] 第H，參考圖4所示，所述薄膜晶體管10包括依次設(shè)置在基板100上的第一柵極 101，柵絕緣層102,半導(dǎo)體有源層103,層間絕緣層106,源極104和漏極105,層間絕緣層 106, W及第二柵極107。
[0077] 基于此，通過形成上述具有雙柵結(jié)構(gòu)的薄膜晶體管10,可W有效的增強(qiáng)所述薄膜 晶體管10的柵控能力，使得所述薄膜晶體管10的性能保持長(zhǎng)期穩(wěn)定，并進(jìn)一步提高其使用 壽命。
[0078] 該里，由于所述薄膜晶體管10具有雙柵結(jié)構(gòu)，在所述層間絕緣層106背離所述半 導(dǎo)體有源層103的一側(cè)還形成有所述第二柵極107,因此位于所述第一柵極101和所述第二 柵極107之間的絕緣層（包括所述柵絕緣層102和所述層間絕緣層106)中應(yīng)設(shè)置有過孔， 即所述柵極接觸孔，W使所述第一柵極101和所述第二柵極107能夠保持電連接。
[0079] 在此基礎(chǔ)上，所述方法還可W包括在所述柵絕緣層102和所述層間絕緣層106中 形成柵極接觸孔的步驟。
[0080] 該樣一來，所述第二柵極107便可W通過所述柵極接觸孔與所述第一柵極101實(shí) 現(xiàn)電連接。在此情況下，所述第一柵極101和所述第二柵極107便可W通過同一種信號(hào)進(jìn) 行控制，從而避免信號(hào)控制線繁多而造成的線路兀雜。
[0081] 基于上述，所述半導(dǎo)體有源層103可W為金屬氧化物半導(dǎo)體有源層。所述金屬氧 化物半導(dǎo)體有源層的形成步驟具體可W包括；在所述柵絕緣層102的上方形成金屬氧化物 半導(dǎo)體薄膜，并通過一次構(gòu)圖工藝形成金屬氧化物半導(dǎo)體有源層。
[0082] 其中，所述金屬氧化物半導(dǎo)體薄膜的材料可W為非晶IGZ0、ITZ0、HIZ0、IZ0、 a-InSiO、化0 ;F、1叫〇3 ;Sn、1叫〇3 ;Mo、CdaSnCV ZnO ;A1、Ti〇2 ;佩、W及 Cd-Sn-0 等透明金屬 氧化物半導(dǎo)體材料中的任一種。
[0083] 由于金屬氧化物半導(dǎo)體有源層具有相對(duì)較高的載流子遷移率，因此可在其它條件 相同的前提下，使得所述薄膜晶體管10的體積得W減小，從而提高平板顯示器的分辨率。 此外，金屬氧化物薄膜晶體管還具有穩(wěn)定性高、帶隙大、材料和工藝成本相對(duì)較低等優(yōu)點(diǎn)。 進(jìn)一步的，當(dāng)所述半導(dǎo)體有源層103為金屬氧化物半導(dǎo)體有源層時(shí)，雙柵結(jié)構(gòu)的形成還可 W有效的減少金屬氧化物半導(dǎo)體有源層的闊值電壓漂移，從而增強(qiáng)金屬氧化物薄膜晶體管 10的穩(wěn)定性。
[0084] 在本發(fā)明的實(shí)施例中，所述第二柵極107與所述源極104和所述漏極105優(yōu)選通 過同一次構(gòu)圖工藝形成。
[0085] 該樣一來，通過使所述源極104和所述漏極105、W及所述第二柵極107在同一次 構(gòu)圖工藝中形成，不僅可W簡(jiǎn)化制備工藝，同時(shí)還能節(jié)約材料。
[0086] 該里，所述源極104和漏極105、W及第二柵極107的形成步驟具體可W包括；在 所述層間絕緣層106的上方形成導(dǎo)電層薄膜，W所述層間絕緣層106為刻蝕阻擋層，通過一 次構(gòu)圖工藝形成所述源極104和所述漏極105、W及所述第二柵極107 ;其中，所述第二柵極 107通過至少形成在所述層間絕緣層106和所述柵絕緣層102中的柵極接觸孔與所述第一 柵極101電連接，所述源極104和所述漏極105通過搭接或者過孔連接的方式與所述半導(dǎo) 體有源層103相接觸。
[0087] 基于此，在所述源極104和所述漏極105與所述半導(dǎo)體有源層103之間還形成有 層間絕緣層106的情況下，所述層間絕緣層106中便需形成用于使所述第二柵極107與所 述第一柵極101電連接的柵極接觸孔、W及用于使所述源極104和所述漏極105分別與所 述半導(dǎo)體有源層103接觸的源極接觸孔和漏極接觸孔。
[008引在此基礎(chǔ)上，所述層間絕緣層106的具體形成步驟可W包括；在形成有所述半導(dǎo) 體有源層103的基板上形成絕緣層薄膜，并通過一次構(gòu)圖工藝形成包括柵極接觸孔、源極 接觸孔和漏極接觸孔的層間絕緣層106 ;所述柵極接觸孔至少還形成在所述柵絕緣層102 中；其中，所述柵極接觸孔將所述第一柵極101露出；所述源極接觸孔和所述漏極接觸孔分 別將所述半導(dǎo)體有源層103露出。
[0089] 該樣一來，在后續(xù)的制備工藝中，所述第二柵極107便可W通過所述柵極接觸孔 與所述第一柵極101電連接，所述源極104和所述漏極105便可W通過所述源極接觸孔和 所述漏極接觸孔與所述半導(dǎo)體有源層103接觸。
[0090] 進(jìn)一步的，當(dāng)通過一次構(gòu)圖工藝形成所述源極104和漏極105、W及第二柵極107 時(shí)，可W直接在所述層間絕緣層106的上方沉積金屬層薄膜W作為導(dǎo)電層薄膜。也就是說， 所述源極104和所述漏極105、W及所述第二柵極107均由金屬材料制得。
[0091] 該樣，所述第二柵極107采用不透明的金屬材料制得，可在所述半導(dǎo)體有源層103 的上方起遮光作用，從而減弱光照引起的金屬氧化物半導(dǎo)體闊值電壓的漂移，W保證所述 薄膜晶體管10的穩(wěn)定性。
[0092] 下面將提供一個(gè)具體的實(shí)施例對(duì)所述薄膜晶體管10的制備方法進(jìn)行詳細(xì)的介 紹。
[0093] 所述薄膜晶體管10的制備方法如圖9所示，具體包括：
[0094] S101、如圖10(a)所示，通過一次構(gòu)圖工藝在基板100上形成第一柵極101。
[0095] 該里，所述第一柵極101的形成過程具體可W包括；采用姍射法或者熱蒸發(fā)法在 所述基板100的表面沉積金屬層薄膜，并通過一次構(gòu)圖工藝形成所述第一柵極101。
[009引其中，所述金屬層薄膜的厚度約為20()()~ 10000又，其可W為單層薄膜或者多層 薄膜；所述金屬層薄膜的材料可W選用化、w、化、Ti、化、Mo等金屬或其合金。
[0097] S102、如圖10(b)所示，在形成有所述第一柵極101的基板上形成柵絕緣層102。
[0098] 具體的，所述柵絕緣層102的形成過程可W包括；通過陽CVD(Plasma Enhanced 化emical Vapor D巧osition，等離子體增強(qiáng)化學(xué)氣相沉積）法在所述第一柵極101的上方 沉積厚度約為2000~8000A的絕緣層薄膜，W形成所述柵絕緣層102。
[0099] 其中，所述絕緣層薄膜的材料可W選用氧化物、氮化物、W及氮氧化合物中的任一 種。當(dāng)通過陽CVD法形成氧化娃時(shí)，所需的反應(yīng)氣體為Si&和馬0 ;當(dāng)通過陽CVD法形成氮 化物時(shí)，所需的反應(yīng)氣體為Si&、NH3和馬；當(dāng)通過PECVD法形成氮氧化合物時(shí)，所需的反應(yīng) 氣體為SiH2Cl2、NH3和馬。
[0100] S103、參考圖10(b)所示，通過一次構(gòu)圖工藝在形成有所述柵絕緣層102的基板上 形成半導(dǎo)體有源層103。
[0101] 該里，所述半導(dǎo)體有源層103的形成過程具體可W包括；采用姍射法或者熱蒸發(fā) 法在所述柵絕緣層102的上方沉積一層金屬氧化物半導(dǎo)體薄膜，并通過一次構(gòu)圖工藝形成 所述半導(dǎo)體有源層103。
[0102] 其中，所述金屬氧化物半導(dǎo)體薄膜的厚度約為100~2000A;所述金屬氧化物半 導(dǎo)體薄膜的材料可 W選用非晶 IGZ0、ITZ0、HIZ0、IZ0、a-InZn0、Zn0 ;F、In2〇3 ;Sn、In2〇3 ;Mo、 CdaSnCV ZnO ;A1、Ti化；Nb、W及Cd-Sn-0等透明金屬氧化物材料中的任一種。
[0103] S 104、如圖10(c)所示，通過一次構(gòu)圖工藝在形成有所述半導(dǎo)體有源層103的基 板上形成層間絕緣層106 ;其中，所述層間絕緣層106中形成有源極接觸孔108和漏極接觸 孔109、W及柵極接觸孔110。
[0104] 具體的，所述層間絕緣層106的形成過程可W包括；通過PECVD法在所述半導(dǎo)體有 源層的上方沉積厚度約為500~4(K)0A的絕緣層薄膜，通過一次構(gòu)圖工藝在所述絕緣層薄 膜中形成源極接觸孔108和漏極接觸孔109、W及柵極接觸孔110。需要說明的是，當(dāng)通過 構(gòu)圖工藝在所述絕緣層薄膜中形成所述柵極接觸孔110時(shí)，所述柵極接觸孔110同時(shí)還形 成在所述柵絕緣層102中。
[0105] 其中，所述絕緣層薄膜的材料可W選用氧化物、氮化物、W及氮氧化合物、W及氧 化鉛中的任一種，其可W采用單層結(jié)構(gòu)，也可W采用多層結(jié)構(gòu)。
[0106] 在本步驟中，所述層間絕緣層106的構(gòu)圖方法可W分為W下兩種情況：
[0107] 第一，采用半色調(diào)掩膜板或者灰色調(diào)掩膜板對(duì)所述絕緣層薄膜1060進(jìn)行構(gòu)圖。 [010引具體的，如圖11(a)所示，在形成有所述半導(dǎo)體有源層103的基板上形成絕緣層薄 膜1060,并在所述絕緣層薄膜1060的上方涂覆光刻膠30。
[0109] 如圖11(b)所示，采用半色調(diào)掩膜板或者灰色調(diào)掩膜板對(duì)所述光刻膠30進(jìn)行曝光 和顯影，形成光刻膠完全保留部分301、光刻膠半保留部分302和光刻膠完全去除部分（圖 中未示出）；其中，所述光刻膠完全去除部分對(duì)應(yīng)待形成的柵極接觸孔，所述光刻膠半保留 部分302對(duì)應(yīng)待形成的源極接觸孔和漏極接觸孔，所述光刻膠完全保留部分301對(duì)應(yīng)其它 區(qū)域。
[0110] 通過第一次刻蝕工藝將所述光刻膠完全去除部分對(duì)應(yīng)的所述絕緣層薄膜（包括 對(duì)應(yīng)層間絕緣層的絕緣層薄膜和對(duì)應(yīng)柵絕緣層的絕緣層薄膜）刻蝕掉，W形成所述柵極接 觸孔（圖中未示出）。
[0111] 如圖11(C)所示，通過灰化工藝去除所述光刻膠半保留區(qū)域302對(duì)應(yīng)的所述光刻 膠30。
[0112] 如圖11(d)所示，通過第二次刻蝕工藝將露出的所述絕緣層薄膜1060刻蝕掉，W 形成所述源極接觸孔108和所述漏極接觸孔109。
[0113] 最后通過剝離工藝去除剩余的光刻膠。
[0114] 基于上述描述，所述半色調(diào)掩膜板工作原理如下：通過控制所述半色調(diào)掩膜板上 不同區(qū)域的所述遮光金屬層的厚度，使曝光在不同區(qū)域的透過光的強(qiáng)度有所不同，從而在 對(duì)所述光刻膠進(jìn)行選擇性的曝光、顯影后，形成分別與所述半色調(diào)掩膜板的完全不透明部 分、半透明部分、完全透明部分對(duì)應(yīng)的光刻膠完全保留部分、光刻膠半保留部分、光刻膠完 全去除部分。該樣，在第一次刻蝕后，所述光刻膠完全保留部分和所述光刻膠半保留部分 覆蓋的薄膜均被保留，此后，由于所述光刻膠完全保留部分的光刻膠厚度大于所述光刻膠 半保留部分的光刻膠厚度，當(dāng)所述光刻膠半保留部分的光刻膠通過灰化處理去除掉后，所 述光刻膠完全保留部分的光刻膠依然存在，該樣便可W對(duì)露出部分的薄膜進(jìn)行選擇性的刻 蝕，從而得到至少兩層不同的圖案層。
[0115] 所述灰色調(diào)掩膜板與所述半色調(diào)掩膜板的原理類似，在此不再費(fèi)述。
[0116] 其中，本發(fā)明實(shí)施例中所指的所述光刻膠均為正性膠，即所述半色調(diào)掩膜板中，所 述光刻膠完全去除部分對(duì)應(yīng)的區(qū)域?yàn)橥耆毓鈪^(qū)域，對(duì)應(yīng)所述半色調(diào)掩膜板的材料為透光 材料；所述光刻膠半保留部分對(duì)應(yīng)的區(qū)域?yàn)榘肫毓鈪^(qū)域，對(duì)應(yīng)所述半色調(diào)掩膜板的材料為 半透光材料；所述光刻膠完全保留部分對(duì)應(yīng)的區(qū)域?yàn)椴黄毓鈪^(qū)域，對(duì)應(yīng)所述半色調(diào)掩膜板 的材料為不透光材料。
[0117] 第二，采用普通掩膜板對(duì)所述絕緣層薄膜進(jìn)行構(gòu)圖。
[0118] 具體的，在形成有所述半導(dǎo)體有源層103的基板上形成絕緣層薄膜，并在所述絕 緣層薄膜的上方涂覆光刻膠。
[0119] 采用普通掩膜板對(duì)所述光刻膠進(jìn)行曝光和顯影，形成光刻膠保留部分和光刻膠去 除部分；其中，所述光刻膠去除部分對(duì)應(yīng)待形成的柵極接觸孔、源極接觸孔和漏極接觸孔， 所述光刻膠保留部分對(duì)應(yīng)其它區(qū)域。
[0120] 通過刻蝕工藝將所述光刻膠去除部分對(duì)應(yīng)的所述絕緣層薄膜（包括層間絕緣層 的薄膜和柵絕緣層的薄膜）刻蝕掉；此處，由于所述絕緣層薄膜的材料與所述金屬氧化物 半導(dǎo)體有源層的材料的刻蝕選擇比很大，因此可W直接通過干刻形成所述柵極接觸孔、源 極接觸孔和漏極接觸孔。
[0121] 最后通過剝離工藝去除剩余的光刻膠。
[0122] S105、如圖10(d)所示，通過一次構(gòu)圖工藝在形成有所述層間絕緣層106的基板上 形成源極104和漏極105、W及第二柵極107。
[0123] 其中，所述源極104和所述漏極105分別通過位于所述層間絕緣層106中的源極 接觸孔108和漏極接觸孔109與所述半導(dǎo)體有源層103接觸，所述第二柵極107通過位于 所述層間絕緣層106 W及所述柵絕緣層102中的柵極接觸孔110與所述第一柵極101電連 接。
[0124] 該里，所述源極104和所述漏極105、W及所述第二柵極107的形成過程具體可W 包括：采用姍射法或者熱蒸發(fā)法在所述層間絕緣層106的上方沉積金屬層薄膜，并通過一 次構(gòu)圖工藝形成所述源極104和所述漏極105, W及所述第二柵極107。
[012引所述金屬層薄膜的厚度約為2000-10000A，其可W為單層薄膜或者多層薄膜； 所述金屬層薄膜的材料可W選用化、W、化、Ti、化、Mo等金屬或其合金。
[0126] 基于上述步驟S101-S105,本發(fā)明的實(shí)施例通過四次構(gòu)圖工藝即可形成圖1所示 的薄膜晶體管10。相比于現(xiàn)有技術(shù)中單柵結(jié)構(gòu)的薄膜晶體管10,該方法在不增加構(gòu)圖工藝 次數(shù)的前提下制備出了具有雙柵結(jié)構(gòu)的薄膜晶體管，可提高所述薄膜晶體管10的柵控能 力，并延長(zhǎng)其使用壽命。
[0127] 本發(fā)明的實(shí)施例還提供一種陣列基板的制備方法，具體可W包括上述的薄膜晶體 管10的制備方法，在此基礎(chǔ)上，所述方法還可W包括形成與所述薄膜晶體管10的漏極105 電連接的像素電極20。
[0128] 其中，在所述薄膜晶體管10的第二柵極107與所述薄膜晶體管10的源極104和 漏極105通過不同構(gòu)圖工藝形成的情況下，所述第二柵極107與所述像素電極20可W通過 一次構(gòu)圖工藝形成。
[0129] 基于此，下面再提供一個(gè)具體的實(shí)施例對(duì)所述陣列基板的制備方法進(jìn)行詳細(xì)的介 紹。
[0130] 所述陣列基板的制備方法如圖12所示；其中，步驟S201-S203與步驟S101-S103 類似。在此基礎(chǔ)上，所述方法進(jìn)一步包括：
[0131] S204、如圖10(e)所示，通過一次構(gòu)圖工藝在形成有所述半導(dǎo)體有源層103的基板 上形成層間絕緣層106 ;其中，所述層間絕緣層106中形成有源極接觸孔108和漏極接觸孔 109。
[0132] S205、如圖10(f)所示，通過一次構(gòu)圖工藝在形成有所述層間絕緣層106的基板上 形成源極104和漏極105。
[0133] 其中，所述源極104和所述漏極105通過形成在所述層間絕緣層106中的源極接 觸孔108和漏極接觸孔109與所述半導(dǎo)體有源層103接觸。
[0134] S206、如圖10(g)所示，通過一次構(gòu)圖工藝在形成有所述源極104和所述漏極105 的基板上形成純化層111 ;其中，所述純化層111中形成有像素電極接觸孔112和柵極接觸 孔 110。
[0135] 所述像素電極接觸孔112用于實(shí)現(xiàn)所述像素電極20與所述漏極105之間的電連 接，所述柵極接觸孔110用于實(shí)現(xiàn)所述第二柵極107與所述第一柵極101之間的電連接。需 要說明的是，所述柵極接觸孔110同時(shí)還形成在所述層間絕緣層106和所述柵絕緣層102 中。
[0136] 該里，所述純化層111的具體形成過程可W參見上一實(shí)施例中所述層間絕緣層 106的具體形成過程，即，其可W采用普通掩膜工藝或者半色調(diào)掩膜工藝，該里不再費(fèi)述。
[0137] S207、如圖10化）所示，通過一次構(gòu)圖工藝在形成有所述純化層111的基板上形成 第二柵極107和像素電極20。
[013引其中，所述像素電極20通過位于所述純化層111中的像素電極接觸孔112與所述 漏極105電連接，所述第二柵極107通過位于所述純化層111、所述層間絕緣層106、W及所 述柵絕緣層102中的柵極接觸孔110與所述第一柵極101電連接。
[0139] W上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何 熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明掲露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)W所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種薄膜晶體管，包括第一柵極、位于所述第一柵極上方的柵絕緣層、位于所述柵絕 緣層上方的半導(dǎo)體有源層、與所述半導(dǎo)體有源層相接觸的源極和漏極；其特征在于，還包括 層間絕緣層和第二柵極； 其中，所述層間絕緣層設(shè)置在所述第二柵極和所述半導(dǎo)體有源層之間。
2. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述第二柵極通過至少設(shè)置在所 述柵絕緣層和所述層間絕緣層中的柵極接觸孔與所述第一柵極電連接。
3. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述半導(dǎo)體有源層為金屬氧化物 半導(dǎo)體有源層。
4. 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的薄膜晶體管，其特征在于，所述層間絕緣層為刻蝕 阻擋層。
5. 根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述第二柵極與所述源極和所述 漏極同層設(shè)置。
6. 根據(jù)權(quán)利要求5所述的薄膜晶體管，其特征在于，所述第二柵極與所述源極和所述 漏極均為金屬電極。
7. -種陣列基板，其特征在于，包括權(quán)利要求1-5任一項(xiàng)所述的薄膜晶體管。
8. 根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，所述陣列基板還包括與所述薄膜晶 體管的漏極電連接的像素電極； 其中，所述第二柵極與所述像素電極同層設(shè)置。
9. 一種顯示裝置，其特征在于，包括權(quán)利要求7-8任一項(xiàng)所述的陣列基板。
10. -種薄膜晶體管的制備方法，包括：形成第一柵極、位于所述第一柵極上方的柵絕 緣層、位于所述柵絕緣層上方的半導(dǎo)體有源層、與所述半導(dǎo)體有源層相接觸的源極和漏極； 其特征在于，所述方法還包括： 形成層間絕緣層； W及形成第二柵極； 其中，所述層間絕緣層形成在所述第二柵極和所述半導(dǎo)體有源層之間。
11. 根據(jù)權(quán)利要求10所述的方法，其特征在于，所述第二柵極與所述源極和所述漏極 通過一次構(gòu)圖工藝形成。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述方法還包括在所述柵絕緣層和所 述層間絕緣層中形成柵極接觸孔的步驟； 其中，所述第二柵極通過所述柵極接觸孔與所述第一柵極電連接。
13. 根據(jù)權(quán)利要求12所述的方法，其特征在于，所述半導(dǎo)體有源層的形成步驟具體包 括：在所述柵絕緣層的上方形成金屬氧化物半導(dǎo)體薄膜，并通過一次構(gòu)圖工藝形成金屬氧 化物半導(dǎo)體有源層； 所述源極和所述漏極、W及所述第二柵極的形成步驟具體包括： 在所述層間絕緣層的上方形成導(dǎo)電層薄膜，W所述層間絕緣層為刻蝕阻擋層，通過一 次構(gòu)圖工藝形成所述源極和所述漏極、W及所述第二柵極； 其中，所述第二柵極通過所述柵極接觸孔與所述第一柵極電連接。
14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，所述在所述層間絕緣層的上方形成導(dǎo) 電層薄膜具體為： 在所述層間絕緣層的上方沉積金屬層薄膜。
15. -種陣列基板的制備方法，其特征在于，所述方法包括權(quán)利要求10-13任一項(xiàng)所述 的薄膜晶體管的制備方法。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述方法還包括形成與所述薄膜晶體 管的漏極電連接的像素電極； 其中，所述第二柵極與所述像素電極通過一次構(gòu)圖工藝形成。
【文檔編號(hào)】H01L29/786GK104465788SQ201510001865
【公開日】2015年3月25日 申請(qǐng)日期:2015年1月4日 優(yōu)先權(quán)日:2015年1月4日
【發(fā)明者】劉翔 申請(qǐng)人:京東方科技集團(tuán)股份有限公司