本發(fā)明涉及一種電路板封裝結(jié)構(gòu)，特別是一種板級嵌入式封裝結(jié)構(gòu)及其制作方法，其可應(yīng)用于半導(dǎo)體芯片，尤其是電容式指紋傳感器、CMOS圖像傳感器(CIS)等傳感器芯片的封裝。

背景技術(shù)：

目前，引線鍵合技術(shù)普遍被應(yīng)用于電容式傳感器或CIS芯片的封裝過程中。例如，現(xiàn)有電容式傳感器IC/CIS封裝通常采用引線鍵合技術(shù)實現(xiàn)芯片上觸盤與封裝內(nèi)部走線之間的互連。然則，這些技術(shù)都存在不足之處。

即以圖1所示的封裝結(jié)構(gòu)為例，其至少具有如下不足：

1、引線鍵合技術(shù)為基于單芯片的線鍵合連接，且針對單芯片上多I/O pad(I/O焊盤)數(shù)的多線鍵合是非同步的，工藝速度慢。

2、線與線的鍵合結(jié)合技術(shù)在芯片上形成了相當(dāng)?shù)母叨?。在指紋傳感器芯片被封裝后，這將導(dǎo)致指紋與芯片之間存在相當(dāng)遠(yuǎn)的距離,從而嚴(yán)重影響傳感器的靈敏度。

3、采用線結(jié)合技術(shù)及芯片置于載板上的技術(shù)，最終形成的封裝結(jié)構(gòu)的厚度較大。

4、這種封裝形式的成本高。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的在于提供一種改良的板級嵌入式封裝結(jié)構(gòu)及其制作方法，以克服現(xiàn)有技術(shù)中的不足。

為實現(xiàn)前述發(fā)明目的，本發(fā)明采用的技術(shù)方案包括：

在本發(fā)明的一實施例中，一種板級嵌入式封裝結(jié)構(gòu)包括：

電路板；

設(shè)于所述電路板內(nèi)的、用以容置半導(dǎo)體芯片的開口或空腔，

分別設(shè)置于所述電路板的第一表面和第二表面的第一線路層和第二線路層，且所述第一線路層和第二線路層經(jīng)貫穿所述電路板的導(dǎo)電通路電連接，所述第一線路層表面與第二線路層表面分別對應(yīng)所述電路板的最高表面和最低表面；

設(shè)置于所述開口或空腔內(nèi)的半導(dǎo)體芯片，所述芯片經(jīng)第二線路與第一線路層電連接，且所述芯片的I/O焊盤(I/O pad)表面至少自所述第二線路層表面露出，并與所述第二線路層表面或所述電路板的最低表面處于同一平面；

封裝材料，用以覆蓋所述電路板的第一表面、第一線路層及填充所述開口或空腔內(nèi)未被所述芯片占據(jù)的空間。

作為較為優(yōu)選的實施方案之一，所述電路板的第一表面上還設(shè)置有模塊對位標(biāo)識，至少用于輔助所述芯片精準(zhǔn)放置。

作為較為優(yōu)選的實施方案之一，所述第一線路層包含所述模塊對位標(biāo)識。

進(jìn)一步的，部分或全部的所述模塊對位標(biāo)識能夠作為連接線路及提供導(dǎo)電功能。

作為較為優(yōu)選的實施方案之一，所述開口或空腔在豎直方向上的最高表面和最低表面分別為所述電路板的最高表面或所述第一線路層表面和所述電路板的最低表面或所述第二線路層表面，而所述開口或空腔在水平方向上的邊界為所述電路板在第一表面和第二表面之間的開口或空腔之側(cè)壁，同時所述開口或空腔包括第一空間、第二空間和第三空間，其中所述第一空間分布在所述電路板的第一表面和第二表面之間，所述第二空間分布在所述電路板的第一表面與所述第一線路層表面之間，所述第三空間分布在所述電路板的第二表面與所述第二線路層表面之間。

進(jìn)一步的，所述第一空間的側(cè)壁為所述電路板第一表面和第二表面之間的電路板連續(xù)截面，而所述第二空間和第三空間無側(cè)壁。

進(jìn)一步的，所述半導(dǎo)體芯片為傳感器芯片，所述傳感器芯片的傳感面和I/O焊盤表面與所述第二線路層表面或所述電路板的最低表面共平面。

進(jìn)一步的，所述封裝材料還可延伸至覆蓋電路板的第二表面。

進(jìn)一步的，所述板級嵌入式封裝結(jié)構(gòu)還包括第三線路層，設(shè)置在封裝材料上，并經(jīng)貫穿封裝材料的導(dǎo)電通路與第一線路層電連接。

作為較為優(yōu)選的實施方案之一，所述板級嵌入式封裝結(jié)構(gòu)還包括焊接掩膜，用以覆蓋所 述電路板的第二表面以及所述第二、第三線路層和封裝材料，但所述芯片的傳感面自覆蓋所述第二線路層的焊接掩膜中露出。

作為較為優(yōu)選的實施方案之一，所述板級嵌入式封裝結(jié)構(gòu)還包括保護(hù)層，其至少連續(xù)掩蓋所述傳感器芯片的傳感面，或至少連續(xù)掩蓋所述電路板第二表面的焊接掩膜及所述傳感器芯片的傳感面。

進(jìn)一步的，所述板級嵌入式封裝結(jié)構(gòu)還包括焊點陣列，其設(shè)置在覆蓋所述第三線路層和封裝材料表面的焊接掩膜開口中并與所述第三線路層電連接，所述焊點陣列包括球柵陣列或觸點陣列。

在本發(fā)明的一實施例中，所述板級嵌入式封裝結(jié)構(gòu)的制作方法包括：

(1)提供電路板，所述電路板的第一表面和第二表面分別設(shè)置有第一線路層和第二線路層，所述第一線路層和第二線路層經(jīng)貫穿所述電路板的導(dǎo)電通路電連接，且所述電路板上設(shè)置有用于容置半導(dǎo)體芯片的開口或空腔；

(2)在所述第二線路層表面上貼附粘接膜，并將所述芯片倒置入所述開口或空腔，且使所述芯片的傳感面與粘接膜粘接固定；

(3)至少在所述電路板的第一表面、所述第一線路層表面及所述開口或空腔上施加封裝材料，使所述電路板的第一表面、所述第一線路層被封裝材料覆蓋，以及使所述開口或空腔被封裝材料及所述芯片完全填充；

(4)去除所述粘接膜，并在所述第二線路層表面上設(shè)置重布線，從而將傳感器芯片與第二線路層電連接，以及在所述封裝材料上形成第三線路層，并使第三線路層與第一線路層電連接；

(5)在步驟(4)所獲器件的兩側(cè)表面上設(shè)置焊接掩膜，但使所述芯片的傳感面自覆蓋所述電路板第二表面及第二線路層表面的焊接掩膜中露出，以及在覆蓋所述第三線路層和封裝材料表面的焊接掩膜開口中設(shè)置焊點陣列，并使所述焊點陣列與第三線路層電連接；

作為較為優(yōu)選的實施方案之一，所述板級嵌入式封裝結(jié)構(gòu)的制作方法還可包括：

(6)至少在所述芯片的傳感面上設(shè)置具有保護(hù)作用的掩蓋結(jié)構(gòu)。

進(jìn)一步的，所述掩蓋結(jié)構(gòu)可包括所述的保護(hù)層。

作為較佳實施方案之一，所述掩蓋結(jié)構(gòu)還可包括覆設(shè)在所述保護(hù)層上的藍(lán)寶石玻璃。

作為較佳實施方案之一，所述掩蓋結(jié)構(gòu)還可包括紅外玻璃，其至少連續(xù)掩蓋所述電路板 第二表面的焊接掩膜及所述傳感器芯片的傳感面，并且所述紅外玻璃與所述傳感器芯片的傳感面之間留有間隙，使透過所述紅外玻璃的光線能夠直接照射到所述傳感器芯片的傳感面上。

與現(xiàn)有技術(shù)相比，本發(fā)明至少具有如下優(yōu)點：

1、該板級嵌入式封裝結(jié)構(gòu)具有高的生產(chǎn)效率和優(yōu)良性能，且成本低廉；

2、該板級嵌入式封裝結(jié)構(gòu)的制作過程是高生產(chǎn)速度的板級封裝過程，明顯優(yōu)于基于單芯片鍵合連線工藝的低效率生產(chǎn)過程；

3、該板級嵌入式封裝結(jié)構(gòu)中，指紋傳感器與芯片的表面之間的距離非常小，因而能有效提升傳感器的靈敏度；

4、利用該板級嵌入式封裝結(jié)構(gòu)，可實現(xiàn)傳感器的小體積封裝。

附圖說明

圖1是采用引線鍵合技術(shù)實現(xiàn)的傳感器芯片封裝結(jié)構(gòu)的示意圖；

圖2是本發(fā)明一實施例中具有第一線路層，開口或空腔以及線路板的襯底的俯視圖；

圖3a是本發(fā)明一實施例中一種具有第一線路層，開口或空腔以及線路板的襯底的橫向剖視圖；

圖3b是本發(fā)明另一實施例中一種具有第一線路層，開口或空腔以及線路板的襯底的橫向剖視圖；

圖4a是本發(fā)明一實施例中一種具有第一線路層，開口或空腔以及線路板的襯底的縱向剖視圖；

圖4b是本發(fā)明另一實施例中一種具有第一線路層，開口或空腔以及線路板的襯底的縱向剖視圖；

圖5a-圖5b是本發(fā)明一實施例中傳感器芯片以傳感面面朝下的狀態(tài)置入開口或空腔中的示意圖；

圖6a-圖6b是以封裝材料封裝圖5b所示器件及去除器件中的粘接膜并將之倒置的示意圖；

圖7是在圖6b所示器件上設(shè)置線路的示意圖；

圖8是在圖7所示器件上設(shè)置焊接掩膜和BGA的示意圖；

圖9是本發(fā)明一實施例中一種電容指紋傳感器芯片封裝結(jié)構(gòu)示意圖；

圖10是本發(fā)明一實施例中一種CIS傳感器芯片封裝結(jié)構(gòu)示意圖；

附圖標(biāo)記說明：指紋傳感器芯片的封裝結(jié)構(gòu)100、封裝基板110、半導(dǎo)體芯片120、半導(dǎo)體芯片傳感面121、半導(dǎo)體芯片傳感面123、導(dǎo)電連線130、封裝膠體140、基板上表面150、電路板1、第一表面101、第二表面102、開口或空腔之側(cè)壁103、開口或空腔之側(cè)壁104、開口或空腔2、第一空間201、第二空間202、第三空間203、模塊對位標(biāo)識3、模塊對位標(biāo)識連接板4、著陸架(landing pad)5、封裝材料6、第一線路層7、第一線路層表面701、第二線路層8、第二線路層表面801、導(dǎo)電通路9、粘接膜10、傳感芯片11、傳感面111、I/O焊盤112、重布線12、第三線路層13、導(dǎo)電通路14、焊接掩膜15、BGA 16、保護(hù)層17、藍(lán)寶石玻璃18、IR玻璃19、間隙20、L-橫向、V-縱向。

具體實施方式

以下結(jié)合實施例及附圖對本發(fā)明的技術(shù)方案作更為具體的解釋說明。

在本發(fā)明的一實施例中，一種板級嵌入式封裝結(jié)構(gòu)的基本結(jié)構(gòu)可以包括：

電路板1，特別是PCB電路板；

第一線路層7和第二線路層8，分別設(shè)置于所述電路板1的第一表面101和第二表面102，且所述第一線路層和第二線路層經(jīng)貫穿所述電路板的導(dǎo)電通路9電連接；

傳感器芯片11，設(shè)置于所述電路板上的開口或空腔2內(nèi)，且所述傳感器芯片11與第二線路層8電連接，特別是直接電連接；

封裝材料6，用以覆蓋所述電路板1的第一表面101、第一線路層及填充所述開口或空腔中未被所述芯片占據(jù)的空間，進(jìn)一步的，所述封裝材料還可延伸至覆蓋電路板1的第二表面102；

第三線路層13，設(shè)置在封裝材料6上，并經(jīng)貫穿封裝材料的導(dǎo)電通路14與第一線路層電連接。

其中，所述傳感器芯片11的傳感面111至少自所述第二線路層8表面801露出，特別是，直接暴露于空氣中。

進(jìn)一步的，還可在所述封裝結(jié)構(gòu)中設(shè)置保護(hù)結(jié)構(gòu)，以掩蓋并保護(hù)傳感器芯片的傳感面。

進(jìn)一步的，所述保護(hù)結(jié)構(gòu)可包括保護(hù)層，其至少掩蓋所述傳感器芯片的傳感面。

進(jìn)一步的，所述傳感器芯片11的I/O焊盤(I/O pad)112經(jīng)線路與第二線路層8上的線 路(Trace)電連接。更進(jìn)一步的，所述芯片的I/O pad表面與第二線路層表面801或所述電路板的最低表面處于同一平面。

進(jìn)一步的，所述電路板1表面，特別是電路板第一表面101上還設(shè)有模塊對位標(biāo)識，用以實現(xiàn)精確的倒裝芯片布置和導(dǎo)電線路互連。

更進(jìn)一步的，所述第一線路層7含有模塊對位標(biāo)識，用于輔助芯片精準(zhǔn)放置。

更進(jìn)一步的，所述第一線路層7含有模塊對位標(biāo)識3，用于輔助芯片精準(zhǔn)放置，全部標(biāo)識或部分標(biāo)識同時成為連接線路和提供導(dǎo)電功能。

而對于用于容置所述芯片的開口或空腔2，其在豎直方向上的最高表面和最低表面分別為第一線路層表面701和第二線路層表面801，即分別為電路板的最高表面和最低表面。同時，所述開口或空腔2在水平方向上的邊界為所述電路板1在第一表面101和第二表102面之間的開口或空腔之側(cè)壁103、104。

進(jìn)一步的講，所述開口或空腔2之空間包括：

第一空間201，即電路板第一表面101和第二表面102之間的開口或空腔空間，

第二空間202，即第一空間上方表面到第一線路層表面701(電路板最高表面)的空間，

以及，第三空間203，即第一空間下方表面到第二層線路層表面801(電路板最低表面)的空間。

更進(jìn)一步的，所述第一空間201的側(cè)壁為電路板第一表面101和第二表面102之間的電路板連續(xù)截面，而所述第二空間和第三空間無側(cè)壁。

進(jìn)一步的，所述板級嵌入式封裝結(jié)構(gòu)還包括焊接掩膜15，用以連續(xù)覆蓋所述電路板1的第二表面102以及所述第二、第三線路層8、13和封裝材料6，但傳感器芯片11的傳感面111自覆蓋所述電路板第二表面102的焊接掩膜中露出。

第一線路層7和第二線路層8分別設(shè)于所述電路板1的第一、第二表面101、102上，且所述第一線路層表面701和第二線路層表面801分別并對應(yīng)于所述開口或空腔2的上、下端面，也即是所述電路板的最高表面和最低表面。

在一更為具體的實施案例中，所述第一線路層還可包含模塊對位標(biāo)識，用以實現(xiàn)精確的芯片布置，該模塊對位標(biāo)識包含與線路連接的對準(zhǔn)標(biāo)記，該線路經(jīng)由導(dǎo)電途徑與第二線路層的線路互聯(lián)，和/或，模塊對位標(biāo)識是用以實現(xiàn)精確芯片布置的對位標(biāo)識。

進(jìn)一步的，參閱圖2，所述模塊對位標(biāo)識可包含模塊對位標(biāo)識3、模塊對位標(biāo)識連接板4、 著陸架5等。

優(yōu)選的，所述傳感器芯片11的傳感面111與第二線路表面801，亦即所述開口或空腔的底端面共平面。

其中，所述第一、第二、第三線路層可優(yōu)選由Cu等材質(zhì)形成。

其中，所述的第三線路層13亦可稱為RDL(重布線層)，其與第二線路層上的線路互連。

進(jìn)一步的，傳感器芯片封裝包含RDL和與第一線路層的線路互聯(lián)的導(dǎo)電途徑。

進(jìn)一步的，RDL線路與封裝積聚層表面連接。

進(jìn)一步的，RDL線路與第一線路層上的線路經(jīng)穿過封裝材料的導(dǎo)電途徑互聯(lián)。

進(jìn)一步的，封裝材料填充于開口或空腔內(nèi)除被傳感器芯片占據(jù)的區(qū)域之外的其余空間、開口或空腔以上的區(qū)域，未被線路和模塊對位標(biāo)識覆蓋的區(qū)域。

進(jìn)一步的，覆蓋了第一線路層、開口或空腔以上的區(qū)域、未被線路和對準(zhǔn)標(biāo)記覆蓋的區(qū)域的封裝材料是一積聚層。

進(jìn)一步的，焊接掩膜層覆蓋積聚層及積聚層上的RDL，但預(yù)留了BGA或LGA區(qū)域。

進(jìn)一步的，焊接掩膜層覆蓋第二線路層，連接I/O pad和第二線路層上的線路，未被第二線路層覆蓋的電路板區(qū)域，但不覆蓋芯片傳感面。

進(jìn)一步的，前述的各導(dǎo)電途徑可以是導(dǎo)電盲孔(blind via)或?qū)щ奝TH(沉銅孔，Plating Through Hole)，但不限于此。

進(jìn)一步的，所述板級嵌入式封裝結(jié)構(gòu)還包括保護(hù)層，其至少連續(xù)掩蓋所述傳感器芯片的傳感面，優(yōu)選的，其至少連續(xù)掩蓋所述電路板第二表面的焊接掩膜及所述傳感器芯片的傳感面。

在一更為具體的實施案例中，所述保護(hù)結(jié)構(gòu)進(jìn)一步包括覆設(shè)在所述保護(hù)層上的藍(lán)寶石玻璃。

在另一更為具體的實施案例中，所述保護(hù)結(jié)構(gòu)進(jìn)一步紅外玻璃，其至少連續(xù)掩蓋所述電路板第二表面的焊接掩膜及所述傳感器芯片的傳感面，并且所述紅外玻璃與所述傳感器芯片的傳感面之間留有間隙，使透過所述紅外玻璃的光線能夠直接照射到所述傳感器芯片的傳感面上。

進(jìn)一步的，所述板級嵌入式封裝結(jié)構(gòu)還包括焊點陣列，其設(shè)置在覆蓋所述第三線路層和封裝材料表面的焊接掩膜開口中并與第三線路層電連接，所述焊點陣列包括BGA(Ball Grid Array)陣列或LGA(Land Grid Array)陣列。

而在本發(fā)明的一實施例中，一種板級嵌入式封裝結(jié)構(gòu)的制作方法可以包括：

(1)提供電路板1，所述電路板的第一表面101和第二表面102分別設(shè)置有第一線路層7和第二線路層8，所述第一線路層7和第二線路層8經(jīng)貫穿所述電路板的導(dǎo)電通路9電連接，且所述電路板1上設(shè)置有能夠容置傳感器芯片11的開口或空腔2，請參閱圖2、圖3a-圖3b，圖4a-圖4b；

(2)在所述電路板1的第二線路層表面801上貼附粘接膜10，并將傳感器芯片以倒置形態(tài)置入所述開口或空腔2，且使傳感器芯片11的傳感面111與粘接膜10粘接固定，請參閱圖5a及圖5b；

(3)至少在所述電路板1的第一表面101及所述開口或空腔2上施加封裝材料6，使電路板1的第一表面101和第一線路層7被封裝材料6覆蓋，以及使所述開口或空腔2被封裝材料6及傳感器芯片11完全填充，且填充的封裝材料6還可延伸至覆蓋電路板的第二表面102，請參閱圖6a；

在該步驟中，還可對封裝材料進(jìn)行平整化處理。

其中，封裝材料可以是模塑化合物(Molding compound)，環(huán)氧樹脂，或環(huán)氧樹脂/填料復(fù)合物等，其填充到空腔以及作為一個平坦堆積層而覆蓋第一線路層。

(4)，請參閱圖6b，去除所述粘接膜10，將器件翻轉(zhuǎn)，并在所述電路板1的第二線路層表面801上設(shè)置重布線12，從而將傳感器芯片11的I/O pad 112與第二線路層8電連接，以及在所述封裝材料6上形成第三線路層13，例如Cu RDL，并使第三線路層13與第一線路層7電連接，請參閱圖7；

其中，與芯片的I/O焊盤112、第二線路8表面的線路聯(lián)結(jié)的前述Cu RDL是通過金屬化、上光阻，光刻，蝕刻和去光阻形成。

進(jìn)一步的，可通過激光打孔而形成盲孔，然后鍍銅形成Cu層，最后上光阻，光刻，蝕刻和去光阻而形成圖案及線路。

(5)在步驟(4)所獲器件的兩側(cè)表面上設(shè)置焊接掩膜15，但使傳感器芯片11的傳感面111自覆蓋所述電路板1第二表面102的焊接掩膜中露出，以及在覆蓋所述電路板第一表面101的焊接掩膜上設(shè)置球柵陣列16或觸點陣列，并使所述球柵陣列或觸點陣列與第三線路層13電連接，請參閱圖8；

其中，焊接掩膜可通過涂布或復(fù)合、光刻和退火形成，并覆蓋兩側(cè)表面除傳感器芯片11的傳感面111和對應(yīng)于BGA或LGA的開口之外的區(qū)域。

(6)至少在所述傳感器芯片11的傳感面111上設(shè)置具有保護(hù)作用的掩蓋結(jié)構(gòu)；

例如，在一實施案例中，請參閱圖9，在器件表面設(shè)置保護(hù)層17，使其至少連續(xù)掩蓋所述電路板第二表面102的焊接掩膜15及所述傳感器芯片11的傳感面111，以及在所述保護(hù)層上覆設(shè)藍(lán)寶石玻璃18或其它類似材料。該封裝結(jié)構(gòu)適于電容指紋傳感器等的封裝。

又例如，在另一實施案例中，請參閱圖10，采用紅外玻璃19至少連續(xù)掩蓋所述電路板第二表面102的焊接掩膜15及所述傳感器芯片的傳感面111，并且所述紅外玻璃與所述傳感器芯片的傳感面之間留有間隙20，使透過所述紅外玻璃的光線能夠直接照射到所述傳感器芯片的傳感面111上。該封裝結(jié)構(gòu)適于CIS(CMOS Image Sensor)傳感器等的封裝。

利用本發(fā)明的設(shè)計可以大幅降低傳感器的封裝成本，減小封裝體積，以及還可有效提升傳感器的性能，例如，大幅提升其靈敏度。

應(yīng)當(dāng)理解，上述實施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。