本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法，特別是涉及一種SiC-LDMOS功率表器件及其制備方法。

背景技術(shù)：

據(jù)統(tǒng)計(jì)，60％至70％的電能是在低能耗系統(tǒng)中使用的，而其中絕大多數(shù)是消耗于電力變換和電力驅(qū)動。在提高電力利用效率中起關(guān)鍵作用的是功率器件，也稱為電力電子器件。如何降低功率器件的能耗已成為全球性的重要課題，在這種情況下，性能遠(yuǎn)優(yōu)于普遍使用的硅器件的SiC器件受到人們青睞。SiC器件具有較高的擊穿電壓、高電流密度、高工作頻率，并具有耐高溫(工作溫度和環(huán)境溫度)和抗輻射的優(yōu)勢，適于在惡劣條件下工作。特別是與傳統(tǒng)的硅器件相比，目前已實(shí)用的SiC器件可大大降低電力電子裝置的功耗，由此將減少設(shè)備的發(fā)熱量，從而可大幅度降低電力變換和驅(qū)動裝置的體積和重量。隨著碳化硅材料技術(shù)的進(jìn)步，各種碳化硅功率器件被研發(fā)出來。從2001年最先投產(chǎn)SiC二極管的德國英飛凌科技開始，美國科銳(Cree)與意法半導(dǎo)體，日本羅姆、三菱電機(jī)等海外廠商也相繼投產(chǎn)。但由于受成本、產(chǎn)量以及可靠性的影響，碳化硅電力電子器件目前在低壓領(lǐng)域?qū)崿F(xiàn)了產(chǎn)業(yè)化，目前的商業(yè)產(chǎn)品電壓等級在600V-1700V。目前，國際上商業(yè)化的SiC功率器件主要是SBD二極管，JFET與MOSFET為代表的場效應(yīng)管。SiC SBD的出現(xiàn)使肖特基二極管的應(yīng)用范圍從原來的250V提高到1700V以上。同時，其高溫特性好，從室溫到由管殼限定的175℃，反向漏電流幾乎沒有增加。由于SiC材料具有三倍于硅的熱導(dǎo)率，高壓SiC場效應(yīng)管器件(>1200V)導(dǎo)通電阻小、開關(guān)頻率快，使的SiC場效應(yīng)管代替Si IGBT成為可能，開關(guān)損耗降低80％以上。

最近幾年，國外SiC功率電子器件研究已經(jīng)從單純的器件制備轉(zhuǎn)向SiC器件的應(yīng)用。目前對于SiC整流器的研究，一方面是對已有器件繼續(xù)進(jìn)行優(yōu)化，使其能滿足軍事和商業(yè)的應(yīng)用；另一方面繼續(xù)開發(fā)更低導(dǎo)通壓降，更小芯片面積和更高工作溫度的器件。Cree公司、Microsemi公司、Infineon公司、Rohm公司的碳化硅肖特基二極管用于變頻或逆變裝置中替代硅快恢復(fù)二極管，顯著提高了工作頻率和整機(jī)效率，大幅度降低了開關(guān)損耗，對于Si-IGBT與SiC-SBD相結(jié)合制作而成的3kV/200A SiC混合模塊，其總體效益遠(yuǎn)遠(yuǎn)超過SiC器件與Si器件的價(jià)格差。對于500W PFC電源模塊，效率同為94％，使用SiC二極管(右)，體積縮少40％，盡管目前預(yù)測SiC SBD產(chǎn)品的價(jià)格是Si器件的5倍，但通過組件中IGBT數(shù)量、濾 波電路的減少等，模塊的成本降低20％。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種SiC-LDMOS功率表器件及其制備方法，以提高SiC-LDMOS功率表器件漂移區(qū)電流，降低器件的導(dǎo)通電阻，提高器件的功率因子。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供提供一種SiC-LDMOS功率表器件，包括：

P-型襯底；

P型外延層，位于所述P-型襯底之上；

N型外延層，位于所述P型外延層之上；

第一溝槽，形成于所述N型外延層之中；

絕緣層，填充于所述第一溝槽之內(nèi)；

多個N型多晶硅層，自下而上間隔分布于所述絕緣層中；

所述第一溝槽的一側(cè)形成有P-型阱，所述P-型阱中形成有N+型源區(qū)及與所述N+型源區(qū)相連的P+型層，所述N+型源區(qū)表面形成有源極金屬，所述N+型源區(qū)與所述第一溝槽之間的表面形成有絕緣柵以及柵金屬層；所述第一溝槽的另一側(cè)形成有N+型漏區(qū)，所述N+型漏區(qū)表面形成有漏極金屬。

作為本發(fā)明的SiC-LDMOS功率表器件的一種優(yōu)選方案，所述多個N型多晶硅層的寬度自下而上依次增大。

作為本發(fā)明的SiC-LDMOS功率表器件的一種優(yōu)選方案，所述N型多晶硅層的數(shù)量為3層。

作為本發(fā)明的SiC-LDMOS功率表器件的一種優(yōu)選方案，所述P-型襯底、P型外延層以及N型外延層的材料為SiC。

本發(fā)明還提供一種SiC-LDMOS功率表器件的制備方法，所述制備方法包括步驟：

1)提供一P-型襯底，于所述P-型襯底表面依次形成P型外延層以及N型外延層；

2)于所述N型外延層中刻蝕出第一溝槽；

3)于所述第一溝槽中形成絕緣層及多個N型多晶硅層，所述多個N形多晶硅層自下而上間隔分布于所述絕緣層中；

4)于所述第一溝槽的一側(cè)形成P-型阱，于所述P-型阱中形成N+型源區(qū)及與所述N+型源區(qū)相連的P+型層，于所述N+型源區(qū)與所述第一溝槽之間的表面形成絕緣柵以及柵金屬層；于所述第一溝槽的另一側(cè)形成N+型漏區(qū)，并制作出源極金屬和漏極金屬。

作為本發(fā)明的SiC-LDMOS功率表器件的制備方法的一種優(yōu)選方案，步驟3)中的多個N型多晶硅層的寬度自下而上依次增大。

作為本發(fā)明的SiC-LDMOS功率表器件的制備方法的一種優(yōu)選方案，步驟3)包括步驟：

3-1)于所述第一溝槽中形成絕緣層，并于所述絕緣層中刻蝕出第二溝槽，然后于所述第二溝槽底部形成第一N型多晶硅層；

3-2)于所述第二溝槽中填充絕緣材料，并于所述絕緣層中刻蝕出第三溝槽，然后于所述第三溝槽底部形成第二N型多晶硅層；

3-3)于所述第三溝槽中填充絕緣材料，并于所述絕緣層中刻蝕出第四溝槽，然后于所述第四溝槽底部形成第三N型多晶硅層，最后于所述第四溝槽中填充絕緣材料。

進(jìn)一步地，所述第二溝槽、第三溝槽及第四溝槽的寬度依次增大，所述第一N型多晶硅層、第二N型多晶硅層及第三N型多晶硅層的寬度依次增大。

作為本發(fā)明的SiC-LDMOS功率表器件的制備方法的一種優(yōu)選方案，所述P-型襯底、P型外延層以及N型外延層的材料為SiC。如上所述，本發(fā)明提供一種SiC-LDMOS功率表器件及其制備方法，包括：P-型襯底；P型外延層，位于所述P-型襯底之上；N型外延層，位于所述P型外延層之上；第一溝槽，形成于所述N型外延層之中；絕緣層，填充于所述第一溝槽之內(nèi)；多個N型多晶硅層，自下而上間隔分布于所述絕緣層中；所述第一溝槽的一側(cè)形成有P-型阱，所述P-型阱中形成有N+型源區(qū)及與所述N+型源區(qū)相連的P+型層，所述N+型源區(qū)表面形成有源極金屬，所述N+型源區(qū)與所述第一溝槽之間的表面形成有絕緣柵以及柵金屬層；所述第一溝槽的另一側(cè)形成有N+型漏區(qū)，所述N+型漏區(qū)表面形成有漏極金屬。本發(fā)明對器件結(jié)構(gòu)進(jìn)行了優(yōu)化，首先，在SiC外延層漂移區(qū)中插入氧溝槽后，使得漂移區(qū)折疊，在相同的漂移區(qū)長度下，器件面積大幅減小，在器件處于關(guān)斷狀態(tài)時，隨著漏極電壓逐漸增加，漂移區(qū)完全耗盡后留下了大量的不可動的正電荷，而氧溝槽中的N型多晶硅中充斥著大量的電子，根據(jù)高斯定理可知，SiC/SiO2界面的電場大大增加，因此，在每層多晶硅的兩端都將產(chǎn)生兩個電場峰值，極大的提高了器件漂移區(qū)電場。由于靠近氧溝槽底部，多晶硅的長度逐漸減小，等效于器件的場氧厚度逐漸增加，可以進(jìn)一步提高器件耐壓。在器件導(dǎo)通時，由于多晶硅層的存在，可以極大的提高漂移區(qū)電流，降低器件的導(dǎo)通電阻，提高器件的功率因子。

附圖說明

圖1～圖2顯示為本發(fā)明的SiC-LDMOS功率表器件的制備方法步驟1)所呈現(xiàn)的結(jié)構(gòu)示意圖。

圖3顯示為本發(fā)明的SiC-LDMOS功率表器件的制備方法步驟2)所呈現(xiàn)的結(jié)構(gòu)示意圖。

圖4～圖13顯示為本發(fā)明的SiC-LDMOS功率表器件的制備方法步驟3)所呈現(xiàn)的結(jié)構(gòu)示意圖。

圖14顯示為本發(fā)明的SiC-LDMOS功率表器件的制備方法步驟4)所呈現(xiàn)的結(jié)構(gòu)示意圖。

元件標(biāo)號說明

101 P-型襯底

102 P型外延層

103 N型外延層

104 第一溝槽

105 絕緣層

106 第二溝槽

107 第一N型多晶硅層

108 第三溝槽

109 第二N型多晶硅層

110 第四溝槽

111 第三N型多晶硅層

112 P-型阱

113 N+型源區(qū)

114 P+型層

115 N+型漏區(qū)

116 絕緣柵

117 柵金屬層

118 源極金屬

119 漏極金屬

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請參閱圖1～圖14。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

如圖14所示，本實(shí)施例提供一種SiC-LDMOS功率表器件，包括：

P-型襯底101；

P型外延層102，位于所述P-型襯底101之上；

N型外延層103，位于所述P型外延層102之上；

第一溝槽104，形成于所述N型外延層103之中；

絕緣層105，填充于所述第一溝槽104之內(nèi)；

多個N型多晶硅層，自下而上間隔分布于所述絕緣層105中；

所述第一溝槽104的一側(cè)形成有P-型阱112，所述P-型阱112中形成有N+型源區(qū)113及與所述N+型源區(qū)113相連的P+型層114，所述N+型源區(qū)113表面形成有源極金屬118，所述N+型源區(qū)113與所述第一溝槽104之間的表面形成有絕緣柵116以及柵金屬層117；所述第一溝槽104的另一側(cè)形成有N+型漏區(qū)115，所述N+型漏區(qū)115表面形成有漏極金屬119。

作為示例，所述多個N型多晶硅層的寬度自下而上依次增大。

作為示例，所述N型多晶硅層的數(shù)量為3層。

作為示例，所述P-型襯底101、P型外延層102以及N型外延層103的材料為SiC。

作為示例，所述絕緣層105為二氧化硅。

如圖1～圖14所示，本實(shí)施例還提供一種SiC-LDMOS功率表器件的制備方法，所述制備方法包括步驟：

如圖1～圖2所示，首先進(jìn)行步驟1)，提供一P-型襯底101，于所述P-型襯底101表面依次形成P型外延層102以及N型外延層103。

作為示例，所述P-型襯底101、P型外延層102以及N型外延層103的材料為SiC。所述P-型襯底101、P型外延層102以及N型外延層103的摻雜濃度可以依據(jù)對器件的實(shí)際性能進(jìn)行確定。

如圖3所示，然后進(jìn)行步驟2)，于所述N型外延層103中刻蝕出第一溝槽104。

作為示例，首先于所述N型外延層103表面制作掩膜層，然后通過光刻形成掩膜圖形后，采用如RIE、ICP等刻蝕方法刻蝕出所述第一溝槽104。

如圖4～圖13所示，接著進(jìn)行步驟3)，于所述第一溝槽104中形成絕緣層105及多個N型多晶硅層，所述多個N形多晶硅層自下而上間隔分布于所述絕緣層105中。

作為示例，多個N型多晶硅層的寬度自下而上依次增大。

在本實(shí)施例中，所述N型多晶硅層的數(shù)量為3層，步驟3)包括步驟：

如圖4～6所示，首先進(jìn)行步驟3-1)，于所述第一溝槽104中形成絕緣層105，并于所述絕緣層105中刻蝕出第二溝槽106，然后于所述第二溝槽106底部形成第一N型多晶硅層107。

作為示例，采用PECVD方法于所述第一溝槽104中形成絕緣層105，所述絕緣層105的材料為二氧化硅。

如圖7～圖9所示，然后進(jìn)行步驟3-2)，于所述第二溝槽106中填充絕緣材料，并于所述絕緣層105中刻蝕出第三溝槽108，然后于所述第三溝槽108底部形成第二N型多晶硅層109。

作為示例，采用PECVD方法于所述第二溝槽106中填充絕緣材料，在本實(shí)施例中，所述絕緣材料為二氧化硅。

如圖10～圖13所示，最后進(jìn)行步驟3-3)，于所述第三溝槽108中填充絕緣材料，并于所述絕緣層105中刻蝕出第四溝槽110，然后于所述第四溝槽110底部形成第三N型多晶硅層111，最后于所述第四溝槽110中填充絕緣材料。

作為示例，采用PECVD方法于第三溝槽108中填充絕緣材料，在本實(shí)施例中，所述絕緣材料為二氧化硅。

在本實(shí)施例中，所述第二溝槽106、第三溝槽108及第四溝槽110的寬度依次增大，所述第一N型多晶硅層107、第二N型多晶硅層109及第三N型多晶硅層111的寬度依次增大。

如圖14所示，最后進(jìn)行步驟4)，于所述第一溝槽104的一側(cè)形成P-型阱112，于所述P-型阱112中形成N+型源區(qū)113及與所述N+型源區(qū)113相連的P+型層114，于所述N+型源區(qū)113與所述第一溝槽104之間的表面形成絕緣柵116以及柵金屬層117；于所述第一溝槽104的另一側(cè)形成N+型漏區(qū)115，并制作出源極金屬118和漏極金屬119。

如上所述，本發(fā)明提供一種SiC-LDMOS功率表器件及其制備方法，包括：P-型襯底；P型外延層，位于所述P-型襯底之上；N型外延層，位于所述P型外延層之上；第一溝槽，形成于所述N型外延層之中；絕緣層，填充于所述第一溝槽之內(nèi)；多個N型多晶硅層，自下而上間隔分布于所述絕緣層中；所述第一溝槽的一側(cè)形成有P-型阱，所述P-型阱中形成有N+型源區(qū)及與所述N+型源區(qū)相連的P+型層，所述N+型源區(qū)表面形成有源極金屬，所述N+型源區(qū)與所述第一溝槽之間的表面形成有絕緣柵以及柵金屬層；所述第一溝槽的另一側(cè)形成有N+型漏區(qū)，所述N+型漏區(qū)表面形成有漏極金屬。本發(fā)明對器件結(jié)構(gòu)進(jìn)行了優(yōu)化，首先，在SiC外延層漂移區(qū)中插入氧溝槽后，使得漂移區(qū)折疊，在相同的漂移區(qū)長度下，器件面積大 幅減小，在器件處于關(guān)斷狀態(tài)時，隨著漏極電壓逐漸增加，漂移區(qū)完全耗盡后留下了大量的不可動的正電荷，而氧溝槽中的N型多晶硅中充斥著大量的電子，根據(jù)高斯定理可知，SiC/SiO2界面的電場大大增加，因此，在每層多晶硅的兩端都將產(chǎn)生兩個電場峰值，極大的提高了器件漂移區(qū)電場。由于靠近氧溝槽底部，多晶硅的長度逐漸減小，等效于器件的場氧厚度逐漸增加，可以進(jìn)一步提高器件耐壓。在器件導(dǎo)通時，由于多晶硅層的存在，可以極大的提高漂移區(qū)電流，降低器件的導(dǎo)通電阻，提高器件的功率因子。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。