本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種重復(fù)利用半導(dǎo)體芯片的方法。

背景技術(shù)：

封裝是指將器件或電路裝入保護(hù)外殼的工藝過程。封裝對于半導(dǎo)體芯片來說是至關(guān)重要的，因?yàn)榘雽?dǎo)體芯片必須與外界隔離，以防止空氣中的雜質(zhì)對半導(dǎo)體芯片的電路腐蝕，造成電氣性能下降。并且，封裝后的半導(dǎo)體芯片也利于安裝和運(yùn)送。

在對半導(dǎo)體芯片進(jìn)行封裝形成芯片引線的過程中，通常的做法是在芯片表面形成多個(gè)凸出的銅柱，然后再在多個(gè)銅柱上形成對應(yīng)的多個(gè)焊球。上述形成銅柱的方法在芯片引線連接中的應(yīng)用越來越廣泛。然而，隨著半導(dǎo)體集成電路邁向3D時(shí)代，上述方法在大規(guī)模量產(chǎn)的背后，都面臨一個(gè)共同的難題，即：如果此時(shí)在芯片表面形成的實(shí)際銅柱數(shù)量與預(yù)計(jì)形成的銅柱數(shù)量存在差異(部分銅柱缺失)，或者有的銅柱質(zhì)量不夠理想時(shí)，則會造成芯片的報(bào)廢。而這時(shí)半導(dǎo)體制程已經(jīng)長達(dá)1個(gè)多月甚至更久，此時(shí)將芯片報(bào)廢嚴(yán)重影響了產(chǎn)品的生產(chǎn)周期，并大大增加了工廠的生產(chǎn)成本。

現(xiàn)有技術(shù)亟需一種可重復(fù)利用半導(dǎo)體芯片的方法，以降低工廠的生產(chǎn)成本，縮短產(chǎn)品的生產(chǎn)周期。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種可降低工廠的生產(chǎn)成本，縮短產(chǎn)品的生產(chǎn)周期的重復(fù)利用半導(dǎo)體芯片的方法。

為解決上述問題，本發(fā)明提供一種可重復(fù)利用半導(dǎo)體芯片的方法，包括：提供半導(dǎo)體芯片；形成覆蓋所述半導(dǎo)體芯片表面的堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)包括底部導(dǎo)電層和覆蓋所述底部導(dǎo)電層表面的中間導(dǎo)電層；形成覆蓋所述堆疊結(jié)構(gòu)的頂部導(dǎo)電層，其中，所述底部導(dǎo)電層和頂部導(dǎo)電層的材料相同，所述中間導(dǎo)電層的材料不同于底部導(dǎo)電層和頂部導(dǎo)電層的材料；形成位于所述 頂部導(dǎo)電層表面的多個(gè)導(dǎo)電柱，其中，部分區(qū)域形成的導(dǎo)電柱成功，部分區(qū)域形成的導(dǎo)電柱失敗；形成覆蓋導(dǎo)電柱失敗區(qū)域的掩膜層，且所述掩膜層暴露出導(dǎo)電柱成功區(qū)域的導(dǎo)電柱；以所述掩膜層為掩膜，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱；去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱后，去除所述掩膜層，頂部導(dǎo)電層和所述堆疊結(jié)構(gòu)中的中間導(dǎo)電層。

可選地，所述底部導(dǎo)電層的材料為銅、錫或鋁，所述頂部導(dǎo)電層的材料為銅、錫或鋁，所述導(dǎo)電柱的材料為銅、錫或鋁，所述中間導(dǎo)電層的材料為鈦。

可選地，所述堆疊結(jié)構(gòu)為一個(gè)或多個(gè)。

可選地，所述底部導(dǎo)電層的厚度為2000埃-4000埃。

可選地，所述中間導(dǎo)電層的厚度為500埃-2000埃。

可選地，所述頂部導(dǎo)電層的厚度為2000埃-4000埃。

可選地，所述掩膜層的材料為光阻。

可選地，當(dāng)所述掩膜層的材料為光阻時(shí)，所述掩膜層的形成步驟包括：形成覆蓋所述半導(dǎo)體芯片表面和導(dǎo)電柱的光刻膠薄膜；平坦化所述光刻膠薄膜直至暴露出導(dǎo)電柱成功區(qū)域。

可選地，形成掩膜層之后，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱之前，還包括：采用四氟化碳去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱表面的光阻。

可選地，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱的工藝為濕法或干法刻蝕工藝。

可選地，采用濕法刻蝕工藝去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱時(shí)，所采用的試劑為硝酸溶液。

可選地，在去除部分厚度的中間導(dǎo)電層后，采用濕法刻蝕工藝去除剩余厚度的中間導(dǎo)電層。

可選地，采用濕法刻蝕工藝去除的剩余中間導(dǎo)電層的厚度為中間導(dǎo)電層總厚度的1/4-1/2。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

由于在半導(dǎo)體芯片表面形成了覆蓋其表面的堆疊結(jié)構(gòu)，再形成覆蓋所述堆疊結(jié)構(gòu)的頂部導(dǎo)電層，因而即使后續(xù)形成的導(dǎo)電柱失敗，也可以通過形成暴露出導(dǎo)電柱成功區(qū)域的導(dǎo)電柱，但覆蓋所述導(dǎo)電柱失敗區(qū)域的掩膜層的方式，將導(dǎo)電柱成功區(qū)域的導(dǎo)電柱去除，以重復(fù)利用該半導(dǎo)體芯片。并且，在去除導(dǎo)電柱成功區(qū)域的導(dǎo)電柱后，去除所述掩膜層，頂部導(dǎo)電層和所述堆疊結(jié)構(gòu)中的中間導(dǎo)電層，半導(dǎo)體芯片表面還形成有底部導(dǎo)電層，不會破壞半導(dǎo)體芯片，避免了由于導(dǎo)電柱形成失敗導(dǎo)致的半導(dǎo)體芯片的報(bào)廢，降低了工廠的生產(chǎn)成本，縮短了產(chǎn)品的生產(chǎn)周期。

進(jìn)一步的，所述堆疊結(jié)構(gòu)為一個(gè)或多個(gè)。當(dāng)堆疊結(jié)構(gòu)為多個(gè)時(shí)，半導(dǎo)體芯片可以重復(fù)利用多次，進(jìn)一步提高了半導(dǎo)體芯片的使用率。

進(jìn)一步的，形成掩膜層之后，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱之前，還包括：采用CF₄溶液去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱表面的光阻。可以在去除所述導(dǎo)電柱之前，徹底清除其表面的光阻材料，有利于更好的去除導(dǎo)電柱。

進(jìn)一步的，在去除部分厚度的中間導(dǎo)電層后，采用濕法刻蝕工藝去除剩余厚度的中間導(dǎo)電層?？捎行П苊庵虚g導(dǎo)電層底部的底部導(dǎo)電層受損，后續(xù)在質(zhì)量完好的底部導(dǎo)電層形成的導(dǎo)電柱的質(zhì)量更好，利于形成質(zhì)量穩(wěn)定的芯片引線，封裝質(zhì)量好。

附圖說明

圖1至圖6是本發(fā)明實(shí)施例的重復(fù)利用半導(dǎo)體芯片的方法的過程示意圖。

具體實(shí)施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)的芯片報(bào)廢現(xiàn)象嚴(yán)重，影響了產(chǎn)品的生產(chǎn)周期，并大大增加了工廠的生產(chǎn)成本。

經(jīng)過研究得知，現(xiàn)有技術(shù)中半導(dǎo)體芯片表面覆蓋有材料為銅的導(dǎo)電層，銅導(dǎo)電柱通常形成在上述銅導(dǎo)電層表面，當(dāng)部分區(qū)域形成的導(dǎo)電柱失敗時(shí)，若去除銅導(dǎo)電柱，勢必會影響到底部的銅導(dǎo)電層，從而影響半導(dǎo)體芯片。因 此，一旦部分區(qū)域的銅導(dǎo)電柱形成失敗，則該半導(dǎo)體芯片只能報(bào)廢。

經(jīng)過進(jìn)一步研究，發(fā)明人提高了一種可重復(fù)利用半導(dǎo)體芯片的方法，以降低工廠的生產(chǎn)成本，縮短產(chǎn)品的生產(chǎn)周期。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

請參考圖1，提供半導(dǎo)體芯片100，形成覆蓋所述半導(dǎo)體芯片100表面的堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)包括底部導(dǎo)電層110和覆蓋所述底部導(dǎo)電層110表面的中間導(dǎo)電層120；形成覆蓋所述中間導(dǎo)電層120的頂部導(dǎo)電層130，其中所述底部導(dǎo)電層110和頂部導(dǎo)電層130的材料相同，所述中間導(dǎo)電層120的材料不同于底部導(dǎo)電層110和頂部導(dǎo)電層130的材料。

所述半導(dǎo)體芯片100內(nèi)部形成有集成電路、有源或無源器件。所述半導(dǎo)體芯片100表面后續(xù)會形成導(dǎo)電柱，以形成芯片引線。本發(fā)明的實(shí)施例中，所述半導(dǎo)體芯片100包括第一區(qū)域I和第二區(qū)域II，其中，所述第一區(qū)域I對應(yīng)于后續(xù)的導(dǎo)電柱成功區(qū)域，所述第二區(qū)域II對應(yīng)于后續(xù)的導(dǎo)電柱失敗區(qū)域。

所述底部導(dǎo)電層110主要有兩方面的用途，一是在對具有導(dǎo)電柱失敗區(qū)域的半導(dǎo)體芯片進(jìn)行處理時(shí)，有效保護(hù)底部的半導(dǎo)體芯片不受損傷；二是經(jīng)重復(fù)利用時(shí)，提高導(dǎo)電柱與半導(dǎo)體芯片100的結(jié)合能力，提高封裝過程的穩(wěn)定性，提高產(chǎn)品良率。為達(dá)到上述目的，所述底部導(dǎo)電層110的厚度為2000埃-4000埃，例如2500埃、3000埃或3500埃。

所述底部導(dǎo)電層110的材料為導(dǎo)電材料，且所述底部導(dǎo)電層110的材料與后續(xù)形成的導(dǎo)電柱的材料相同，為銅、錫或鋁等。所述底部導(dǎo)電層110的形成工藝為物理氣相沉積工藝或電鍍工藝。本發(fā)明的實(shí)施例中，所述底部導(dǎo)電層110的材料為銅，其形成工藝為電鍍工藝。

所述中間導(dǎo)電層120仍然為導(dǎo)電材料，除了可以用于傳遞信號外，也用于在后續(xù)刻蝕工藝中作為刻蝕停止層，即后續(xù)刻蝕去除導(dǎo)電柱成功區(qū)域的導(dǎo)電柱時(shí)，使刻蝕工藝在遇到中間導(dǎo)電層120后停止。為更好的充當(dāng)刻蝕停止層，所述中間導(dǎo)電層120的厚度為500埃-2000埃，例如800埃，1000?；?500埃。所述中間導(dǎo)電層120的材料不同于底部導(dǎo)電層110的材料，也不同 于后續(xù)形成的頂部導(dǎo)電層130的材料，并且，在刻蝕工藝中，所述中間導(dǎo)電層120與頂部導(dǎo)電層130的刻蝕選擇比大于1。所述中間導(dǎo)電層120的形成工藝為物理氣相沉積工藝或電鍍工藝。本發(fā)明的實(shí)施例中，所述中間導(dǎo)電層120的材料為鈦，其形成工藝為物理氣相沉積工藝，所述中間導(dǎo)電層120的厚度為1000埃。

所述頂部導(dǎo)電層130用于提高后續(xù)形成的導(dǎo)電柱與其的結(jié)合力。所述頂部導(dǎo)電層130的材料與所述底部導(dǎo)電層110的材料相同，且與后續(xù)形成的導(dǎo)電柱的材料相同，為銅、錫或鋁等。所述頂部導(dǎo)電層130的形成工藝為物理氣相沉積工藝或電鍍工藝，其厚度為2000埃-4000埃，例如2500埃、3000?；?500埃。本發(fā)明的實(shí)施例中，所述頂部導(dǎo)電層130的材料為銅，其形成工藝為電鍍工藝，厚度為3000埃。

需要說明的是，在本發(fā)明的其他實(shí)施例中，還可以在頂部導(dǎo)電層底部形成多個(gè)底部導(dǎo)電層和中間導(dǎo)電層構(gòu)成的堆疊結(jié)構(gòu)，以利于在導(dǎo)電柱形成失敗多次后，仍然可以重復(fù)利用半導(dǎo)體芯片。

請結(jié)合參考圖2和圖3，形成位于所述半導(dǎo)體芯片100表面的多個(gè)導(dǎo)電柱140，其中，部分區(qū)域形成的導(dǎo)電柱成功，部分區(qū)域形成的導(dǎo)電柱失敗。

所述導(dǎo)電柱140用于形成芯片引線。所述導(dǎo)電柱140的材料與前述底部導(dǎo)電層110、頂部導(dǎo)電層130的材料相同，為銅、錫或鋁等。所述導(dǎo)電柱140的形成步驟包括：形成位于所述半導(dǎo)體芯片100表面的第一光刻膠層150，所述光刻膠層具有定義出導(dǎo)電柱140的多個(gè)開口(未標(biāo)示)；形成填充滿所述第一光刻膠層150的開口的導(dǎo)電薄膜(未圖示)；平坦化所述導(dǎo)電薄膜直至暴露出第一光刻膠層150，形成導(dǎo)電柱140。

由于在曝光顯影形成上述第一光刻膠層150的過程中，受工藝窗口的限制，形成的第一光刻膠層150的開口可能存在缺陷，例如圖2中第二區(qū)域II虛線所示出的，部分第一光刻膠層150的開口未打開或者未完全打開。因此，在后續(xù)形成導(dǎo)電薄膜時(shí)，開口未打開或未完全打開區(qū)域的導(dǎo)電薄膜并未與底部的頂部導(dǎo)電層130相接觸，而是形成在導(dǎo)電薄膜表面。對應(yīng)的，后續(xù)平坦化此部分導(dǎo)電薄膜形成的導(dǎo)電柱140也并非直接位于頂部導(dǎo)電層130表面， 該部分的導(dǎo)電柱形成失敗。本發(fā)明的實(shí)施例中，第一光刻膠層150在第一區(qū)域I的開口質(zhì)量較好，第二區(qū)域II的開口質(zhì)量較差，因而第一區(qū)域I形成的導(dǎo)電柱140成功，第二區(qū)域II形成的導(dǎo)電柱140失敗。即第一區(qū)域I為導(dǎo)電柱成功區(qū)域，第二區(qū)域?yàn)閷?dǎo)電柱失敗區(qū)域。

需要說明的是，在本發(fā)明的其他實(shí)施例中，所述導(dǎo)電柱140的形成步驟還可以為：形成覆蓋所述頂部導(dǎo)電層130表面的導(dǎo)電薄膜，形成位于所述導(dǎo)電薄膜表面的光刻膠層。同理，隨著工藝節(jié)點(diǎn)的進(jìn)一步縮小，形成的光刻膠層的質(zhì)量也存在差異，以質(zhì)量較差區(qū)域的光刻膠層為掩膜刻蝕所述導(dǎo)電薄膜，形成的導(dǎo)電柱的質(zhì)量也較差，即對應(yīng)于導(dǎo)電柱失敗區(qū)域，以質(zhì)量較好區(qū)域的光刻膠層為掩膜刻蝕所述導(dǎo)電薄膜，形成的導(dǎo)電柱的質(zhì)量也較好，即對應(yīng)于導(dǎo)電柱成功區(qū)域。也就是說，無論以何種步驟或方式形成導(dǎo)電柱140，凡是導(dǎo)電柱140的質(zhì)量較差，不符合要求的均可認(rèn)為形成的導(dǎo)電柱140失敗，后續(xù)難以形成質(zhì)量較好的芯片引線。

需要說明的是，形成導(dǎo)電柱140后，還包括：去除上述光刻膠層150的步驟。

請參考圖4，形成覆蓋所述導(dǎo)電柱失敗區(qū)域的掩膜層160，且所述掩膜層160暴露出導(dǎo)電柱成功區(qū)域的導(dǎo)電柱。

經(jīng)研究發(fā)現(xiàn)，對于上述存在導(dǎo)電柱失敗區(qū)域的半導(dǎo)體芯片，若直接予以報(bào)廢，浪費(fèi)現(xiàn)象嚴(yán)重，大大增加了工廠的生產(chǎn)成本，而且嚴(yán)重影響了產(chǎn)品的生產(chǎn)周期。而若覆蓋住導(dǎo)電柱失敗區(qū)域，去除導(dǎo)電柱成功區(qū)域的導(dǎo)電柱，則可重復(fù)利用半導(dǎo)體芯片，而不必報(bào)廢該半導(dǎo)體芯片。

所述掩膜層160用于作為掩膜，在后續(xù)去除導(dǎo)電柱成功區(qū)域(即第一區(qū)域I)的導(dǎo)電柱140。所述掩膜層160的材料可選擇在刻蝕過程中刻蝕速率小于導(dǎo)電柱的材料，例如氮化硅、光阻等。本發(fā)明的實(shí)施例中，所述掩膜層160的材料為光阻。所述掩膜層160的形成步驟包括：形成覆蓋所述半導(dǎo)體芯片表面和導(dǎo)電柱的第二光刻膠薄膜；平坦化所述第二光刻膠薄膜直至暴露出導(dǎo)電柱成功區(qū)域(即第一區(qū)域I)的導(dǎo)電柱。

本發(fā)明的實(shí)施例中，為了在后續(xù)過程中更好的去除所述導(dǎo)電柱成功區(qū)域 的導(dǎo)電柱，在形成掩膜層160之后，去除所述導(dǎo)電柱成功區(qū)域(第一區(qū)域I)的導(dǎo)電柱140之前，還包括：采用CF₄(四氟化碳)去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱140表面的光阻(未圖示)。

請參考圖5，以所述掩膜層160為掩膜，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱140(如圖4所示)。

去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱140，以利于后續(xù)重復(fù)利用該半導(dǎo)體芯片100。去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱140的工藝為濕法或干法刻蝕工藝。本發(fā)明的實(shí)施例中，采用濕法刻蝕工藝去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱140，其所采用的試劑為HNO₃(硝酸溶液)。

請參考圖6，去除所述掩膜層160(如圖5所示)，并去除頂部導(dǎo)電層130(如圖5所示)和中間導(dǎo)電層120(如圖5所示)。

去除所述掩膜層160以利于后續(xù)重復(fù)利用上述半導(dǎo)體芯片100。所述去除所述掩膜層160的工藝為干法刻蝕工藝、濕法刻蝕工藝、灰化工藝或化學(xué)機(jī)械拋光工藝。本發(fā)明的實(shí)施例中，所述去除所述掩膜層160的工藝為化學(xué)機(jī)械拋光工藝。

考慮到在刻蝕去除導(dǎo)電柱140的過程中，難免會刻蝕到部分頂部導(dǎo)電層130，若保留被部分刻蝕的頂部導(dǎo)電層130，則會影響到后續(xù)重復(fù)利用的半導(dǎo)體芯片的性能。因此，本發(fā)明的實(shí)施例中，在去除掩膜層160之后，還包括去除頂部導(dǎo)電層130的步驟。進(jìn)一步的，為使得后續(xù)再次形成導(dǎo)電柱時(shí)，再次形成的導(dǎo)電柱與其底部導(dǎo)電層的結(jié)合較好，還包括去除中間導(dǎo)電層120的步驟。

所述去除頂部導(dǎo)電層130和中間導(dǎo)電層120的工藝為干法刻蝕工藝、濕法刻蝕工藝、灰化工藝或化學(xué)機(jī)械拋光工藝。本發(fā)明的實(shí)施例中，為簡化工藝步驟，去除頂部導(dǎo)電層130和中間導(dǎo)電層120的工藝與去除掩膜層160的工藝相同，均為化學(xué)機(jī)械拋光工藝。

為保證底部導(dǎo)電層110的質(zhì)量，在去除部分厚度(約為總厚度的1/2-3/4)的中間導(dǎo)電層120后，可采用濕法刻蝕工藝去除剩余厚度(約為總厚度的1/4-1/2)的中間導(dǎo)電層120。本發(fā)明的實(shí)施例中，在采用化學(xué)機(jī)械拋光工藝去 除3/4總厚度的中間導(dǎo)電層120后，采用濕法刻蝕工藝去除剩余的中間導(dǎo)電層120。

需要說明的是，在本發(fā)明的其他實(shí)施例中，去除所述掩膜層160、頂部導(dǎo)電層130和中間導(dǎo)電層120還可以均為干法刻蝕工藝或者均為濕法刻蝕工藝，在此不再贅述。

上述步驟完成后，半導(dǎo)體芯片可予以重復(fù)利用。即可以再次在半導(dǎo)體芯片100表面形成導(dǎo)電柱，以形成芯片引線，完成芯片的封裝。

由于在半導(dǎo)體芯片表面形成了覆蓋其表面的堆疊結(jié)構(gòu)，再形成覆蓋所述堆疊結(jié)構(gòu)的頂部導(dǎo)電層，因而即使后續(xù)形成的導(dǎo)電柱失敗，也可以通過形成暴露出導(dǎo)電柱成功區(qū)域的導(dǎo)電柱，但覆蓋所述導(dǎo)電柱失敗區(qū)域的掩膜層的方式，將導(dǎo)電柱成功區(qū)域的導(dǎo)電柱去除，以重復(fù)利用該半導(dǎo)體芯片。并且，在去除導(dǎo)電柱成功區(qū)域的導(dǎo)電柱后，去除所述掩膜層，頂部導(dǎo)電層和所述堆疊結(jié)構(gòu)中的中間導(dǎo)電層，半導(dǎo)體芯片表面還形成有底部導(dǎo)電層，不會破壞半導(dǎo)體芯片，避免了由于導(dǎo)電柱形成失敗導(dǎo)致的半導(dǎo)體芯片的報(bào)廢，降低了工廠的生產(chǎn)成本，縮短了產(chǎn)品的生產(chǎn)周期。

進(jìn)一步的，所述堆疊結(jié)構(gòu)為一個(gè)或多個(gè)。當(dāng)堆疊結(jié)構(gòu)為多個(gè)時(shí)，半導(dǎo)體芯片可以重復(fù)利用多次，進(jìn)一步提高了半導(dǎo)體芯片的使用率。

進(jìn)一步的，形成掩膜層之后，去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱之前，還包括：采用CF₄溶液去除所述導(dǎo)電柱成功區(qū)域的導(dǎo)電柱表面的光阻?？梢栽谌コ鰧?dǎo)電柱之前，徹底清除其表面的光阻材料，有利于更好的去除導(dǎo)電柱。

進(jìn)一步的，在去除部分厚度的中間導(dǎo)電層后，采用濕法刻蝕工藝去除剩余厚度的中間導(dǎo)電層?？捎行П苊庵虚g導(dǎo)電層底部的底部導(dǎo)電層受損，后續(xù)在質(zhì)量完好的底部導(dǎo)電層形成的導(dǎo)電柱的質(zhì)量更好，利于形成質(zhì)量穩(wěn)定的芯片引線，封裝質(zhì)量好。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。