本發(fā)明實(shí)施例涉及半導(dǎo)體芯片制造工藝技術(shù)領(lǐng)域，尤其涉及一種平面型VDMOS器件的制作方法。

背景技術(shù)：

溝槽型垂直雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管(Vertical Double Diffusion Metal Oxide Semiconductor，簡(jiǎn)稱VDMOS)是通過源和體離子注入的縱向擴(kuò)散距離差來形成溝道，它廣泛應(yīng)用于開關(guān)電源和同步整流領(lǐng)域。平面型VDMOS器件有一個(gè)重要的參數(shù)為單脈沖雪崩能量EAS，定義為單次雪崩狀態(tài)下器件能夠消耗的最大能量。

由于平面型VDMOS器件的外延層、體區(qū)和源區(qū)可等效為一個(gè)寄生三極管，當(dāng)平面型VDMOS器件關(guān)斷時(shí)，若源漏間的反向電流流經(jīng)體區(qū)產(chǎn)生的壓降大于寄生三極管的開啟電壓，則此反向電流會(huì)因?yàn)槿龢O管的放大作用將寄生三極管導(dǎo)通，造成平面型VDMOS器件失效。為了防止平面型VDMOS器件失效，需要防止寄生三極管導(dǎo)通，現(xiàn)有技術(shù)主要通過以下兩種方式防止寄生三極管導(dǎo)通：1)通過在環(huán)區(qū)光刻時(shí)同時(shí)開出管芯內(nèi)深體區(qū)注入窗口，深體區(qū)和環(huán)區(qū)同時(shí)注入驅(qū)入，此種方式驅(qū)入時(shí)間較長(zhǎng)，可得到較深的深體區(qū)結(jié)，同時(shí)得到較好EAS能力；2)通過多晶刻蝕窗口，或采用側(cè)墻spacer阻擋，做自對(duì)準(zhǔn)深體區(qū)注入。

方法1)由于深體區(qū)和環(huán)區(qū)同時(shí)光刻形成，并非自對(duì)準(zhǔn)注入，因此后續(xù)步驟會(huì)存在和Poly層光刻對(duì)位偏移的問題，嚴(yán)重時(shí)深體區(qū)結(jié)會(huì)影響到溝道，進(jìn)而影響平面型VDMOS器件的電性參數(shù)；方法2)由于深體區(qū)是在源區(qū)制作之后形成，因此不能驅(qū)入過深，否則會(huì)影響到源區(qū)和溝道，但較淺的深體區(qū)又不能有效提升平面型VDMOS器件的EAS能力。因此，現(xiàn)有技術(shù)缺乏一種既不影響平面型VDMOS器件電性參數(shù)，又能有效提升平面型VDMOS器件EAS能力的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種平面型VDMOS器件的制作方法，以提升平面型VDMOS器件的EAS能力，同時(shí)不影響平面型VDMOS器件電性參數(shù)。

本發(fā)明實(shí)施例的一個(gè)方面是提供一種平面型VDMOS器件的制作方法，包括：

在N型襯底的N型外延層上表面依次生長(zhǎng)柵氧化層和多晶硅層，并在所述N型外延層中生成P-區(qū)和N+源區(qū)；

對(duì)所述柵氧化層進(jìn)行光刻、刻蝕處理，以露出所述P-區(qū)和部分所述N+源區(qū)；

從露出的所述P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)；

對(duì)所述P型雜質(zhì)進(jìn)行驅(qū)入處理，以使所述P型雜質(zhì)受熱膨脹并與所述P-區(qū)中的硅反應(yīng)，形成P+區(qū)；

在所述柵氧化層和所述多晶硅層上表面生成介質(zhì)層，在所述N+源區(qū)、所述P+區(qū)和所述介質(zhì)層上表面生成金屬層，以完成所述平面型VDMOS器件的制作。

本發(fā)明實(shí)施例提供的平面型VDMOS器件的制作方法，通過從P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)，對(duì)P型雜質(zhì)進(jìn)行驅(qū)入處理，以使P型雜質(zhì)受熱膨脹并與P-區(qū)中的硅反應(yīng)，形成P+區(qū)，可以精確控制深體區(qū)即P+區(qū)的結(jié)深，通過增大深體區(qū)結(jié)深，以及注入P型雜質(zhì)增大摻雜濃度，減小了深體區(qū)電阻，有效防止寄生三極管導(dǎo)通，提升了平面型VDMOS器件的EAS能力，同時(shí)不影響平面型VDMOS器件電性參數(shù)。

附圖說明

圖1為本發(fā)明實(shí)施例提供的平面型VDMOS器件的制作方法流程圖；

圖2為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖3為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖4為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意 圖；

圖5為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖6為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖7為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖8為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；

圖9為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖。

具體實(shí)施方式

圖1為本發(fā)明實(shí)施例提供的平面型VDMOS器件的制作方法流程圖；圖2為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖3為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖4為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖5為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖6為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖7為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖8為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖；圖9為本發(fā)明實(shí)施例提供的平面型VDMOS器件在制作過程中的剖面示意圖。本發(fā)明實(shí)施例在提升平面型VDMOS器件的EAS能力的同時(shí)不影響其電性參數(shù)，提供了平面型VDMOS器件的制作方法，該方法具體步驟如下：

步驟S101、在N型襯底的N型外延層上表面依次生長(zhǎng)柵氧化層和多晶硅層，并在所述N型外延層中生成P-區(qū)和N+源區(qū)；

所述在N型襯底的N型外延層上表面依次生長(zhǎng)柵氧化層和多晶硅層，并在所述N型外延層中生成P-區(qū)和N+源區(qū)包括：在N型襯底的N型外延層上表面依次生長(zhǎng)柵氧化層和多晶硅層；對(duì)所述多晶硅層進(jìn)行光刻、刻蝕處理，以露出所述柵氧化層；透過露出的所述柵氧化層向所述N型外延層注入P型 離子，使所述P型離子在所述N型外延層中形成P-區(qū)；通過光刻處理在所述P-區(qū)中形成N+源區(qū)，所述N+源區(qū)與露出的所述柵氧化層相鄰，并在所述柵氧化層的下方，所述N+源區(qū)的寬度小于所述P-區(qū)寬度的一半。

如圖2所示，在N型襯底21的N型外延層22上表面依次生長(zhǎng)柵氧化層23和多晶硅層24；如圖3所示，對(duì)多晶硅層24進(jìn)行光刻、刻蝕處理，以露出柵氧化層23；如圖4所示，透過露出的柵氧化層23向N型外延層22注入P型離子，使所述P型離子在N型外延層22中形成P-區(qū)25；如圖5所示，通過光刻處理在P-區(qū)25中形成N+源區(qū)26，N+源區(qū)26與露出的柵氧化層23相鄰，并在柵氧化層23的下方，N+源區(qū)26的寬度小于P-區(qū)25寬度的一半。

步驟S102、對(duì)所述柵氧化層進(jìn)行光刻、刻蝕處理，以露出所述P-區(qū)和部分所述N+源區(qū)；

如圖6所示，對(duì)柵氧化層23進(jìn)行光刻、刻蝕處理，以露出P-區(qū)25和部分N+源區(qū)26。

經(jīng)過光刻、刻蝕處理后，所述多晶硅層的寬度小于所述柵氧化層的寬度。

如圖6所示，經(jīng)過光刻、刻蝕處理后，多晶硅層24的寬度小于柵氧化層23的寬度。

步驟S103、從露出的所述P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)；

如圖7所示，從露出的P-區(qū)25的表面向下在不同深度位置分別注入P型雜質(zhì)27。

所述從露出的所述P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)包括：采用高能離子注入方法從露出的所述P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)。

不同深度位置處的所述P型雜質(zhì)濃度相同；或者所述P型雜質(zhì)的濃度隨著深度的增加遞減。

本發(fā)明實(shí)施例具體采用高能離子注入方法從露出的P-區(qū)25的表面向下在不同深度位置分別注入P型雜質(zhì)27。不同深度位置處的P型雜質(zhì)27濃度相同；或者P型雜質(zhì)27的濃度隨著深度的增加遞減，即從上到下，P型雜質(zhì)27的濃度遞減。

P型雜質(zhì)27具體為硼。

步驟S104、對(duì)所述P型雜質(zhì)進(jìn)行驅(qū)入處理，以使所述P型雜質(zhì)受熱膨脹并與所述P-區(qū)中的硅反應(yīng)，形成P+區(qū)；

對(duì)圖7中的P型雜質(zhì)27進(jìn)行驅(qū)入處理，使圖7中的P型雜質(zhì)27受熱膨脹并與P-區(qū)25中的硅反應(yīng)，形成如圖8所示的P+區(qū)28。

P+區(qū)的深度大于所述P-區(qū)的深度。

如圖8所示，P+區(qū)28的深度大于P-區(qū)25的深度。

步驟S105、在所述柵氧化層和所述多晶硅層上表面生成介質(zhì)層，在所述N+源區(qū)、所述P+區(qū)和所述介質(zhì)層上表面生成金屬層，以完成所述平面型VDMOS器件的制作。

如圖9所示，在柵氧化層23和多晶硅層24上表面生成介質(zhì)層29，在N+源區(qū)26、P+區(qū)28和介質(zhì)層29上表面生成金屬層30，完成平面型VDMOS器件的制作。

本發(fā)明實(shí)施例通過從P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)，對(duì)P型雜質(zhì)進(jìn)行驅(qū)入處理，以使P型雜質(zhì)受熱膨脹并與P-區(qū)中的硅反應(yīng)，形成P+區(qū)，可以精確控制深體區(qū)即P+區(qū)的結(jié)深，通過增大深體區(qū)結(jié)深，以及注入P型雜質(zhì)增大摻雜濃度，減小了深體區(qū)電阻，有效防止寄生三極管導(dǎo)通，提升了平面型VDMOS器件的EAS能力，同時(shí)不影響平面型VDMOS器件電性參數(shù)。

綜上所述，本發(fā)明實(shí)施例通過從P-區(qū)的表面向下在不同深度位置分別注入P型雜質(zhì)，對(duì)P型雜質(zhì)進(jìn)行驅(qū)入處理，以使P型雜質(zhì)受熱膨脹并與P-區(qū)中的硅反應(yīng)，形成P+區(qū)，可以精確控制深體區(qū)即P+區(qū)的結(jié)深，通過增大深體區(qū)結(jié)深，以及注入P型雜質(zhì)增大摻雜濃度，減小了深體區(qū)電阻，有效防止寄生三極管導(dǎo)通，提升了平面型VDMOS器件的EAS能力，同時(shí)不影響平面型VDMOS器件電性參數(shù)。

在本發(fā)明所提供的幾個(gè)實(shí)施例中，應(yīng)該理解到，所揭露的裝置和方法，可以通過其它的方式實(shí)現(xiàn)。例如，以上所描述的裝置實(shí)施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實(shí)際實(shí)現(xiàn)時(shí)可以有另外的劃分方式，例如多個(gè)單元或組件可以結(jié)合或者可以集成到另一個(gè)系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點(diǎn)，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連 接，可以是電性，機(jī)械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上?？梢愿鶕?jù)實(shí)際的需要選擇其中的部分或者全部單元來實(shí)現(xiàn)本實(shí)施例方案的目的。

另外，在本發(fā)明各個(gè)實(shí)施例中的各功能單元可以集成在一個(gè)處理單元中，也可以是各個(gè)單元單獨(dú)物理存在，也可以兩個(gè)或兩個(gè)以上單元集成在一個(gè)單元中。上述集成的單元既可以采用硬件的形式實(shí)現(xiàn)，也可以采用硬件加軟件功能單元的形式實(shí)現(xiàn)。

上述以軟件功能單元的形式實(shí)現(xiàn)的集成的單元，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。上述軟件功能單元存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)或處理器(processor)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述方法的部分步驟。而前述的存儲(chǔ)介質(zhì)包括：U盤、移動(dòng)硬盤、只讀存儲(chǔ)器(Read-Only Memory，ROM)、隨機(jī)存取存儲(chǔ)器(Random Access Memory，RAM)、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。

本領(lǐng)域技術(shù)人員可以清楚地了解到，為描述的方便和簡(jiǎn)潔，僅以上述各功能模塊的劃分進(jìn)行舉例說明，實(shí)際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功能。上述描述的裝置的具體工作過程，可以參考前述方法實(shí)施例中的對(duì)應(yīng)過程，在此不再贅述。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。