本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子裝置。

背景技術(shù)：

在下一代集成電路的制造工藝中，對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的柵極的制作，通常采用高k-金屬柵極工藝。對(duì)于具有較小數(shù)值工藝節(jié)點(diǎn)的CMOS而言，所述高k-金屬柵極工藝通常為后柵極工藝，其實(shí)施過程為先高k介電層后金屬柵極和后高k介電層后金屬柵極兩種。前者的實(shí)施過程包括：在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲柵極材料層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積阻擋層(barrier layer)、功函數(shù)金屬層(workfunction metal layer)和浸潤(rùn)層(wetting layer)；進(jìn)行金屬柵極材料(通常為鋁)的填充。后者的實(shí)施過程包括：在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積界面層、高k介電層、覆蓋層、阻擋層、功函數(shù)金屬層和浸潤(rùn)層；進(jìn)行金屬柵極材料(通常為鋁)的填充。

現(xiàn)有工藝通常采用原子層沉積工藝形成TiAl層作為NMOS的功函數(shù)金屬層，所述沉積使用一種Ti前體和兩種Al前體，兩種Al前體均屬于大分子物質(zhì)，隨著半導(dǎo)體器件特征尺寸的不斷縮減，Al前體很難均一的填充于所述溝槽內(nèi)，進(jìn)而影響形成的TiAl層的TiAl比例負(fù)荷效應(yīng)，將會(huì)引發(fā)NMOS功函數(shù)的上翹(roll-up)現(xiàn)象，即NMOS的閾值電壓Vt隨溝道寬度的減小而快速升高。

因此，需要提出一種方法，以解決上述問題。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有包括自下而上層疊的犧牲柵介電層和犧牲柵電極層的偽柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底上形成層間介電層，以填充所述偽柵極結(jié)構(gòu)之間的間隙；去除所述偽柵極結(jié)構(gòu)，形成溝槽；在所述溝槽中通過原子層沉積形成鈦鋁合金層作為功函數(shù)設(shè)定金屬層，其中，實(shí)施所述原子層沉積前，對(duì)所述半導(dǎo)體襯底執(zhí)行兩次依次進(jìn)行的鋁前體浸入和鋁前體終止的操作，實(shí)施所述原子層沉積時(shí)，在實(shí)施所述鋁前體注入之前均執(zhí)行與注入的所述鋁前體為同一前體的鋁前體浸入操作。

在一個(gè)示例中，實(shí)施所述原子層沉積前，執(zhí)行的所述兩次依次進(jìn)行的鋁前體浸入和鋁前體終止的操作的順序?yàn)椋簩⑺霭雽?dǎo)體襯底浸入第一鋁前體→浸入終止→將所述半導(dǎo)體襯底浸入第二鋁前體→浸入終止。

在一個(gè)示例中，實(shí)施所述原子層沉積的步驟為：鈦前體注入→鈦前體注入終止的同時(shí)將所述半導(dǎo)體襯底浸入第一鋁前體→第一鋁前體注入→第一鋁前體注入終止的同時(shí)將所述半導(dǎo)體襯底浸入第二鋁前體→第二鋁前體注入→第二鋁前體注入終止，重復(fù)從所述鈦前體注入到所述第二鋁前體注入終止的過程直至形成所述鈦鋁合金層。

在一個(gè)示例中，每次實(shí)施所述鋁前體浸入操作的持續(xù)時(shí)間為15s-30s。

在一個(gè)示例中，形成所述鈦鋁合金層之前，還包括在所述溝槽底部形成界面層以及在所述溝槽的側(cè)壁和界面層的頂部依次形成高k介電層、覆蓋層和阻擋層的步驟。

在一個(gè)示例中，形成所述鈦鋁合金層之后，還包括在所述溝槽中形成金屬柵極材料層的步驟。

在一個(gè)實(shí)施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。

在一個(gè)實(shí)施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包 括所述半導(dǎo)體器件。

根據(jù)本發(fā)明，可以避免產(chǎn)生NMOS功函數(shù)的上翹現(xiàn)象。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1E為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；

圖2為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法、電子裝置。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

[示例性實(shí)施例一]

參照?qǐng)D1A-圖1E，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。

首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的 構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，作為示例，隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。隔離結(jié)構(gòu)101將半導(dǎo)體襯底100分為不同的晶體管區(qū)，作為示例，在本實(shí)施例中，隔離結(jié)構(gòu)101將半導(dǎo)體襯底100分為PMOS區(qū)和NMOS區(qū)。在半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。

在半導(dǎo)體襯底100上形成有偽柵極結(jié)構(gòu)102，作為一個(gè)示例，偽柵極結(jié)構(gòu)102可包括自下而上層疊的犧牲柵介電層102a和犧牲柵電極層102b。犧牲柵介電層102a的材料優(yōu)選氧化物，例如二氧化硅。犧牲柵電極層102b的材料包括多晶硅或無定形碳，特別優(yōu)選的是多晶硅。犧牲柵介電層102a和犧牲柵電極層102b的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。

此外，作為示例，在偽柵極結(jié)構(gòu)102的兩側(cè)形成有側(cè)壁結(jié)構(gòu)103，其中，側(cè)壁結(jié)構(gòu)103至少包括氧化物層和/或氮化物層。形成側(cè)壁結(jié)構(gòu)103的方法為本領(lǐng)域技術(shù)人員所公知，在此不再加以贅述。

接下來，在側(cè)壁結(jié)構(gòu)103兩側(cè)的半導(dǎo)體襯底100中依次形成LDD注入?yún)^(qū)和源/漏區(qū)，在位于NMOS區(qū)和PMOS區(qū)的源/漏區(qū)中分別形成嵌入式碳硅層和嵌入式鍺硅層。通常來說，嵌入式碳硅層的橫截面呈U形，嵌入式鍺硅層的橫截面呈∑形，以進(jìn)一步增強(qiáng)NMOS區(qū)和PMOS區(qū)的溝道區(qū)的載流子遷移率。形成嵌入式碳硅層和嵌入式鍺硅層的工藝過程為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再加以贅述。然后在嵌入式碳硅層和嵌入式鍺硅層的頂部形成自對(duì)準(zhǔn)硅化物，為了簡(jiǎn)化，圖示中均予以省略。需要說明的是，也可以選擇在PMOS區(qū)和NMOS區(qū)分別形成第一金屬柵極結(jié)構(gòu)和第二金屬柵極結(jié)構(gòu)之后，再在形成于半導(dǎo)體襯底100上的層間介電層中形成接觸孔之后于接觸孔的底部形成自對(duì)準(zhǔn)硅化物。

接著，如圖1B所示，在半導(dǎo)體襯底100上形成層間介電層105， 覆蓋偽柵極結(jié)構(gòu)102和側(cè)壁結(jié)構(gòu)103。然后，執(zhí)行化學(xué)機(jī)械研磨，直至露出偽柵極結(jié)構(gòu)102的頂部。在形成層間介電層105之前，還可以在半導(dǎo)體襯底100上形成接觸孔蝕刻停止層104，覆蓋偽柵極結(jié)構(gòu)102和側(cè)壁結(jié)構(gòu)103。采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝分別形成接觸孔蝕刻停止層104和層間介電層105，例如，采用共形沉積工藝形成接觸孔蝕刻停止層104，采用化學(xué)氣相沉積工藝形成層間介電層105，其中，接觸孔蝕刻停止層104的材料可選擇氮化硅(SiN)，層間介電層105的材料可選擇氧化物。

接著，如圖1C所示，去除偽柵極結(jié)構(gòu)102，形成溝槽。作為示例，在本實(shí)施例中，通過實(shí)施干法蝕刻，依次去除犧牲柵電極層102b和犧牲柵介電層102a。所述干法蝕刻的工藝參數(shù)包括：蝕刻氣體HBr的流量為20-500sccm，壓力為2-40mTorr，功率為100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分鐘。在實(shí)施所述干法蝕刻之后，采用濕法蝕刻工藝去除所述干法蝕刻產(chǎn)生的蝕刻殘留物和雜質(zhì)。

接著，如圖1D所示，在溝槽中依次形成界面層106、高k介電層107、覆蓋層108、阻擋層109和第一功函數(shù)設(shè)定金屬層111。界面層106的構(gòu)成材料包括熱氧化物、氮氧化物、化學(xué)氧化物等可以通過化學(xué)氣相沉積、原子層沉積或者爐內(nèi)處理工藝形成的適宜的物質(zhì)，厚度為5埃-10埃。形成界面層106的作用是改善后續(xù)形成的高k介電層與半導(dǎo)體襯底100之間的界面特性。高k介電層107的k值(介電常數(shù))通常為3.9以上，其構(gòu)成材料包括氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鉿鉭、氧化鉿鋯、氮氧化鉿鋯、氧化鉿鑭、氧化鑭、氧化鑭硅、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化鋁、氧化鋁硅，氮化硅、氧氮化物等可以通過化學(xué)氣相沉積、原子層沉積或者物理氣相沉積工藝形成的適宜的物質(zhì)，厚度為10埃-30埃。覆蓋層108的構(gòu)成材料包括氧化鑭、氧化鋁、氧化鎵、氧化銦、氧化鉬碳化鉭、氧氮碳化鉭、氮化鉭、氮化鈦、氮化鉬、氮化鎢、鉑、釕、銥等可以通過化學(xué)氣相沉積、原子層沉積或者物理氣相沉積工藝形成的適宜的物質(zhì)，厚度為5埃-20埃。阻擋層109的材料包括氮化鉭，形成阻擋層109的作用是防止后續(xù)形成的金屬柵 極結(jié)構(gòu)中的金屬材料向高k介電層107的擴(kuò)散。第一功函數(shù)設(shè)定金屬層111包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于PMOS的金屬材料，包括鈦、釕、鈀、鉑、鎢及其合金，還包括上述金屬元素的碳化物、氮化物等，厚度為10埃-580埃。

接著，如圖1E所示，去除位于NMOS區(qū)的第一功函數(shù)設(shè)定金屬層111，在溝槽中依次形成第二功函數(shù)設(shè)定金屬層112和金屬柵極材料層113。作為示例，去除位于NMOS區(qū)的第一功函數(shù)設(shè)定金屬層111的步驟包括：在層間介電層105上依次形成犧牲層和圖案化的光刻膠層，犧牲層的材料包括無定形硅、無定形碳、深紫外光吸收氧化物(DUO)等具有良好間隙填充能力且易于通過剝離工藝去除的物質(zhì)；以圖案化的光刻膠層為掩膜，蝕刻犧牲層以露出NMOS區(qū)；通過干法蝕刻、濕法蝕刻或者二者的結(jié)合去除位于NMOS區(qū)的第一功函數(shù)設(shè)定金屬層111；通過剝離工藝去除圖案化的光刻膠層和犧牲層，所述剝離工藝可以是干法蝕刻或者濕法蝕刻。第二功函數(shù)設(shè)定金屬層112包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于NMOS的金屬材料，包括鈦、鉭、鋁、鋯、鉿及其合金，還包括上述金屬元素的碳化物、氮化物等，厚度為10埃-80埃。金屬柵極材料層113的材料包括鎢、鋁等可以通過化學(xué)氣相沉積、原子層沉積或者物理氣相沉積工藝形成的適宜的物質(zhì)。

當(dāng)?shù)诙瘮?shù)設(shè)定金屬層112的構(gòu)成材料為鈦鋁合金(TiAl)時(shí)，采用現(xiàn)有的原子層沉積工藝的實(shí)施過程如下：鈦前體注入→鈦前體注入終止→第一鋁前體注入→第一鋁前體注入終止→第二鋁前體注入→第二鋁前體注入終止，重復(fù)上述過程直至形成TiAl層。隨著半導(dǎo)體器件特征尺寸的不斷縮減，第一鋁前體和第二鋁前體很難均一的填充于所述溝槽內(nèi)，進(jìn)而之間影響形成的TiAl層的TiAl比例負(fù)荷效應(yīng)，將會(huì)引發(fā)NMOS功函數(shù)的上翹現(xiàn)象，即NMOS的閾值電壓Vt隨溝道寬度的減小而快速升高。

為了解決這一問題，當(dāng)?shù)诙瘮?shù)設(shè)定金屬層112的構(gòu)成材料為鈦鋁合金(TiAl)時(shí)，本發(fā)明提出的工藝的實(shí)施過程如下：將半導(dǎo)體襯底100浸入第一鋁前體→浸入終止→將半導(dǎo)體襯底100浸入第二鋁前體→浸入終止→鈦前體注入→鈦前體注入終止的同時(shí)將半導(dǎo)體襯 底100浸入第一鋁前體→第一鋁前體注入→第一鋁前體注入終止的同時(shí)將半導(dǎo)體襯底100浸入第二鋁前體→第二鋁前體注入→第二鋁前體注入終止，重復(fù)從鈦前體注入到第二鋁前體注入終止的過程直至形成TiAl層。作為示例，每次實(shí)施所述鋁前體浸入操作的持續(xù)時(shí)間為15s-30s。

至此，完成了根據(jù)本發(fā)明示例性實(shí)施例一的方法實(shí)施的工藝步驟。根據(jù)本發(fā)明，可以避免產(chǎn)生NMOS功函數(shù)的上翹現(xiàn)象。

參照?qǐng)D2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖，用于簡(jiǎn)要示出制造工藝的流程。

在步驟201中，提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有包括自下而上層疊的犧牲柵介電層和犧牲柵電極層的偽柵極結(jié)構(gòu)；

在步驟202中，在半導(dǎo)體襯底上形成層間介電層，以填充偽柵極結(jié)構(gòu)之間的間隙；

在步驟203中，去除偽柵極結(jié)構(gòu)，形成溝槽；

在步驟204中，在溝槽中通過原子層沉積形成鈦鋁合金層作為功函數(shù)設(shè)定金屬層，其中，實(shí)施原子層沉積前，對(duì)半導(dǎo)體襯底執(zhí)行兩次依次進(jìn)行的鋁前體浸入和鋁前體終止的操作，實(shí)施原子層沉積時(shí)，在實(shí)施鋁前體注入之前均執(zhí)行與注入的鋁前體為同一前體的鋁前體浸入操作。

[示例性實(shí)施例二]

接下來，可以通過后續(xù)工藝完成整個(gè)半導(dǎo)體器件的制作，包括：在層間介電層105上形成另一層間介電層，覆蓋金屬柵極材料層113的頂部；在所述層間介電層中形成接觸孔，露出金屬柵極材料層113的頂部以及形成于半導(dǎo)體襯底中的源/漏區(qū)的頂部；填充金屬(通常為鎢)于接觸孔中形成連接后續(xù)形成的互連金屬層與所述自對(duì)準(zhǔn)硅化物的接觸塞；形成多個(gè)互連金屬層，通常采用雙大馬士革工藝來完成；形成金屬焊盤，用于后續(xù)實(shí)施器件封裝時(shí)的引線鍵合。

[示例性實(shí)施例三]

本發(fā)明還提供一種電子裝置，其包括根據(jù)本發(fā)明示例性實(shí)施例二的方法制造的半導(dǎo)體器件。所述電子裝置可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是任何包括所述半導(dǎo)體器件的中間產(chǎn)品。所述電子裝置，由于使用了所述半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。