本發(fā)明涉及半導體制造技術領域，尤其涉及一種半導體器件的形成方法。

背景技術：

金屬氧化物半導體(MOS)晶體管是集成電路中最重要的有源器件之一，其中，以NMOS晶體管和PMOS晶體管互補形成的CMOS結(jié)構(gòu)是深亞微米超大集成電路的組成單元。

現(xiàn)有技術中形成CMOS晶體管的過程包括：首先，在NMOS區(qū)域和PMOS區(qū)域的半導體襯底表面形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)通過層間介質(zhì)層隔離；形成覆蓋層間介質(zhì)層和NMOS區(qū)域的偽柵極結(jié)構(gòu)的第一光刻膠層，以所述第一光刻膠層為掩膜刻蝕，去除PMOS區(qū)域的偽柵極結(jié)構(gòu)，形成第一溝槽；形成位于所述溝槽內(nèi)的柵極結(jié)構(gòu)；待在所述第一溝槽內(nèi)形成柵極結(jié)構(gòu)后，去除第一光刻膠層；形成覆蓋層間介質(zhì)層和PMOS區(qū)域的柵極結(jié)構(gòu)的第二光刻膠層，以所述第二光刻膠層為掩膜刻蝕，去除PMOS區(qū)域的偽柵極結(jié)構(gòu)，形成第二溝槽；形成位于所述第二溝槽內(nèi)的柵極結(jié)構(gòu)；待在所述第二溝槽內(nèi)形成柵極結(jié)構(gòu)后，去除第二光刻膠層。

然而，現(xiàn)有技術中采用上述步驟形成的CMOS晶體管的性能有待提高。

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導體器件的形成方法，所述半導體器件的性能更加優(yōu)越。

為解決上述問題，本發(fā)明提供一種半導體器件的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區(qū)域和與之隔離的第二區(qū)域，形成位于所述半導體襯底表面的層間介質(zhì)層、貫穿所述層間介質(zhì)層厚度的第一半導體結(jié)構(gòu)和第二半導體結(jié)構(gòu)，其中，所述第一半導體結(jié)構(gòu)位于第一區(qū)域，所述第二半導體結(jié)構(gòu)位于第二區(qū)域，且所述第二半導體結(jié)構(gòu)表面為金屬層；形成覆蓋層間介質(zhì)層和第二半導體結(jié)構(gòu)的光刻膠層，且所述光刻膠層暴露出第一半導體結(jié)構(gòu)；以所述光刻膠層為掩膜去除第一半導體結(jié)構(gòu)，形成第一開口； 采用遠程等離子體刻蝕工藝去除第一光刻膠層；采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面；形成位于所述第一開口內(nèi)的第三半導體結(jié)構(gòu)，所述第三半導體結(jié)構(gòu)表面與層間介質(zhì)層表面齊平。

可選地，所述遠程等離子體刻蝕工藝采用的刻蝕氣體為氮氣和氫氣的混合物。

可選地，所述刻蝕氣體中氫氣含量占總氣體含量的體積百分比大于40％。

可選地，所述遠程等離子體刻蝕工藝的溫度大于300℃。

可選地，所述采用干冰清洗第二半導體結(jié)構(gòu)表面的步驟包括：將干冰轉(zhuǎn)變成流量為1千克/分鐘-2千克/分鐘的二氧化碳氣體，將其對準旋轉(zhuǎn)速度為5轉(zhuǎn)/分鐘-20轉(zhuǎn)/分鐘的第二半導體結(jié)構(gòu)表面。

可選地，所述采用致密流體清洗第二半導體結(jié)構(gòu)表面的步驟包括：將20標準大氣壓-25標準大氣壓的氨氣通入到溫度為20℃-25℃的第二半導體結(jié)構(gòu)表面。

可選地，形成第三半導體結(jié)構(gòu)前，采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面后，還包括：形成位于所述第二半導體結(jié)構(gòu)表面的鈍化層。

可選地，所述鈍化層的材料為AlN。

可選地，所述第一半導體結(jié)構(gòu)為第一偽柵極結(jié)構(gòu)，所述第二半導體結(jié)構(gòu)為第二柵極結(jié)構(gòu)，第三半導體結(jié)構(gòu)為第一柵極結(jié)構(gòu)。

可選地，所述第一柵極結(jié)構(gòu)包括第一功函數(shù)層和覆蓋所述第一功函數(shù)層的第一柵電極層；所述第二柵極結(jié)構(gòu)包括第二功函數(shù)層和覆蓋所述第二功函數(shù)層的第二柵電極層。

可選地，所述第二柵極結(jié)構(gòu)的形成步驟包括：形成位于所述半導體襯底表面的層間介質(zhì)層、貫穿所述層間介質(zhì)層厚度的第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)；形成覆蓋所述層間介質(zhì)層和第一偽柵極結(jié)構(gòu)的第二光刻膠層，且所述第二光刻膠層暴露出第二偽柵極結(jié)構(gòu)；以所述第二光刻膠層為掩膜去除所述第二偽柵極結(jié)構(gòu)，形成第二開口；形成位于所述第二開口內(nèi)的第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)表面與層間介質(zhì)層表面齊平。

可選地，還包括：形成位于所述第一開口底部的第一柵介質(zhì)層，所述第一柵極結(jié)構(gòu)覆蓋所述第一柵介質(zhì)層表面；形成位于所述第二開口底部的第二柵介質(zhì)層，所述第二柵極結(jié)構(gòu)覆蓋所述第二柵介質(zhì)層表面。

可選地，所述第一柵介質(zhì)層在所述第一偽柵極結(jié)構(gòu)前形成或在去除第一偽柵極結(jié)構(gòu)后形成。

可選地，所述第二柵介質(zhì)層在所述第二偽柵極結(jié)構(gòu)前形成或在去除第二偽柵極結(jié)構(gòu)后形成。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

由于第二區(qū)域的第二半導體結(jié)構(gòu)表面為金屬層，該金屬層易被腐蝕，因此在去除第一區(qū)域的第一半導體結(jié)構(gòu)后，形成第三半導體結(jié)構(gòu)前，采用遠程等離子體刻蝕工藝去除第一光刻膠層；并采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面。既可以有效清除上述第一光刻膠層，又有效避免了第二半導體結(jié)構(gòu)表面的金屬層在去除第一光刻膠層的過程中被腐蝕，從而保證了第二半導體結(jié)構(gòu)的質(zhì)量，有效提高了半導體器件的性能。

進一步，形成第三半導體結(jié)構(gòu)前，采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面后，還包括：形成位于所述第二半導體結(jié)構(gòu)表面的鈍化層。所述鈍化層可以使得后續(xù)形成第三半導體結(jié)構(gòu)的過程中，第二半導體結(jié)構(gòu)被鈍化層保護而免受損傷，進一步保障了第二半導體結(jié)構(gòu)的質(zhì)量，提高了半導體器件的性能。

進一步，所述第一半導體結(jié)構(gòu)為第一偽柵極結(jié)構(gòu)，所述第二半導體結(jié)構(gòu)為第二柵極結(jié)構(gòu)，第三半導體結(jié)構(gòu)為第一柵極結(jié)構(gòu)。形成的半導體器件為CMOS晶體管，其性能優(yōu)越。

附圖說明

圖1至圖6是本發(fā)明實施例的半導體器件的形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術所述，現(xiàn)有技術形成的CMOS晶體管的性能有待提高。

經(jīng)過研究后發(fā)現(xiàn)，在形成CMOS晶體管的過程中，高K介質(zhì)層、功函數(shù) 層等受到損傷，柵極結(jié)構(gòu)中的金屬柵受到腐蝕等原因，都會對CMOS晶體管的性能造成影響。

進一步的，發(fā)明人提供了一種CMOS晶體管的形成方法，有效避免或減輕了高K介質(zhì)層和金屬柵的受損，提高了CMOS晶體管的性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

請參考圖1，提供半導體襯底100，所述半導體襯底100包括第一區(qū)域I和與之隔離的第二區(qū)域II，形成位于所述半導體襯底100表面的層間介質(zhì)層103、貫穿所述層間介質(zhì)層103厚度的第一半導體結(jié)構(gòu)和第二半導體結(jié)構(gòu)，其中，所述第一半導體結(jié)構(gòu)位于第一區(qū)域I，所述第二半導體結(jié)構(gòu)位于第二區(qū)域II，且所述第二半導體結(jié)構(gòu)表面為金屬層。

所述半導體襯底100為硅襯底、鍺襯底、氮化硅襯底或者絕緣體上硅襯底等。本領域的技術人員可以根據(jù)需要選擇所述半導體襯底100的類型，因此，所述半導體襯底100的類型不應限制本發(fā)明的保護范圍。

在本實施例中，所述半導體襯底100為硅襯底，所述第一區(qū)域Ⅰ為NMOS晶體管區(qū)域，用于形成NMOS晶體管，所述第二區(qū)域Ⅱ為PMOS晶體管區(qū)域，用于形成PMOS晶體管。

需要說明的是，本發(fā)明的實施例中，所述半導體襯底100的PMOS晶體管區(qū)域內(nèi)還形成有N型阱區(qū)(未圖示)，所述半導體襯底100的NMOS晶體管區(qū)域內(nèi)還形成有P型阱區(qū)(未圖示)。

需要說明的是，在本發(fā)明的其他實施例中，所述第一區(qū)域Ⅰ也可以為PMOS晶體管區(qū)域，所述第二區(qū)域Ⅱ也可以為NMOS晶體管區(qū)域。又或者，所述第一區(qū)域Ⅰ也可以形成其他半導體結(jié)構(gòu)，例如晶體管、電容、導電插塞等，第二區(qū)域II也可以形成其他半導體結(jié)構(gòu)，例如晶體管、電容、導電插塞等。只要第二區(qū)域II的第二半導體結(jié)構(gòu)表面為易被腐蝕的金屬層，均可適用于本發(fā)明。也就是說，雖然本發(fā)明的實施例中是以CMOS晶體管為例進行示范性說明的，但本發(fā)明的技術方案不限于保護CMOS晶體管的柵電極層。

所述第一區(qū)域I和第二區(qū)域II通過淺溝槽隔離結(jié)構(gòu)101相隔離。所述淺 溝槽隔離結(jié)構(gòu)101的形成步驟包括：刻蝕所述半導體襯底100，在所述半導體襯底100內(nèi)形成淺溝槽(未圖示)；向所述淺溝槽內(nèi)填充隔離材料，形成與半導體襯底100齊平的淺溝槽隔離結(jié)構(gòu)101。本發(fā)明的實施例中，還包括：填充隔離材料前，在所述淺溝槽內(nèi)壁表面形成襯墊層(未圖示)。這樣可以使得淺溝槽內(nèi)壁質(zhì)量更好，更光滑，后續(xù)填充隔離材料時填充效果較好，利于提高淺溝槽隔離結(jié)構(gòu)101的隔離效果。

所述第一半導體結(jié)構(gòu)用于定義出第一區(qū)域I的半導體結(jié)構(gòu)的大小、形狀和位置。所述第一區(qū)域I的半導體結(jié)構(gòu)可以用于形成晶體管、電容、導電插塞等。本發(fā)明的實施例中，所述第一半導體結(jié)構(gòu)為第一偽柵極結(jié)構(gòu)105，所述第一偽柵極結(jié)構(gòu)105至少包括材料為多晶硅的偽柵電極層。

所述第二半導體結(jié)構(gòu)用于定義出第二區(qū)域II的半導體結(jié)構(gòu)的大小、形狀和位置。所述第二區(qū)域II的半導體結(jié)構(gòu)可以用于形成晶體管、電容、導電插塞等。本發(fā)明的實施例中，所述第二半導體結(jié)構(gòu)為第二柵極結(jié)構(gòu)。所述第二柵極結(jié)構(gòu)的形成步驟包括：形成位于所述半導體襯底100表面的層間介質(zhì)層103、貫穿所述層間介質(zhì)層103厚度的第一偽柵極結(jié)構(gòu)105和第二偽柵極結(jié)構(gòu)(未圖示)；形成覆蓋所述層間介質(zhì)層103和第一偽柵極結(jié)構(gòu)的第二光刻膠層(未圖示)，且所述第二光刻膠層暴露出第二偽柵極結(jié)構(gòu)；以所述第二光刻膠層為掩膜去除所述第二偽柵極結(jié)構(gòu)，形成第二開口(未標示)；形成位于所述第二開口內(nèi)的第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)表面與層間介質(zhì)層103表面齊平。

其中，所述第二柵極結(jié)構(gòu)包括第二功函數(shù)層1071和覆蓋所述第二功函數(shù)層1071的第二柵電極層1072。所述第二功函數(shù)層1071用于調(diào)節(jié)后續(xù)形成的PMOS晶體管的功函數(shù)，所述第二柵電極層1072用于作為PMOS晶體管的柵極。本發(fā)明的實施例中，后續(xù)在去除第二柵電極層1072表面的第一光刻膠層時，去除第一光刻膠層的化學試劑易腐蝕Al，或者后續(xù)化學機械拋光形成第三半導體的過程中，研磨液也易腐蝕Al，損傷第二柵電極層1072。即所述第二柵電極層1072為易被腐蝕的金屬層，其材料為Al。

需要說明的是，本發(fā)明的其他實施例中，所述第二柵電極層1072的材料還可以為其他金屬材料，例如銅，鈦，為避免作為第二柵電極層1072的金屬 材料受到損傷，均有必要對其予以保護。

需要說明的是，本發(fā)明的實施例中，所述第二偽柵極結(jié)構(gòu)至少包括材料為多晶硅的偽柵電極層，在此不再贅述。

為形成CMOS晶體管，還包括：形成位于所述第一開口(未標示)底部的第一柵介質(zhì)層104，所述第一偽柵極結(jié)構(gòu)105或第一柵極結(jié)構(gòu)覆蓋所述第一柵介質(zhì)層104表面；形成位于所述第二開口底部的第二柵介質(zhì)層106，所述第二柵極結(jié)構(gòu)覆蓋所述第二柵介質(zhì)層表面。并且，所述第一柵介質(zhì)層104在所述第一偽柵極結(jié)構(gòu)105前形成或在去除第一偽柵極結(jié)構(gòu)105后形成，所述第二柵介質(zhì)層106在所述第二偽柵極結(jié)構(gòu)(未圖示)前形成或在去除第二偽柵極結(jié)構(gòu)后形成。

本發(fā)明的實施例中，所述第一柵介質(zhì)層104在第一偽柵極結(jié)構(gòu)105前形成，所述第二柵介質(zhì)層106在第二偽柵極結(jié)構(gòu)前形成。并且，所述第一柵介質(zhì)層104和第二柵介質(zhì)層106在同一工藝步驟中形成，其材料也相同。具體的，所述第一柵介質(zhì)層104和第二柵介質(zhì)層106的形成步驟包括：形成覆蓋所述半導體襯底100表面的層間介質(zhì)薄膜；形成貫穿所述層間介質(zhì)薄膜厚度的第一溝槽和第二溝槽，其中所述第一溝槽位于第一區(qū)域I，第二溝槽位于第二區(qū)域II；形成覆蓋所述半導體襯底表面、所述第一溝槽的底部和側(cè)壁、所述第二溝槽的底部和側(cè)壁、并覆蓋層間介質(zhì)薄膜表面的柵介質(zhì)薄膜；平坦化所述柵介質(zhì)薄膜直至暴露出層間介質(zhì)薄膜，形成第一柵介質(zhì)層104和第二柵介質(zhì)層106。

需要說明的是，為防止形成第一溝槽和第二溝槽的過程中對半導體襯底100造成損傷，還包括：形成層間介質(zhì)薄膜前，形成覆蓋所述半導體襯底100表面的刻蝕阻擋薄膜，形成第一溝槽和第二溝槽后，所述層間介質(zhì)薄膜變?yōu)閷娱g介質(zhì)層103，所述刻蝕阻擋薄膜變?yōu)榭涛g阻擋層102。

需要說明的是，本發(fā)明的其他實施例中，所述第一柵介質(zhì)層104和第二柵介質(zhì)層106的形成步驟還可以為：形成覆蓋所述半導體襯底100表面的柵介質(zhì)薄膜；形成覆蓋所述柵介質(zhì)薄膜表面的掩膜層，以所述掩膜層為掩膜刻蝕所述柵介質(zhì)薄膜形成第一柵介質(zhì)層104和第二柵介質(zhì)層106，之后再形成層 間介質(zhì)層103，在此不再贅述。

請參考圖2，形成覆蓋層間介質(zhì)層103和第二半導體結(jié)構(gòu)的第一光刻膠層110，且所述第一光刻膠層110暴露出第一半導體結(jié)構(gòu)；

所述第一光刻膠層110后續(xù)用于作為掩膜，去除第一半導體結(jié)構(gòu)。本發(fā)明的實施例中，所述第一光刻膠層110用于作為去除第一偽柵極結(jié)構(gòu)105的掩膜。

請參考圖3，以所述第一光刻膠層110為掩膜去除第一半導體結(jié)構(gòu)，形成第一開口111。

去除所述第一半導體結(jié)構(gòu)的工藝為干法或濕法刻蝕工藝。本發(fā)明的實施例中，采用干法刻蝕工藝去除所述第一偽柵極結(jié)構(gòu)105(如圖2所示)。并且，去除所述第一偽柵極結(jié)構(gòu)105后，暴露出第一柵介質(zhì)層104。即所述第一柵介質(zhì)層104位于第一開口111底部。

請參考圖4，采用遠程等離子體刻蝕工藝去除第一光刻膠層110(如圖3所示)。

為避免第一光刻膠層110底部的第二半導體結(jié)構(gòu)在去除第一光刻膠層110的過程中受損，采用遠程等離子體刻蝕工藝去除第一光刻膠層110，可將刻蝕工藝對第二半導體結(jié)構(gòu)的損傷降到最低。其理由在于，采用遠程等離子體刻蝕工藝時，等離子源在反應區(qū)之外形成等離子體，然后通過氣流、電場、磁場等方式將等離子體引入反應區(qū)，進行刻蝕工藝，避免了形成等離子體過程中的強大沖擊力對第二半導體結(jié)構(gòu)的損傷，且當?shù)入x子體進入反應區(qū)時，其仍然具有活性，可以有效的去除第一光刻膠層110。本發(fā)明的實施例中，所述遠程等離子體刻蝕工藝采用的刻蝕氣體為氮氣和氫氣的混合物。所述刻蝕氣體中氫氣含量占總氣體含量的體積百分比大于40％。所述遠程等離子體刻蝕工藝的溫度大于300℃。上述工藝條件下，對底部的第二柵電極層1072的損傷降到最低。

請繼續(xù)參考圖4，采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面。

如前文所述，由于第二半導體結(jié)構(gòu)表面為易被腐蝕的金屬層，若采用常規(guī)的化學試劑的方式清洗其表面，極易損傷該表面。經(jīng)研究發(fā)現(xiàn)，干冰在低 壓下可以迅速升華為氣態(tài)的二氧化碳，且此時氣態(tài)的二氧化碳具有較大的、面向四面八方的沖擊力，當上述具有沖擊力的二氧化碳的流量達到一定值時，可以有效的將第二半導體結(jié)構(gòu)表面殘留的團狀的光刻膠擊碎，并且將其由第二半導體結(jié)構(gòu)表面剝離。同時，二氧化碳的化學穩(wěn)定性較強，不易于第二半導體結(jié)構(gòu)發(fā)生反應，因而可以用來清洗第二半導體結(jié)構(gòu)表面

進一步的，為使殘留的第一光刻膠被清洗干凈，還可以在清洗的同時旋轉(zhuǎn)待清洗的第二半導體結(jié)構(gòu)，以使被擊碎的第一光刻膠殘留更易被剝離。本發(fā)明的一個實施例中，采用干冰去除第二柵電極層1072和第二功函數(shù)層1071表面的光刻膠殘余。所述采用干冰清洗第二柵極結(jié)構(gòu)表面的步驟包括：將干冰轉(zhuǎn)變成流量為1千克/分鐘-2千克/分鐘的二氧化碳氣體，將其對準旋轉(zhuǎn)速度為5轉(zhuǎn)/分鐘-20轉(zhuǎn)/分鐘的第二柵極結(jié)構(gòu)表面。

經(jīng)過進一步發(fā)明人發(fā)現(xiàn)，某些在高壓下呈液態(tài)的物質(zhì)，例如氨，在常溫常壓下呈氣態(tài)，這些物質(zhì)由液態(tài)變?yōu)闅鈶B(tài)的過程中也會產(chǎn)生沖擊力，這一沖擊力也可以起到擊碎團狀的光刻膠的作用，因而高壓下的這些物質(zhì)(即致密流體，Densified Fluid)也可以被用來去除第二半導體結(jié)構(gòu)表面的第一光刻膠殘余。本發(fā)明的另一個實施例中，采用致密流體清洗(Densified Fluid Cleaning，DFC)第二柵極結(jié)構(gòu)(即第二柵電極層1072和第二功函數(shù)層1071)表面的步驟包括：將20標準大氣壓-25標準大氣壓的氨通入到溫度為20℃-25℃的第二柵極結(jié)構(gòu)表面。此種方法清洗第二柵極結(jié)構(gòu)表面除了可以有效去除第二半導體結(jié)構(gòu)表面的第一光刻膠殘余，又不損傷第二半導體結(jié)構(gòu)表面外，還具有以下優(yōu)點：低成本、安全性高、且對環(huán)境和人體健康的威脅較小。

需要說明的是，在本發(fā)明的其他實施例中，還可以采用其他類型的致密流體清洗第二柵極結(jié)構(gòu)表面，只要能達到去除光刻膠殘留又不損傷第二柵極結(jié)構(gòu)的目的均可。

請參考圖5，形成位于所述第二半導體結(jié)構(gòu)表面的鈍化層113。

雖然上述步驟已去除第二半導體結(jié)構(gòu)表面的光刻膠層及其殘余物，但考慮到后續(xù)還要在第一開口111內(nèi)形成第三半導體結(jié)構(gòu)，難免會在第二半導體結(jié)構(gòu)表面形成其他層或需進行刻蝕工藝。為避免第二半導體結(jié)構(gòu)在后續(xù)工藝 步驟中不受損傷，因此，在形成第三半導體結(jié)構(gòu)之前，還包括形成位于所述第二半導體結(jié)構(gòu)表面的鈍化層113的步驟。本發(fā)明的實施例中，所述鈍化層113的材料為AlN。所述鈍化層113的形成工藝為等離子氮化工藝，即將等離子體狀態(tài)的氮通入到第二柵極結(jié)構(gòu)表面，使其與第二柵電極層1072表面的Al發(fā)生反應，生成AlN。

需要說明的是，本發(fā)明的其他實施例中，也可以不形成鈍化層113而直接形成第三半導體結(jié)構(gòu)，在此不再贅述。

請參考圖6，形成位于所述第一開口內(nèi)的第三半導體結(jié)構(gòu)，所述第三半導體結(jié)構(gòu)表面與層間介質(zhì)層103表面齊平。

所述第三半導體結(jié)構(gòu)用于形成晶體管、電容、導電插塞等。本發(fā)明的實施例中，所述第三半導體結(jié)構(gòu)為第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一功函數(shù)層1051和第一柵電極層1052。所述第一柵極結(jié)構(gòu)的形成步驟包括：形成覆蓋所述第一開口111的底部和側(cè)壁，并覆蓋所述層間介質(zhì)層103表面的第一功函數(shù)薄膜；形成覆蓋所述第一功函數(shù)薄膜表面的第一柵電極薄膜；平坦化(例如化學機械拋光)所述第一柵電極薄膜和第一功函數(shù)薄膜直至暴露出層間介質(zhì)層103表面，形成第一功函數(shù)層1051和第一柵電極層1052。

在平坦化形成第一功函數(shù)層1051和第一柵電極層1052的過程中，由于有鈍化層113的保護，第二功函數(shù)層1071和第二柵電極層1072不會被上述平坦化工藝損傷，因而可以保證上述兩層不受破壞，其質(zhì)量得以保障。最終形成的半導體器件，例如CMOS晶體管的性能優(yōu)越。

上述步驟完成后，本發(fā)明實施例的半導體器件的制作完成。由于第二區(qū)域的第二半導體結(jié)構(gòu)表面為易被腐蝕的金屬層，因此在去除第一區(qū)域的第一半導體結(jié)構(gòu)后，形成第三半導體結(jié)構(gòu)前，采用遠程等離子體刻蝕工藝去除第一光刻膠層；并采用干冰或致密流體清洗第二半導體結(jié)構(gòu)表面。既可以有效清除上述第一光刻膠層，又有效避免了第二半導體結(jié)構(gòu)表面的金屬層在去除光刻膠層的過程中被腐蝕，從而保證了第二半導體結(jié)構(gòu)的質(zhì)量，有效提高了半導體器件的性能。

進一步，形成第三半導體結(jié)構(gòu)前，采用干冰或致密流體清洗第二半導體 結(jié)構(gòu)表面后，還包括：形成位于所述第二半導體結(jié)構(gòu)表面的鈍化層。所述鈍化層可以使得后續(xù)形成第三半導體結(jié)構(gòu)的過程中，第二半導體結(jié)構(gòu)被鈍化層保護而免受損傷，進一步保障了第二半導體結(jié)構(gòu)的質(zhì)量，提高了半導體器件的性能。

進一步，所述第一半導體結(jié)構(gòu)為第一偽柵極結(jié)構(gòu)，所述第二半導體結(jié)構(gòu)為第二柵極結(jié)構(gòu)，第三半導體結(jié)構(gòu)為第一柵極結(jié)構(gòu)。形成的半導體器件為CMOS晶體管，其性能優(yōu)越。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。