本發(fā)明涉及一種薄膜晶體管的制作方法。
背景技術(shù)：
：薄膜晶體管(ThinFilmTransistor，TFT)作為開關(guān)組件已被廣泛應(yīng)用于顯示、觸控領(lǐng)域。例如，顯示設(shè)備（如液晶電視、筆記本電腦及顯示器）中的陣列基板通常采用薄膜晶體管作為開關(guān)組件。常見的TFT通常包括位于基板上的柵極、覆蓋柵極的柵極絕緣層、位于柵極絕緣層上的通道層及分別覆蓋于半導(dǎo)體通道層兩側(cè)的源/漏極。然，隨著著電子產(chǎn)品朝大尺寸、高分辨率發(fā)展，陣列基板上的TFT的數(shù)量越來越多，因而對TFT的響應(yīng)速度要求越來越高，而此類TFT存在電子遷移率低，而響應(yīng)速度不夠的問題。為解決上述問題，現(xiàn)有的一種對TFT的結(jié)構(gòu)改良是通過在TFT的半導(dǎo)體通道層與柵極絕緣層之間增設(shè)一導(dǎo)電通道層，以增大TFT的電子遷移率，從而提高薄膜晶體管的響應(yīng)速度。然而，上述半導(dǎo)體通道層及導(dǎo)電通道層結(jié)構(gòu)在制程過程中需要借助不同圖案的掩膜進行曝光蝕刻制程，導(dǎo)致制造成本的增高且制造工序較復(fù)雜。技術(shù)實現(xiàn)要素：鑒于此，有必要提供一種制造成本較低的薄膜晶體管的制造方法。一種薄膜晶體管的制造方法，該制造方法包括：提供一基板，并于該基板上形成柵極及柵極絕緣層；于該柵極絕緣層上覆蓋一導(dǎo)電層；于該導(dǎo)電層上形成一第一光阻層，并以一光罩為正面曝光掩膜及以該柵極作為背面曝光掩膜對該第一光阻層進行正背面同時曝光以形成第一圖案化光阻層；蝕刻去除未被該第一圖案化光阻層覆蓋的所述導(dǎo)電層以形成導(dǎo)電通道層；于該導(dǎo)電通道層上形成半導(dǎo)體層及于該半導(dǎo)體層上形成第二光阻層，并以所述光罩為正面曝光掩膜及以該柵極作為背面曝光掩膜對該第二光阻層進行正背面同時曝光以形成第二圖案化光阻層；蝕刻去除未被該第二圖案化光阻層覆蓋的所述半導(dǎo)體層以形成覆蓋該導(dǎo)電通道層的半導(dǎo)體通道層；于該半導(dǎo)體通道層兩相對側(cè)分別形成源極及漏極。與現(xiàn)有技術(shù)相對比，本發(fā)明在分別形成半導(dǎo)體通道層及導(dǎo)電通道層時均以柵極為背面曝光掩膜及以同一光罩作為正面曝光掩膜進行正背面同時曝光，由于兩次曝光制程均采用同一光罩，而無需針對不同的曝光制程制造不同的光罩，因而可以降低制造成本。附圖說明圖1為本發(fā)明第一實施方式所提供的薄膜晶體管的截面示意圖。圖2為本發(fā)明一變更實施方式所提供的薄膜晶體管的截面示意圖。圖3圖為本發(fā)明一變更實施方式所提供的薄膜晶體管的截面示意圖。圖4為圖1所示薄膜晶體管的制造流程圖。圖5至圖10為圖4中各步驟流程的剖視圖。圖11為圖7中光罩及柵極在基板上的結(jié)構(gòu)投影圖。圖12為圖10中半導(dǎo)體通道層及導(dǎo)電通道層在基板上的結(jié)構(gòu)投影圖。主要元件符號說明薄膜晶體管100基板101柵極102柵極絕緣層103導(dǎo)電層104a導(dǎo)電通道層104半導(dǎo)體層105a半導(dǎo)體通道層105源接觸區(qū)1051漏接觸區(qū)1052蝕刻阻擋層106開孔1061源極107漏極108第一圖案化光阻層200第二圖案化光阻層300光罩M不透光區(qū)M1透光區(qū)M2長度L1，L3寬度L2，L4如下具體實施方式將結(jié)合上述附圖進一步說明本發(fā)明。具體實施方式請參閱圖1，圖1為本發(fā)明第一實施方式所提供的薄膜晶體管100的截面示意圖。該薄膜晶體管100可應(yīng)用于一陣列基板101（例如液晶顯示陣列基板101）中作為一開關(guān)組件。該薄膜晶體管100包括基板101、柵極102、柵極絕緣層103、導(dǎo)電通道層104、半導(dǎo)體通道層105、源極107及漏極108。該柵極102形成于該基板101表面，該柵極絕緣層103覆蓋于該柵極102遠離該基板101的一側(cè)。該導(dǎo)電通道層104位于該柵極絕緣層103上且與該柵極102對應(yīng)設(shè)置，該柵極絕緣層103將該導(dǎo)電通道層104和該柵極102及該半導(dǎo)體通道層105和該柵極102彼此隔開而相互絕緣。所述半導(dǎo)體通道層105覆蓋于所述導(dǎo)電通道層104上。所述源極107與所述漏極108分別覆蓋于所述半導(dǎo)體通道層105相對兩側(cè)，該半導(dǎo)體通道層105將該源極107與該導(dǎo)電通道層104及該漏極108與該導(dǎo)電通道層104隔開。進一步地，所述半導(dǎo)體通道層105包括源接觸區(qū)1051與漏接觸區(qū)1052。所述源接觸區(qū)1051位于所述源極107與所述導(dǎo)電通道層104之間。所述源極107上的電流會依次經(jīng)由所述源接觸區(qū)1051、所述導(dǎo)電通道層104、所述漏接觸區(qū)1052傳導(dǎo)至所述漏極108。所述漏接觸區(qū)1052位于所述漏極108與所述導(dǎo)電通道層104之間。本實施方式中，該源極107及該漏極108選擇與該導(dǎo)電層104a相同的材質(zhì)，且均為透明材質(zhì)。當然，在其他實施方式中，也可以為不同的導(dǎo)電材質(zhì)。該導(dǎo)電通道層104的材料包括氧化銦錫（ITO）、氧化銻錫（ATO）、銀納米線、銦鋅氧化物(IZO)或碳納米管等透明導(dǎo)電材料。該半導(dǎo)體通道層105的材質(zhì)包括非晶硅（例如本征非晶硅、n型非晶硅等）、晶硅、氧化物半導(dǎo)體及有機材料之一或其組合。其中，該氧化物半導(dǎo)體包括但不限于銦鎵鋅氧化物（IndiumGalliumZincOxide，IGZO）。在其他變更實施方式中，如圖2所示，當所述半導(dǎo)體通道層105選用氧化物半導(dǎo)體材料時，所述薄膜晶體管100還包括一蝕刻阻擋層106。該蝕刻阻擋層106設(shè)置于該半導(dǎo)體通道層105上的中間位置，該源極107及該漏極108分別覆蓋該蝕刻阻擋層106的相對兩側(cè)，且分別與該半導(dǎo)體通道層105的相對兩側(cè)接觸。在另一變更實施方式中，如圖3所示，該蝕刻阻擋層106覆蓋于該半導(dǎo)體通道層105上，該蝕刻阻擋層106的相對兩側(cè)分別形成連通該半導(dǎo)體通道層105的開孔1061，該二開孔1061分別對應(yīng)位于該源接觸區(qū)1051及該漏接觸區(qū)1052，所述源極107及所述漏極108分別對應(yīng)形成于該二開孔1061上，并通過該二開孔1061分別與該半導(dǎo)體通道層105連通。請一并參閱圖4-10，圖4為圖1所示薄膜晶體管100的制造流程圖。圖5至圖10為圖4中各步驟流程的剖視圖。步驟S101，請首先參閱圖5，提供一基板101，在基板101上依次形成柵極102及覆蓋該柵極102的柵極絕緣層103。其中，該柵極102的長度為L1，寬度為L2，如圖12所示。步驟S102，請進一步參閱圖6，于該柵極絕緣層103上覆蓋一導(dǎo)電層104a。步驟S103，請進一步參閱圖7及圖11，于該導(dǎo)電層104a上形成一第一光阻層，并以一光罩M為正面曝光掩膜及以該柵極102作為背面曝光掩膜對該第一光阻層進行正背面同時曝光以形成第一圖案化光阻層200。具體地，如圖所示11，該光罩M包括一不透光區(qū)M1及包圍該不透光區(qū)的一透光區(qū)M2，該不透光區(qū)M1的長度為L3，寬度為L4，如圖12。該不透光區(qū)M1在所述基板101上的正投影及所述柵極102在所述基板101上的正投影至少部分重疊，使得通過該光罩M及該柵極102對該第一光阻層進行曝光后，該第一圖案化光阻層200在該基板101上的正投影與該重疊處正好重合。本實施方式中，該不透光區(qū)M1的長度L3小于該柵極102的長度L1，該不透光區(qū)M1的寬度L4大于該柵極102的寬度L2。該第一圖案化光阻層200鄰近該導(dǎo)電層104a的接觸面的寬度由該柵極102界定，長度由該光罩M的不透光區(qū)M1界定。其中，該第一光阻層為正型光阻。由于以該光罩M及該柵極102分別作為正背面曝光掩膜，二掩膜的正投影交疊圖案為該第一圖案化光阻層200的正投影圖案，因而可實現(xiàn)自動對位的效果，而省去了曝光制程中的對位校準程序，有利于提高工作效率。此外，由于借助所述柵極102作為背面曝光掩膜，有利于提高對位的準確度。步驟S104，請進一步參閱圖8，蝕刻去除未被該第一圖案化光阻層200覆蓋的所述導(dǎo)電層104a以形成導(dǎo)電通道層104。步驟S105，請進一步參閱圖9及圖11，于該導(dǎo)電通道層104上形成半導(dǎo)體層105a及于該半導(dǎo)體層105a上形成第二光阻層，并以所述光罩M為正面曝光掩膜及以該柵極102作為背面曝光掩膜對該第二光阻層進行正背面同時曝光以形成第二圖案化光阻層300。本實施方式中，所述第一光阻層及所述第二光阻層為相同的材質(zhì)。具體地，如圖所示11，該光罩M在所述基板101上的正投影及所述柵極102在所述基板101上的正投影的重疊部分面積與該第二圖案化光阻層300的正投影面積相等，通過該光罩M及該柵極102對該第二光阻層進行曝光后，該第二圖案化光阻層300鄰近該半導(dǎo)體層105a的接觸面的寬度由該柵極102界定，長度由該不透光區(qū)M1界定，所述第二圖案化光阻層300與所述第一圖案化光阻層200在該基板101上正投影正好重疊。借助所述柵極102作為背面曝光掩膜，形成該第一、二圖案化光阻層200、300均可采用同一光罩M，提高了光罩M利用率，有利于節(jié)省制造成本。步驟S106，請進一步參閱圖10及圖12，蝕刻去除未被該第二圖案化光阻層300覆蓋的所述半導(dǎo)體層105a以形成覆蓋該導(dǎo)電通道層104的半導(dǎo)體通道層105。需要說明的是，在分別對該導(dǎo)電層104a及該半導(dǎo)體層105a進行蝕刻時，可通過調(diào)節(jié)蝕刻液濃度、蝕刻速度及蝕刻時間或選擇不同蝕刻液等方式調(diào)節(jié)蝕刻率，使該導(dǎo)電通道層104在該基板101上的投影面積小于該半導(dǎo)體通道層105在該基板101上的正投影面積，如圖12所示，從而使該導(dǎo)電通道層104被該半導(dǎo)體通道層105所包覆而不與所述源、漏極107、108接觸。本實施方式中，在上述其他參數(shù)固定的情況下，通過調(diào)節(jié)對該導(dǎo)電層104a及該半導(dǎo)體層105a進行蝕刻的蝕刻時間，使該導(dǎo)電通道層104在該基板101上的投影面積小于該半導(dǎo)體通道層105在該基板101上的正投影面積。實際實施時，可根據(jù)所述導(dǎo)電層104a及所述半導(dǎo)體層105a的具體材質(zhì)及所選擇的蝕刻液確認需要的蝕刻時間。步驟S107，請再次參閱圖1，于該半導(dǎo)體通道層105兩相對側(cè)分別形成源極107及漏極108。得到圖1所示薄膜晶體管100。在其他變更實施方式中，還可先在該半導(dǎo)體通道層105上形成蝕刻蝕擋層后再形成分別覆蓋所述蝕刻蝕擋層相對兩側(cè)的所述源極107及所述漏極108，得到圖2所示薄膜晶體管100。在另一變更實施方式中，還可在形成該半導(dǎo)體通道層105上后，在該半導(dǎo)體通道層105上形成蝕刻阻擋層106，并在該蝕刻阻擋層106的相對兩側(cè)分別形成連通該半導(dǎo)體通道層105的開孔1061，然后在該蝕刻阻擋層106上分別對應(yīng)該二開孔1061處形成所述源極107及所述漏極108，得到圖3所示薄膜晶體管100。需要說明的是，制造如圖3所示的薄膜晶體管100的過程中，在進行上述步驟S104與步驟S106，分別對該導(dǎo)電層104a及該半導(dǎo)體層105a進行蝕刻時，由于該結(jié)構(gòu)的薄膜晶體管100對該半導(dǎo)體通道層105是否將該導(dǎo)電通道層104的頂面及側(cè)面完全覆蓋并無嚴格要求，因而，在其他蝕刻參數(shù)不變的情況下，分別對該導(dǎo)電層104a及該半導(dǎo)體層105a的蝕刻時間長短無嚴格控制。但在前序制程中若該半導(dǎo)體層105a未將該導(dǎo)電層104a包覆，則在進行步驟S107時，該薄膜晶體管100的蝕刻阻擋層106需將該半導(dǎo)體通道層105及該導(dǎo)電通道層104的頂面及側(cè)面包覆。在后續(xù)制程中，在薄膜晶體管100上還可形成平坦層、鈍化層等習知技術(shù)，在此不再贅述。以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，圖示中出現(xiàn)的上、下、左及右方向僅為了方便理解，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當理解，可以對本發(fā)明的技術(shù)方案進行修改或等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。當前第1頁1 2 3