本發(fā)明涉及一種制作半導(dǎo)體元件的方法，尤其是涉及一種在基底上的高壓元件區(qū)制作柵極介電層的方法。

背景技術(shù)：

在現(xiàn)有半導(dǎo)體產(chǎn)業(yè)中，多晶硅系廣泛地應(yīng)用于半導(dǎo)體元件如金屬氧化物半導(dǎo)體(metal-oxide-semiconductor,MOS)晶體管中，作為標(biāo)準(zhǔn)的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮，傳統(tǒng)多晶硅柵極因硼穿透(boron penetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletion effect)等問題，使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動(dòng)能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶硅柵極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。

然而在現(xiàn)今金屬柵極晶體管制作過程中，由于高壓區(qū)的柵極介電層通常突出于基底表面，因此高壓區(qū)所完成的金屬柵極一般明顯高于低壓區(qū)的金屬柵極，使后續(xù)以化學(xué)機(jī)械研磨(chemical mechanical polishing,CMP)制作工藝去除部分層間介電層時(shí)容易磨掉大部分高壓區(qū)的金屬柵極。因此如何改良現(xiàn)行金屬柵極制作工藝以解決此問題即為現(xiàn)今一重要課題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明優(yōu)選實(shí)施例揭露一種制作半導(dǎo)體元件的方法。首先提供一基底，然后形成一摻雜區(qū)于基底中，形成一熱氧化層于基底及摻雜區(qū)上，去除熱氧化層以形成一第一凹槽，形成一外延層于基底上并填入第一凹槽內(nèi)，以及形成一柵極介電層于外延層中。

本發(fā)明另一實(shí)施例揭露一種半導(dǎo)體元件，其包含一基底、一第一凹槽設(shè)于基底內(nèi)、一外延層設(shè)于基底上以及一柵極介電層設(shè)于部分外延層中。其中外延層包含一第一部分鑲嵌于第一凹槽內(nèi)以及一第二部分設(shè)于基底上，柵極 介電層則設(shè)于外延層的第一部分上。

附圖說明

圖1至圖7為本發(fā)明優(yōu)選實(shí)施例制作一半導(dǎo)體元件的方法示意圖。

主要元件符號(hào)說明

12 基底 14 高壓區(qū)

16 圖案化掩模 18 離子注入制作工藝

20 摻雜區(qū) 22 熱氧化層

24 第一凹槽 26 外延層

28 第二凹槽 30 柵極介電層

32 淺溝隔離 34 第一襯墊層

36 第二襯墊層

40 低壓區(qū) 42 氧化層

44 第一部分 46 第二部分

52 柵極結(jié)構(gòu) 54 間隙壁

56 源極/漏極區(qū)域 58 層間介電層

60 功函數(shù)金屬層 62 低阻抗金屬層

具體實(shí)施方式

請(qǐng)參照?qǐng)D1至圖7，圖1至圖7為本發(fā)明優(yōu)選實(shí)施例制作一半導(dǎo)體元件的方法示意圖。如圖1所示，首先提供一基底12，例如一硅基底或硅覆絕緣(SOI)基板?；?2上定義有一元件區(qū)，例如一高壓元件區(qū)(或簡(jiǎn)稱高壓區(qū)14)，其優(yōu)選于后續(xù)制作工藝中用來制作一高壓半導(dǎo)體元件。然后利用一圖案化掩模16來進(jìn)行一離子注入制作工藝18，以于基底12中形成至少一摻雜區(qū)20。在本實(shí)施例中，離子注入制作工藝18所注入的離子優(yōu)選為N型摻質(zhì)，例如可選自由銻及砷所構(gòu)成的群組，且所形成的摻雜區(qū)20優(yōu)選為一N+埋入層(n+buried layer,NBL)。另外本實(shí)施例雖以形成單一一個(gè)摻雜區(qū)20為例，但摻雜區(qū)20的數(shù)量并不局限于此，而可視制作工藝需求任意調(diào)整。

如圖2所示，接著去除圖案化掩模16并進(jìn)行一熱氧化制作工藝以形成一熱氧化層22于基底12上并覆蓋摻雜區(qū)20。在本實(shí)施例中，熱氧化制作工藝的溫度優(yōu)選大于1000℃，且本發(fā)明形成熱氧化層22時(shí)優(yōu)選將摻雜區(qū)20 往下推，使摻雜區(qū)20的上表面低于摻雜區(qū)20周圍的基底12上表面。另外，在熱氧化的過程中，被離子注入制作工藝所摻雜的區(qū)域會(huì)具有較快的氧化成長(zhǎng)速度，因此設(shè)于摻雜區(qū)20正上方的熱氧化層22厚度優(yōu)選高于摻雜區(qū)20周圍的基底12表面的熱氧化層22厚度，例如摻雜區(qū)20正上方的熱氧化層22優(yōu)選約800埃，而設(shè)于摻雜區(qū)20周圍的基底12表面的熱氧化層22厚度則優(yōu)選低于400埃，或更佳約300埃至400埃。

然后如圖3所示，進(jìn)行一蝕刻或清洗制作工藝，利用例如氫氟酸等蝕刻溶液來去除熱氧化層22并暴露出下面的摻雜區(qū)20，且在去除熱氧化層22后同時(shí)于摻雜區(qū)20上的基底12內(nèi)形成一第一凹槽24。在本實(shí)施例中，第一凹槽24的深度，或是由摻雜區(qū)20頂部至基底12上表面的垂直距離約為380埃至420埃，或更佳為400埃。

隨后如圖4所示，可先選擇性進(jìn)行一清洗制作工藝去除第一凹槽24內(nèi)或基底12表面所殘留的不純物或氧化物，然后全面性形成一外延層26于基底12上并填入第一凹槽24內(nèi)。依據(jù)本發(fā)明的優(yōu)選實(shí)施例，形成外延層26于基底12上并填入第一凹槽24內(nèi)的同時(shí)優(yōu)選于摻雜區(qū)20正上方的外延層26中形成對(duì)應(yīng)第一凹槽24的第二凹槽28，其中第二凹槽28的深度優(yōu)選等同圖3中第一凹槽24的深度，例如約為380埃至420埃，或更佳為400埃。

接著如圖5所示，形成一柵極介電層30于外延層26內(nèi)的第二凹槽28中以及多個(gè)淺溝隔離32于外延層26中，其中柵極介電層30優(yōu)選作為高壓半導(dǎo)體元件的柵極介電層而淺溝隔離32則用來隔離各高壓半導(dǎo)體元件與周邊的每一個(gè)低壓元件。在本實(shí)施例中，形成柵極介電層30的方式可進(jìn)行一熱氧化制作工藝，以于第二凹槽28中形成由氧化物所構(gòu)成的柵極介電層30。形成淺溝隔離32的方法可先依序沉積一由氮化硅所構(gòu)成的第一襯墊層(圖未示)以及一由氧化硅所構(gòu)成的第二襯墊層(圖未示)于外延層26表面，然后進(jìn)行一光刻暨蝕刻制作工藝去除部分第二襯墊層、部分第一襯墊層以及部分外延層26形成淺溝隔離所需的凹槽，之后再填入氧化物于凹槽內(nèi)并以平坦化方式去除部分氧化物、第二襯墊層以及第一襯墊層以形成淺溝隔離32，并使淺溝隔離32、柵極介電層30與外延層26等的頂表面相互切齊。

值得注意的是，前述實(shí)施例雖以先形成柵極介電層30之后再形成淺溝隔離32為例，但不局限于此順序，本發(fā)明的另一優(yōu)選實(shí)施例又可選擇先形成淺溝隔離32于外延層26內(nèi)以及所需的摻雜阱(圖未示)之后，再形成柵極 介電層30于各第二凹槽28內(nèi)。舉例來說，如圖6所示，可先依序沉積一由氮化硅所構(gòu)成的第一襯墊層34以及一由氧化硅所構(gòu)成的第二襯墊層36于外延層26表面并填入各第二凹槽28，然后進(jìn)行一光刻暨蝕刻制作工藝，在不移除第二凹槽28內(nèi)的第一襯墊層34與第二襯墊層36的情況下去除第二凹槽28旁的部分第二襯墊層36、部分第一襯墊層34與部分外延層26以形成淺溝隔離32所需的凹槽，之后再填入氧化物于凹槽內(nèi)并以平坦化方式去除部分外延層26表面的氧化物、第二襯墊層36與第一襯墊層34以形成淺溝隔離32，并使淺溝隔離32、柵極介電層30與外延層26等的頂表面相互切齊。由于用來形成淺溝隔離32凹槽的第一襯墊層34與第二襯墊層36于形成柵極介電層30之前便已填入各第二凹槽28內(nèi)，因此后續(xù)所形成的柵極介電層30與外延層26之間優(yōu)選設(shè)有U型的第一襯墊層34與U型的第二襯墊層36，此實(shí)施例也屬本發(fā)明所涵蓋的范圍。

請(qǐng)繼續(xù)參照?qǐng)D7，本發(fā)明于形成圖5的淺溝隔離后可依據(jù)制作工藝需求搭配低壓區(qū)40進(jìn)行后續(xù)晶體管制作工藝，例如可先于低壓區(qū)40與高壓區(qū)14覆蓋一氧化層42，然后于低壓區(qū)40及高壓區(qū)34的氧化層42上分別形成一柵極結(jié)構(gòu)52，其中低壓區(qū)40的柵極結(jié)構(gòu)52上表面優(yōu)選與高壓區(qū)14的柵極結(jié)構(gòu)52上表面齊平。

在本實(shí)施例中，柵極結(jié)構(gòu)52的制作方式可依據(jù)制作工藝需求以先柵極(gate first)制作工藝、后柵極(gate last)制作工藝的先柵極介電層(high-k first)制作工藝以及后柵極制作工藝的后柵極介電層(high-k last)制作工藝等方式制作完成。以本實(shí)施例的先柵極介電層制作工藝為例，可先于低壓區(qū)40及高壓區(qū)14的外延層26上分別形成一包含高介電常數(shù)介電層與多晶硅材料所構(gòu)成的虛置柵極(圖未示)，然后于虛置柵極側(cè)壁形成間隙壁54。接著于各虛置柵極與間隙壁54兩側(cè)的外延層26中分別形成一源極/漏極區(qū)域56、形成一接觸洞蝕刻停止層(圖未示)覆蓋虛置柵極，并形成一由四乙氧基硅烷(Tetraethyl orthosilicate,TEOS)所組成的層間介電層58于接觸洞蝕刻停止層上。

之后可進(jìn)行一金屬柵極置換(replacement metal gate)制作工藝，先平坦化部分的層間介電層58及接觸洞蝕刻停止層，并再將各虛置柵極轉(zhuǎn)換為一金屬柵極。金屬柵極置換制作工藝可包括先進(jìn)行一選擇性的干蝕刻或濕蝕刻制作工藝，例如利用氨水(ammonium hydroxide,NH₄OH)或氫氧化四甲銨 (Tetramethylammonium Hydroxide,TMAH)等蝕刻溶液來去除各虛置柵極中的多晶硅材料以于層間介電層58中分別形成一凹槽。之后形成一至少包含U型功函數(shù)金屬層60與低阻抗金屬層62的導(dǎo)電層于各該凹槽內(nèi)，并再搭配進(jìn)行一平坦化制作工藝使U型功函數(shù)金屬層60與低阻抗金屬層62的表面與層間介電層58表面齊平，以形成柵極結(jié)構(gòu)52的柵極電極。此外，本發(fā)明的其他優(yōu)選實(shí)施例也可在高壓區(qū)14的柵極結(jié)構(gòu)52兩側(cè)下方分別另形成一淺溝隔離而介于柵極介電層30與源極/漏極區(qū)域56之間，但視元件特性需求的不同，也可以只在高壓區(qū)14的柵極結(jié)構(gòu)52單一側(cè)下方形成有淺溝隔離，或者是如圖7所示，僅在高壓區(qū)14中形成一厚而平坦的柵極介電層30且完全埋設(shè)于基底12上的外延層26內(nèi)。

在本實(shí)施例中，功函數(shù)金屬層60優(yōu)選用以調(diào)整形成金屬柵極的功函數(shù)，使其適用于N型晶體管(NMOS)或P型晶體管(PMOS)。若晶體管為N型晶體管，功函數(shù)金屬層60可選用功函數(shù)為3.9電子伏特(eV)～4.3eV的金屬材料，如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)、鋁化鉿(HfAl)或TiAlC(碳化鈦鋁)等，但不以此為限；若晶體管為P型晶體管，功函數(shù)金屬層60可選用功函數(shù)為4.8eV～5.2eV的金屬材料，如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等，但不以此為限。功函數(shù)金屬層60與低阻抗金屬層62之間可包含另一阻障層(圖未示)，其中阻障層的材料可包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等材料。低阻抗金屬層62則可選自銅(Cu)、鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合。由于依據(jù)金屬柵極置換制作工藝將虛置柵極轉(zhuǎn)換為金屬柵極乃此領(lǐng)域者所熟知技術(shù)，在此不另加贅述。

又如圖7所示，本發(fā)明另揭露一種半導(dǎo)體元件結(jié)構(gòu)，其包含一高壓元件設(shè)于高壓區(qū)14與一低壓元件設(shè)于低壓區(qū)40。高壓區(qū)14的高壓元件主要包含一摻雜區(qū)20設(shè)于基底12中、一外延層26設(shè)于摻雜區(qū)20與基底12上、一柵極介電層30鑲嵌于外延層26中以及一柵極結(jié)構(gòu)52設(shè)于柵極介電層30上。其中外延層26又細(xì)部包含一第一部分44鑲嵌于基底12內(nèi)以及一第二部分46設(shè)于基底12與第一部分44上。

從元件關(guān)系來看，摻雜區(qū)20的上表面優(yōu)選低于基底12上表面，柵極介電層30、源極/漏極區(qū)域56與淺溝隔離32均設(shè)于外延層26的第二部分46內(nèi)，其中淺溝隔離32上表面與柵極介電層30及源極/漏極區(qū)域56上表面齊 平。由于源極/漏極區(qū)域56設(shè)于外延層26中，淺溝隔離32上表面又同時(shí)與柵極結(jié)構(gòu)52兩側(cè)源極/漏極區(qū)域56中的外延層26第二部分46上表面齊平。

綜上所述，本發(fā)明主要先形成一摻雜區(qū)于一基底上的高壓元件區(qū)，接著利用熱氧化制作工藝形成一熱氧化層于基底與摻雜區(qū)上并同時(shí)將摻雜區(qū)往下推，使摻雜區(qū)上表面低于摻雜區(qū)周圍的基底表面。之后去除熱氧化層形成凹槽，形成一外延層于基底上并填入該凹槽，然后再形成柵極介電層于外延層中。由于去除熱氧化層時(shí)所形成的凹槽可間接于外延層中形成對(duì)應(yīng)的凹槽，后續(xù)所形成的柵極介電層便可完全填入外延層的凹槽內(nèi)且與外延層表面齊平，如此高壓區(qū)的金屬柵極便不至因突出的柵極介電層而于CMP制作工藝中被研磨掉。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。