本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種半導體器件及其制作方法和電子裝置。

背景技術：

隨著半導體制造技術越來越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數量已從最初的幾十、幾百個增加到現(xiàn)在的數以百萬個。為了達到電路復雜度和電路密度的要求，半導體集成電路芯片的制作工藝利用批量處理技術，在襯底上形成各種類型的復雜器件，并將其互相連接以具有完整的電子功能，目前大多采用在導線之間以介電層作為隔離各金屬內連線的介電材料，互連結構用于提供在IC芯片上的器件和整個封裝之間的布線。在降低互連線的RC延遲、改善電遷移等方面，金屬銅具有低電阻系數，高熔點和優(yōu)良的電遷移耐力，因此，銅互連(Cu-base interconnects)已被廣泛地應用于前沿的集成電路制造工藝中。

在65nm以下的金屬銅互連制程中，利用大馬士革工藝實現(xiàn)銅互連。具體步驟為，先沉積形成低K介質材料層,然后進行溝槽和接觸孔刻蝕,再采用PVD(物理氣相沉積)工藝進行TaN阻擋層沉積，以防止后續(xù)沉積的金屬銅的擴散，最后在所述接觸孔和所述溝槽中沉積形成銅晶種層以及采用ECP(電化學電鍍)進行所述接觸孔和所述溝槽填充。由于PVD工藝的填充能力比較差，尤其在接觸孔和溝槽側壁的階梯覆蓋能力最差，在互連制程中需要保證在接觸孔和溝槽側壁有一定的TaN阻擋層的存在并且TaN阻擋層的厚度不能太薄，不然器件的電子遷移(EM)會失效。然而，在接觸孔和溝槽的側壁沉積形成一定的TaN阻擋層時，在接觸孔和溝槽的底部會沉積生長較厚的TaN阻擋層，由于TaN材料的電阻比較高，這樣將導致產生比較高的接觸電阻，進一步影響器件性能。

因此，需要一種新的制作半導體器件的方法，以解決現(xiàn)有技術中的問題。

技術實現(xiàn)要素：

在發(fā)明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發(fā)明為了克服目前存在問題，提供一種半導體器件的制作方法，包括：提供半導體襯底；在所述半導體襯底上形成低K介質材料層，其中，所述低K介質材料層中還形成有金屬層；在所述低K介質材料層中形成接觸孔以露出所述金屬層；采用ALD工藝在所述接觸孔中選擇性沉積形成第一阻擋層，所述第一阻擋層只形成在所述接觸孔的側壁；采用氫自由基和氫氣的混合氣體對所述接觸孔的底部進行預處理；在所述接觸孔中沉積形成第二阻擋層。

示例性地，還包括在形成所述第二阻擋層之后在所述接觸孔中沉積形成銅晶種層的步驟，其中，所述銅晶種層的厚度為200埃至1000埃，采用PVD工藝形成所述銅晶種層。

示例性地，還包括在形成所述銅晶種層之后在所述接觸孔中填充銅金屬層和執(zhí)行第一高溫退火的步驟。

示例性地，還包括在填充所述銅金屬層和執(zhí)行所述第一高溫退火之后執(zhí)行平坦化工藝和第二高溫退火的步驟，其中，所述平坦化工藝包括化學機械研磨。

示例性地，所述第一阻擋層的材料包括TaN，所述第一阻擋層的厚度為5埃至20埃

示例性地，采用ALD工藝在所述接觸孔中選擇性沉積形成所述第一阻擋層的方法，包括：

步驟S101：向反應室內通入PDMAT氣體，以使所述PDMAT氣體吸附在所述接觸孔的側壁；

步驟S102：采用惰性氣體對所述接觸孔進行吹掃，以除去未吸附的所述PDMAT氣體；

步驟S103：向所述反應室內通入NH₃氣，以使所述NH₃氣和所述PDMAT氣體發(fā)生反應；

步驟S104：采用惰性氣體對所述接觸孔進行吹掃，以除去未反應的所述NH₃氣以及反應中產生的雜質；

步驟S105：循環(huán)執(zhí)行步驟S101至S104的次數范圍為8-50次，以在所述接觸孔的側壁形成所述第一阻擋層。

示例性地，所述接觸孔的最小寬度范圍為20nm至80nm，所述接觸孔的深度范圍為20nm至300nm。

示例性地，所述氫自由基的體積比為5％-10％，所述氫自由基和所述氫氣的混合氣體的流量為100sccm至800sccm，所述預處理的時間為10s至60s，所述預處理的溫度為50℃至400℃。

示例性地，所述第二阻擋層的材料包括Ta，采用PVD工藝形成所述第二阻擋層。

本發(fā)明還提供一種采用上述方法制造的半導體器件。

本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導體器件。

本發(fā)明的半導體器件的制造方法，采用原子層沉積(ALD)工藝沉積TaN阻擋層的方法，使所述TaN阻擋層在接觸孔和溝槽內選擇性生長，具體的，所述TaN阻擋層只生長在所述接觸孔和所述溝槽的側壁，所述接觸孔和所述溝槽的底部沒有生長所述TaN阻擋層，降低了所述接觸孔和所述溝槽的電阻。同時采用H自由基對所述接觸孔和所述溝槽底部進行處理，降低了后續(xù)生長的Ta阻擋層的電阻，進一步降低了所述接觸孔和所述溝槽的阻值。而且，沒有影響器件電子遷移率的性能，最終降低半導體器件的功耗。本發(fā)明半導體器件，采用前述方法制造，具有低電阻和高電子遷移率等優(yōu)點。本發(fā)明的電子裝置，使用了上述的半導體器件，因而同樣具有上述優(yōu)點。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1A-1D為制作金屬連線的各步驟所獲得的器件的剖視圖；

圖2A-2F為根據本發(fā)明一個實施方式制作金屬連線的各步驟所獲得的器件的剖視圖；

圖3為根據本發(fā)明一個實施方式制作金屬連線的工藝流程圖；

圖4A-4E為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋層的各步驟所獲得的器件的剖視圖；

圖5為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋 層的工藝流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件 的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

這里參考作為本發(fā)明的理想實施例(和中間結構)的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預期由于例如制造技術和/或容差導致的從所示形狀的變化。因此，本發(fā)明的實施例不應當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導致的形狀偏差。例如，顯示為矩形的注入區(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入區(qū)到非注入區(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導致該埋藏區(qū)和注入進行時所經過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發(fā)明的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

圖1A-圖1D為目前常見的制作金屬連線的各步驟所獲得的器件的剖視圖。

如圖1A，在提供的半導體襯底(未示出)上依次形成刻蝕停止層100和低K介質材料層101，其中在所述低K介質材料層101中形成有下層金屬層102。采用光刻工藝和刻蝕工藝在所述低K介質材料層101中形成接觸孔103、104，所述接觸孔103、104露出所述下層金屬102。在所述低K介質材料層中形成所述接觸孔的方法可以選用本領域常用方法，在此不再贅述。

如圖1B中所示，為使填充的銅金屬與所述接觸孔103、104側壁粘附性良好，并防止銅金屬向所述低K介質材料層內擴散，在填充金屬銅之前先在所述接觸孔103、104中沉積形成阻擋層105，所述阻擋層105的材料包括TaN和Ta，采用PVD工藝形成所述阻擋層105。

如圖1C所示，在所述阻擋層105上形成銅晶種層106，接著，采用電化學電鍍(ECP)的方法填充所述接觸孔103、104，在所述接觸孔103、104中形成金屬銅層107。所述金屬銅層107覆蓋所述低K介質材料層101。

如圖1D所示，采用化學機械研磨(CMP)去除所述金屬銅層107高出所述低K介質材料層101的部分，形成互連結構。

本發(fā)明為了解決目前半導體器件金屬連線制備過程中存在的問題，提供了一種半導體器件的制備方法，圖2A-2F為根據本發(fā)明一個實施方式制作金屬連線的相關步驟所獲得的器件的結構示意圖；圖3為根據本發(fā)明一個實施方式制作金屬連線的工藝流程圖；圖4A-4E為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋層的各步驟所獲得的器件的剖視圖；圖5為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋層的工藝流程圖。

下面結合圖2A-2F、圖3、圖4A-4E和圖5對本發(fā)明的制備方法進行詳細的說明。需要說明的是，在對半導體芯片之前的處理步驟，對于本領域的技術人員是熟知的，在此就不詳細贅述。同時，圖2A-2F、圖3、圖4A-4E和圖5中僅給出了所要程序化的芯片的結構，在半導體器件的集成電路中包含如圖所述的多個芯片相互連接，形成疊層，所述芯片之間通過本發(fā)明所述通孔結構實現(xiàn)電路上的連接，為了簡化，在圖中僅僅給出了一個芯片中的通孔的結構示意圖，當然還包含其他必不可少的元件。

實施例一

首先，執(zhí)行步驟301，采用光刻工藝和刻蝕工藝在低K介質材料層中形成接觸孔以及溝槽。

如圖2A所示，提供半導體襯底(圖中未示出)，在所述襯底上依次形成蝕刻阻擋層200、低K介質材料層201以及掩膜疊層。

具體地，所述半導體襯底可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。

其中，所述蝕刻阻擋層200用以保護位于下方的襯底以及有源器件，作為優(yōu)選，在本發(fā)明的一具體實施方式中所述蝕刻阻擋層200可以為氮摻雜的碳化硅層NDC(Nitrogen dopped Silicon Carbite)或者SiN層，其中，所述碳化硅層NDC(Nitrogen dopped Silicon Carbite)或者SiN層的沉積方法可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種，作為進一步的優(yōu)選，所述蝕刻阻擋層200為氮摻雜的碳化硅層NDC，其厚度為20-500埃，通過物理氣相沉積(PVD)法形成，但所述 厚度以及形成方法并不據局限于該示例。

在所述蝕刻阻擋層200上形成低K介質材料層201。在本發(fā)明的一具體實施方式中，所述低K介質材料層制備的方法可選用旋涂覆蓋(SOD)和化學氣相沉積(PECVD)。所述低K介質材料層包括有機硅酸鹽玻璃(OSG)、其它低k材料或者超低K材料。作為優(yōu)選，所述K介質材料層201的材料為多孔超低K材料，所述多孔低K材料在電性能方面，有低損耗和低漏電流。還可以選用本領域常用的低K介質材料以及形成方法，在此不再贅述。

作為優(yōu)選，在所述低K介質材料層201中還形成有金屬層202，所述金屬層202可以選用本領域常用的金屬材料以及形成方法，在此不再贅述。

在本發(fā)明的一具體實施方式中，在所述低K介質材料層201上形成掩膜疊層，在本發(fā)明的一具體實施方式中，所述掩膜疊層為硬掩膜疊層，包括依次沉積的黑金剛石層(Black diamond，BD)以及正硅酸乙酯(TEOS)層，可以選用本領域常用的材料，在此不再贅述。

接著，在所述掩膜疊層上形成圖案化的光刻膠層，所述圖案化的光刻膠層定義了接觸孔和溝槽的寬度、長度以及位置等，然后以所述光刻膠層為掩膜蝕刻所述掩膜疊層和所述低K介質材料層201，以形成接觸孔203、接觸孔204以及溝槽，作為優(yōu)選，在本發(fā)明的一具體實施方式中，所述接觸孔和所述溝槽還可以分兩步進行，通過干法蝕刻形成所述接觸孔203、204以及所述溝槽之后，還可以進一步包含一濕法清洗或者濕法蝕刻步驟，以擴大所述接觸孔203、204以及所述溝槽頂部的關鍵尺寸，形成上寬下窄的結構，以更加便于后續(xù)導電材料的填充。在本發(fā)明中所述接觸孔203、204以及所述溝槽也可為常規(guī)接觸孔和溝槽，能夠用于填充導電材料，實現(xiàn)金屬結構的互連即可。在本發(fā)明中所述蝕刻步驟選用干法蝕刻，所述蝕刻可以選用CF₄、CHF₃，另外加上N₂、CO₂中的一種作為蝕刻氣氛，其中氣體流量為CF₄10-200sccm，CHF₃10-200sccm，N₂或CO₂或O₂10-400sccm，所述蝕刻壓力為30-150mTorr，蝕刻時間為5-120s，優(yōu)選為5-60s，更優(yōu)選為5-30s。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數值范圍。

在本發(fā)明一具體實施例中，刻蝕形成的所述接觸孔203和所述接觸孔204與所述介質材料層201中的所述金屬層202相接觸，換而言之，刻蝕形成的所述接觸孔203和所述接觸孔204露出位于所述低K介質材料層201中的所 述金屬層202，所述接觸孔203和所述接觸孔204的最小寬度在20nm至80nm之間，所述接觸孔203和所述接觸孔204的深度在20nm至300nm之間。

然后，執(zhí)行步驟302，在所述接觸孔和所述溝槽的側壁上沉積形成第一阻擋層。

如圖2B所示，在所述接觸孔203和所述接觸孔204中沉積形成第一阻擋層205。所述第一阻擋層包括Ta、TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的組合。所述沉積阻擋層方法非限制性實例包括原子層沉積(ALD)、物理氣相沉積(PVD)、化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(LTCVD)、等離子體化學氣相沉積(PECVD)。

作為優(yōu)選，采用ALD工藝在所述接觸孔203和所述接觸孔204中選擇性沉積形成TaN阻擋層205，所述TaN阻擋層205只形成在所述接觸孔203和所述接觸孔204的側壁，沒有在底部生長形成，TaN阻擋層205的厚度為5埃至20埃。

其中，采用ALD工藝生長形成TaN層的生長方式與CVD工藝生長方式相似，生長成核與襯底的材料有很大的關系，在氧化物層上TaN很容易生長成核，但在金屬銅層上很難生長成核，所以在ALD工藝生長TaN層時在一定厚度以下(小于等于20埃)，TaN層只生長形成在接觸孔和溝槽的側壁，不在接觸孔和溝槽的底部生長。

采用ALD工藝生長TaN的反應原理為：

步驟一：Ta(NMe₂)₅(PDMAT)+NH₃→Ta(NH₂)₅+Me₂NH

步驟二：

進一步解釋為是由于Ta(NMe₂)₅(PDMAT)在低K介質材料層上較容易吸附，在金屬銅層上不容易吸附。

結合圖4A-4E和圖5更進一步說明采用ALD工藝選擇性生長形成TaN層的方式和原理，圖4A-4E為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋層的各步驟所獲得的器件的剖視圖，圖5為根據本發(fā)明一個實施方式采用ALD工藝選擇性生長TaN阻擋層的各步驟所獲得的工藝流程圖。

首先，執(zhí)行步驟501，將形成有接觸孔的半導體襯底放入反應腔室內，向反應腔室內通入PDMAT氣體。

如圖4A所示，在半導體襯底上的低K介質材料層400中形成接觸孔402和接觸孔403，并且接觸孔402和接觸孔403的底部與低K介質材料層400中的金屬層401相接觸。

在本發(fā)明的一具體實施例中，ALD生長設備一般為反應腔，將晶片放入反應腔后，向反應腔中通入PDMAT源氣體，大部分的PDMAT源氣體吸附在低K介質材料層400上，只有很少量的PDMAT源氣體吸附在露出的金屬層401上。

接著，執(zhí)行步驟502，采用惰性氣體對上述結構進行吹掃，以去除掉未吸附在所述半導體襯底上多余的PDMAT氣體。

接著，如圖4B所示，采用惰性氣體對上述結構進行吹掃，以去除沒有吸附在所述低K介質材料層400和所述金屬層401上懸浮的PDMAT分子，所述惰性氣體可以包括氬、氖、氦、氪和氙等適合的氣體。需要說明的采用惰性氣體對器件結構進行吹掃為本領域的常規(guī)技術手段，可以選擇本領域常用的惰性氣體以及處理方法，在此不再贅述。

接著，執(zhí)行步驟503，向反應腔室內通入氨氣并加熱，使所述氨氣和吸附在所述半導體襯底上的PDMAT反應形成TaN阻擋層。

接著，如圖4C所示，通入NH₃氣并與吸附在所述低K介質材料層400和所述金屬層401上的PDMAT分子發(fā)生反應。反應過程為：

步驟一：Ta(NMe2)5(PDMAT)+NH3→Ta(NH2)5+Me2NH；

步驟二：

在本發(fā)明的一具體實施例中，將上述結構放入反應腔，向反應腔中通入氨氣(NH3)并加熱，反應氣體在所述接觸孔402和所述接觸孔403中生長所需要的晶體結構。作為一個實例，沉積形成TaN時氮氣的流量范圍可為500立方厘米/分鐘(sccm)～2000立方厘米/分鐘(sccm)，反應腔室的溫度為200℃至300℃。

接著，執(zhí)行步驟504，采用惰性氣體對上述結構進行吹掃，以去除掉未反應的氣體和反應過程中的雜質。

然后，如圖4D所示，采用惰性氣體對上述結構進行吹掃，以去沒有反應完的氣體以及反應過程中產生的雜質，在所述接觸孔402和所述接觸孔403的側壁上形成TaN阻擋層404。所述惰性氣體可以包括氬、氖、氦、氪和氙等適合的氣體。需要說明的采用惰性氣體對器件結構進行吹掃為本 領域的常規(guī)技術手段，可以選擇本領域常用的惰性氣體以及處理方法，在此不再贅述。

作為優(yōu)選，為了保證在所述接觸孔402和所述接觸孔403的側壁上形成一定厚度的TaN阻擋層，當循環(huán)執(zhí)行501步驟-504步驟的次數小于50次時，可以做到選擇性生長TaN阻擋層，作為優(yōu)選，循環(huán)執(zhí)行501步驟-504步驟8次至50次，最終形成的TaN阻擋層405的厚度小于20埃，如圖4E所示。只在所述接觸孔402和所述接觸孔403的側壁上形成有所述TaN阻擋層405。需要說明的是執(zhí)行循環(huán)執(zhí)行501步驟-504步驟的次數(循環(huán)執(zhí)行的次數少于50次)可以根據具體的工藝需求進行選擇，在此不再贅述。

接著，執(zhí)行步驟303，采用氫氣和H自由基的混合氣體對所述接觸孔和所述溝槽的底部進行處理。

如圖2C所示，采用氫氣和H自由基的混合氣體對所述接觸孔203和所述接觸孔204與所述金屬層201的接觸面進行預處理，并執(zhí)行退火處理步驟，以有效地降低后續(xù)采用PVD工藝形成的另一阻擋層的電阻率，從而進一步降低所述接觸孔203和所述接觸孔204的電阻。

在本發(fā)明的一具體實施例中，將上述半導體襯底放入另一反應室內，將H2和H自由基的混合氣體的氣流引入到反應室中，并對所述半導體襯底進行退火處理。在所述混合氣源中，所述H自由基的體積比為5％至10％，所述混合氣源的流量為100立方厘米/分鐘(sccm)～800立方厘米/分鐘(sccm)，處理時間為10s～60s，處理溫度為50℃至400℃。

接著，執(zhí)行步驟304，在所述接觸孔和所述溝槽中沉積形成第二阻擋層。

如圖2D所示，在所述接觸孔203和所述接觸孔204中沉積形成阻擋層206。所述阻擋層206包括Ta、TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的組合。沉積所述阻擋層206方法非限制性實例包括物理氣相沉積(PVD)、化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(LTCVD)、等離子體化學氣相沉積(PECVD)。

在本發(fā)明的一具體實施例中，采用PVD的方法在所述接觸孔203和所述接觸孔204中沉積形成Ta阻擋層206。所述Ta阻擋層206的厚度為10埃至70埃。需要在所述接觸孔204和所述接觸孔205中再沉積生長一層較薄的 所述Ta阻擋層206，沉積形成的所述Ta阻擋層206的有利于后續(xù)銅晶種層的生長。作為一個實例，Ta沉積時物理轟擊的直流功率為10KW～30KW。所述Ta阻擋層206的形成可以選用本領域常用方法，在此不再贅述。

執(zhí)行步驟305，在所述接觸孔和所述溝槽中沉積形成銅晶種層，接著，在所述銅晶種層上沉積形成銅金屬層以填充所述接觸孔和所述溝槽。

如圖2E所示，在所述接觸孔203和所述接觸孔204中形成銅晶種層，接著，在所述銅晶種層上形成銅層207以填充所述接觸孔203和所述接觸孔204。

所述銅晶種層的制備方法可以選用化學氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法。在本發(fā)明一具體實施例中，采用PVD工藝生長所述銅晶種層，所述銅晶種層的厚度為200埃至1000埃，需要說明的采用PVD工藝形成銅晶種層為本領域的常規(guī)技術手段，可以選擇本領域常用的材料以及形成方法，在此不再贅述。

在所述銅晶種層上使用電化學電鍍(ECP)的方法對所述接觸孔203和所述接觸孔204進行填充形成銅金屬層207，通過對有機物和無機物水浴成分和補給的即時分析可以維持穩(wěn)定的電鍍工藝，其中優(yōu)選的銅電鍍化學添加劑和電流波形可以完成對所述接觸孔203和所述接觸孔204的填充。

作為優(yōu)選，在形成所述銅金屬層之后還可以進一步包含退火的步驟，退火可以在80-160℃下進行2-4小時，以促使銅層重新結晶，長大晶粒，降低電阻和提高穩(wěn)定性。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數值范圍。

執(zhí)行步驟306，執(zhí)行平坦化工藝以去除多余的所述金屬銅層，并執(zhí)行高溫退火工藝。

如圖2F所示，平坦化所述金屬銅層207材料至所述介質材料層201。采用平坦化工藝去除所述金屬銅層207高出低K介質材料層201的部分，形成互連結構。

在本發(fā)明的一具體實施例中，執(zhí)行平坦化步驟，可以使用半導體制造領域中常規(guī)的平坦化方法來實現(xiàn)表面的平坦化。該平坦化方法的非限制性實例包括機械平坦化方法和化學機械研磨(CMP)平坦化方法。化學機械研磨平坦化方法更常用。

所述高溫退火步驟一般是將所述襯底置于高真空或高純氣體的保護下，加熱到一定的溫度進行熱處理。作為進一步的優(yōu)選，在本發(fā)明中可以選用快速熱退火，可以選用以下幾種方式中的一種：脈沖激光快速退火、脈沖電子書快速退火、離子束快速退火、連續(xù)波激光快速退火以及非相干寬帶光源(如鹵燈、電弧燈、石墨加熱)快速退火等，但并非局限于所舉示例。

實施例二

本發(fā)明還提供了一種半導體器件，所述半導體器件通過實施例一中的所述方法制備得到，通過所述方法制備到的半導體器件降低了接觸孔電阻，進一步提高了半導體器件的性能和良率。

實施例三

本發(fā)明另外還提供一種電子裝置，其包括前述的半導體器件?；蚱浒ú捎脤嵤├环N方法制作獲得的半導體器件。

由于包括的半導體器件具有更高的性能，該電子裝置同樣具有上述優(yōu)點。

所述電子裝置可以是手機、平板電腦、筆記本電腦、上網本、游戲機、電視機、VCD、DVD、導航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產品或設備，也可以是任何包括所述半導體器件的中間產品。所述電子裝置，由于使用了所述半導體器件，因而具有更好的性能。

本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。