本發(fā)明涉及一種封裝體結(jié)構(gòu)及其制備方法，特別是涉及一種無(wú)穿孔的封裝體結(jié)構(gòu)及其制備方法。

背景技術(shù)：

隨著半導(dǎo)體裝置的制造技術(shù)的演進(jìn)，半導(dǎo)體裝置的功能密度隨著裝置尺寸的減少而上升，以達(dá)到更高的半導(dǎo)體裝置集成密度。結(jié)果，半導(dǎo)體裝置的尺寸減少以及密度增加，使得對(duì)封裝技術(shù)的要求更為嚴(yán)峻。近來(lái)，隨著對(duì)較小電子裝置的需求的增加，創(chuàng)新的封裝技術(shù)是必要的。

目前，于中介層(interposer)的中介基板層發(fā)展出穿孔(through via)，其具有額外的金屬層在中介基板層上，以提高半導(dǎo)體裝置的密度。然而，形成具有穿孔的中介基板層的工藝極為復(fù)雜。

因此，目前需要發(fā)展一種改良的封裝體結(jié)構(gòu)及其制備方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種封裝體結(jié)構(gòu)及其制備方法，其包含較簡(jiǎn)單的制備流程，因而具有較低的成本。

本發(fā)明的一實(shí)施例是提供一種封裝體結(jié)構(gòu)。封裝體結(jié)構(gòu)包含基板、第一連接件、重布局層、第二連接件以及晶片。第一連接件設(shè)置于基板上。重布局層直接設(shè)置于第一連接件上，并借由第一連接件連接至基板。重布局層包含阻擋層以及位于阻擋層上的金屬層。第二連接件直接設(shè)置于重布局層上，且晶片借由第二連接件連接至重布局層。

在本發(fā)明的多個(gè)實(shí)施方式中，金屬層包含介電層以及多個(gè)金屬組件。金屬段是設(shè)置于介電層內(nèi)。

在本發(fā)明的多個(gè)實(shí)施方式中，第一連接件夾設(shè)于阻擋層中，并與金屬層連接。

在本發(fā)明的多個(gè)實(shí)施方式中，阻擋層的材料為碳化硅、氮化硅或其組合。

在本發(fā)明的多個(gè)實(shí)施方式中，封裝體結(jié)構(gòu)包含多個(gè)重布局層。

在本發(fā)明的多個(gè)實(shí)施方式中，這些金屬層是水平排列，且不同金屬層是借由多個(gè)導(dǎo)電柱連接，且導(dǎo)電柱是貫穿金屬層間的阻擋層。

在本發(fā)明的多個(gè)實(shí)施方式中，第一連接件夾設(shè)于最底層的阻擋層中，并連接最底層的金屬層與基板。

在本發(fā)明的多個(gè)實(shí)施方式中，第一連接件與第二連接件是獨(dú)立為焊料凸塊或焊球。

在本發(fā)明的多個(gè)實(shí)施方式中，封裝體結(jié)構(gòu)還包含鈍化層，其位于基板與重布局層之間，且第一連接件夾設(shè)于鈍化層中。

在本發(fā)明的多個(gè)實(shí)施方式中，鈍化層的材料為氧化硅(silicon oxide)、氮化硅(silicon nitride)、苯并環(huán)丁烯(benzocyclobutene，BCB)、聚酰亞胺(polyimide，PI)、聚苯惡唑(polybenzoxazole，PBO)或其組合。

本發(fā)明的另一實(shí)施例是提供一種制備封裝體結(jié)構(gòu)的方法，其包含以下步驟。形成重布局層，包含形成金屬層，以及在金屬層上形成阻擋層。直接在重布局層的第一側(cè)上形成第一連接件。直接在重布局層的相對(duì)于第一側(cè)的第二側(cè)上形成第二連接件。借由第二連接件連接重布局層的第二側(cè)與晶片。借由第一連接件連接重布局層的第一側(cè)與基板。

在本發(fā)明的多個(gè)實(shí)施方式中，形成重布局層是在第一載體上形成。

在本發(fā)明的多個(gè)實(shí)施方式中，制備封裝體結(jié)構(gòu)的方法還包含借由第一連接件連接重布局層的第一側(cè)與第二載體。然后，在形成第二連接件前，移除 第一載體。

在本發(fā)明的多個(gè)實(shí)施方式中，制備封裝體結(jié)構(gòu)的方法還包含在接合重布局層的第二側(cè)與晶片后，移除第二載體。

在本發(fā)明的多個(gè)實(shí)施方式中，制備封裝體結(jié)構(gòu)的方法還包含在移除第二載體前，在晶片上形成暫時(shí)性粘合劑。然后，在接合重布局層的第一側(cè)與基板后，移除暫時(shí)性粘合劑。

在本發(fā)明的多個(gè)實(shí)施方式中，形成金屬層是借由鑲嵌工藝進(jìn)行。

在本發(fā)明的多個(gè)實(shí)施方式中，形成金屬層包含沉積介電層。之后，蝕刻介電層以形成多個(gè)開(kāi)口。然后，以金屬材料填充開(kāi)口，以形成多個(gè)金屬段。

在本發(fā)明的多個(gè)實(shí)施方式中，形成第一連接件夾設(shè)在阻擋層中，并與金屬層連接。

在本發(fā)明的多個(gè)實(shí)施方式中，制備封裝體結(jié)構(gòu)的方法包含形成多個(gè)重布局層。

在本發(fā)明的多個(gè)實(shí)施方式中，制備封裝體結(jié)構(gòu)的方法還包含在重布局層上形成鈍化層，且第一連接件夾設(shè)于鈍化層中。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的封裝體結(jié)構(gòu)及其制備方法，借由去除硅穿孔模塊以及省略硅研磨工藝，且包含較簡(jiǎn)單的制備流程，因而具有較低的成本。

參照以下的說(shuō)明以及的權(quán)利要求，可更加理解本發(fā)明的特征、實(shí)施例以及優(yōu)點(diǎn)。

應(yīng)當(dāng)理解的是，以上的一般敘述以及以下的詳細(xì)敘述是實(shí)例，并旨在對(duì)所要求保護(hù)發(fā)明提供進(jìn)一步的解釋。

附圖說(shuō)明

為使本發(fā)明的特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附圖式的說(shuō)明如下：

圖1A至圖1L是繪示根據(jù)本發(fā)明一實(shí)施方式的制備封裝體結(jié)構(gòu)于各個(gè)階段的剖視圖。

具體實(shí)施方式

之后將以示例圖式以詳細(xì)描述本發(fā)明的各種實(shí)施方式，且在圖式和說(shuō)明書(shū)中使用相同的元件符號(hào)以指代相同或相似的部分。

以下將以圖式公開(kāi)本發(fā)明的多個(gè)實(shí)施方式，為明確說(shuō)明起見(jiàn)，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說(shuō)明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說(shuō)，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，為簡(jiǎn)化圖式起見(jiàn)，一些現(xiàn)有慣用的結(jié)構(gòu)與元件在圖式中將以簡(jiǎn)單示意的方式繪示。

如前述的問(wèn)題，制備具有硅穿孔(through-silicon-via，TSV)的中介基板層(interposer substrate layer)的中介層(interposer)以及額外的金屬層在中介基板層上的工藝極為復(fù)雜。原因在于，形成具有硅穿孔的中介基板層具有多個(gè)制備步驟，其包含于中介基板層形成硅穿孔，以及執(zhí)行晶背薄化(backside thinning)和化學(xué)氣相沉積(chemical vapor deposition，CVD)或化學(xué)機(jī)械平坦化(chemical mechanical planarization，CMP)。這些制備步驟增加了晶圓處理的困難度。因此，制備具有硅穿孔的中介基板層的過(guò)程是復(fù)雜且高成本的。

本發(fā)明提供一種封裝體結(jié)構(gòu)及其制備方法。本發(fā)明的制備方法去除硅穿孔模塊(TSV module)，并省略硅基板的研磨工藝。因此，本發(fā)明所提供的方法具有較簡(jiǎn)單的制備流程以及較低的制備成本。

請(qǐng)參照?qǐng)D1A至圖1L，其是繪示根據(jù)本發(fā)明一實(shí)施方式的制備封裝體結(jié)構(gòu)100于各個(gè)階段的剖視圖。

如圖1A所示，第一鈍化層112是形成在第一載體202上。第一載體202可由硅(silicon)或玻璃制成。當(dāng)?shù)谝惠d體202是由玻璃制成時(shí)，第一鈍化層112可借由直接沉積于第一載體202上而形成，或者可在形成離型層(release layer) 之后形成。在一些實(shí)施方式中，第一鈍化層112是由氧化硅(SiO₂)、氮化硅(SiN)、苯并環(huán)丁烯(benzocyclobutene，BCB)、聚酰亞胺(polyimide，PI)、聚苯并惡唑(polybenzoxazole，PBO)或其組合所制成。

接著，形成重布局層(redistribution layer)。重布局層包含金屬層以及阻擋層，且金屬層包含介電層以及設(shè)置于介電層內(nèi)的多個(gè)金屬組件。金屬層可借由鑲嵌(damascene)工藝而形成，例如單鑲嵌工藝以及雙鑲嵌工藝。由鑲嵌工藝所形成的金屬層中的介電層與金屬組件是共平面。在一些實(shí)施方式中，金屬層120是借由以下圖1B至圖1D所示的工藝而形成。

圖1B顯示出在第一鈍化層112上沉積介電層122。在一些實(shí)施方式中，介電層122是由氧化硅(SiO₂)、氮化硅(Si₃N₄)或其組合所制成。介電層122可借由任何合適的沉積工藝而形成。沉積的實(shí)例包含但不限于化學(xué)氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)以及其組合。

接著如圖1C所示，蝕刻介電層122以形成多個(gè)開(kāi)口124。在一些實(shí)施方式中，開(kāi)口為線、通孔、洞或溝槽。蝕刻可為干式蝕刻或濕式蝕刻。

接著如圖1D所示，以金屬材料填充開(kāi)口124以形成多個(gè)金屬組件126。在一些實(shí)施方式中，金屬組件126是借由沉積而形成。在一些實(shí)施方式中，金屬組件126是由銅(copper，Cu)、鋁(aluminum，Al)或其組合所制成。在填充金屬材料前，可于開(kāi)口124的側(cè)壁上形成隔離層。在以金屬材料填充開(kāi)口124后，可進(jìn)行化學(xué)機(jī)械平坦化(chemical-mechanical planarization，CMP)工藝，以整平金屬組件126與介電層122。從而形成金屬層120。

請(qǐng)參照?qǐng)D1E，在金屬層120上形成阻擋層130。從而形成重布局層140。阻擋層130可借由沉積而形成，例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或其它合適的工藝。在一些實(shí)施方式中，阻擋層130是由碳化硅(silicon carbide，SiC)、氮化硅(SiN)或其組合所制成。

圖1B至圖1E是顯示本發(fā)明多個(gè)實(shí)施方式的形成一層重布局層140的工 藝。依據(jù)產(chǎn)品的需求，封裝體結(jié)構(gòu)100可包含多個(gè)重布局層140。圖1F是顯示具有四層重布局層140所形成的結(jié)構(gòu)。值得注意的是，金屬層120間的阻擋層130并非連續(xù)的，且由多個(gè)導(dǎo)電柱128貫穿。導(dǎo)電柱128連接不同金屬層120中的金屬組件126。在一些實(shí)施方式中，金屬層120是借由單鑲嵌工藝或雙鑲嵌工藝而形成，且部分的阻擋層130在此工藝中會(huì)被移除。導(dǎo)電柱128可與金屬組件126一起形成。舉例而言，形成包含第一介電層以及多個(gè)第一金屬組件的第一金屬層。接著，在第一金屬層上形成第一阻擋層。然后，借由嵌工藝形成第二金屬層，其是先在第一阻擋層上形成第二介電層。繼續(xù)進(jìn)行工藝以移除部分的第二介電層以及第一阻擋層，以形成開(kāi)口。接著，以金屬材料填充開(kāi)口以形成第二金屬組件以及貫穿第一阻擋層的導(dǎo)電柱。然后，在第二金屬層上形成第二阻擋層。前述的步驟可重復(fù)進(jìn)行，直至達(dá)到重布局層所需的層數(shù)。

接著如圖1G所示，在形成多個(gè)重布局層140后，在最頂層的重布局層140上形成第二鈍化層114。另外，移除部分的第二鈍化層114以及最頂層的阻擋層130，以暴露出部分的最頂層的金屬層120。接著，直接在最頂層金屬層120的暴露部分上形成多個(gè)第一連接件152。也就是說(shuō)，第一連接件152夾設(shè)于第二鈍化層114以及最頂層的阻擋層130中。第二鈍化層114的材料的實(shí)例可參照第一鈍化層112的對(duì)應(yīng)部分，并不在此贅述。在一些實(shí)施方式中，第一連接件152是焊料凸塊(solder bump)或焊球(solder ball)。第一連接件152的材料可為銀、銅或錫基(tin-based)組合物。第一連接件152可使用電或非電鍍技術(shù)形成，或者使用網(wǎng)版印刷(screening printing)或噴墨印刷(jet printing)技術(shù)形成。第一連接件152也可為其它種類的連接件，例如銅柱或金柱、導(dǎo)電螺柱(conductive stud)以及C4凸塊。

值得注意的是，此處所指的“最頂層”的金屬層120或阻擋層130表示金屬層120或阻擋層130與第一載體202的相對(duì)位置。也就是說(shuō)，當(dāng)?shù)谝惠d體202位于底部時(shí)，“最頂層”的金屬層120或阻擋層130是位于頂部，且為距離第一載體202最遠(yuǎn)的金屬層120或阻擋層130。

在一些實(shí)施方式中，形成第一連接件包含在最頂層金屬層的暴露部分上形成凸塊底層金屬化(under-bump metallization，UBM)層，以及在凸塊底層金屬化層上形成第一連接體。凸塊底層金屬化層可為U型，且可覆蓋部分的第二鈍化層114。凸塊底層金屬化層的材料的實(shí)例包含但不限于氮化鈦(TiN)、鈦(Ti)、錫(Sn)、銀(Ag)、銅(Cu)、金(Ag)、鎳(Ni)、上述的合金以及上述的組合。

請(qǐng)參照?qǐng)D1H，圖1G所示的結(jié)構(gòu)借由第一連接件152以及粘合層210接合至第二載體204上。粘合層210是在接合至第二載體204上之前，在第二鈍化層114上形成。

請(qǐng)繼續(xù)參照?qǐng)D1H，自第一鈍化層112移除第一載體202。從而暴露出第一鈍化層112。如上所述，第一載體202可由硅或玻璃制成。當(dāng)?shù)谝惠d體202是由硅制成時(shí)，第一載體202可借由研磨或濕式蝕刻移除。當(dāng)?shù)谝惠d體202是由玻璃制成時(shí)，第一載體202可借由激光剝離(laser debonding)移除。

在與第二載體204接合以及剝離第一載體202之后，圖1H是顯示以第二載體204為最底層元件的結(jié)構(gòu)。以下圖1H至圖1L相對(duì)于圖1A至圖1G是倒置的。

接著如圖1I所示，移除部分的第一鈍化層112以直接在最頂層的金屬層120上形成多個(gè)第二連接件154。第二連接件154是與最頂層金屬層120的金屬組件126連接。第二連接件154的材料的實(shí)例可參照第一連接件152的對(duì)應(yīng)部分，并不在此贅述。

值得注意的是，此處所指的“最頂層”的金屬層120表示金屬層120與第二載體204的相對(duì)位置。也就是說(shuō)，當(dāng)?shù)诙d體204位于底部時(shí)，“最頂層”的金屬層120是位于頂部，且為距離第二載體204最遠(yuǎn)的金屬層120。另外，圖1I相對(duì)于圖1G是倒置的。因此，此處所指的“最頂層的金屬層120”是與前述依據(jù)圖1G的“最頂層的金屬層120”不同。

請(qǐng)參照?qǐng)D1J，在第二連接件154上安裝多個(gè)晶片160。晶片160是借由第 二連接件154連接至重布局層140。具體而言，晶片160是借由第二連接件154連接至最頂層的金屬層120。同樣地，此處所指的“最頂層的金屬層120”是表示金屬層120與第二載體204的相對(duì)位置。晶片160可為相同或不同種類的晶片。

接著如圖1K所示，在晶片160上形成暫時(shí)性粘合劑220。暫時(shí)性粘合劑220是用以固定晶片160，并在后續(xù)工藝中移除第二載體204時(shí)，維持整體結(jié)構(gòu)。暫時(shí)性粘合劑220可為切割膠帶(dicing tape)。接著，移除第二載體204以及粘合層210。第二載體204可借由任何合適的方式移除，例如暫時(shí)性接合/剝離(temporary bonding/debonding，TB/DB)技術(shù)。舉例而言，第二載體204是借由機(jī)械性剝離(mechanical debonding)或激光剝離移除。

請(qǐng)參照?qǐng)D1L，對(duì)圖1K所示的結(jié)構(gòu)沿著虛線進(jìn)行切割工藝，以分離晶片160。接著，將切割后的結(jié)構(gòu)安裝在基板170上，以形成圖1L所示的封裝體結(jié)構(gòu)100。基板170是借由第一連接件152連接至重布局層140。具體而言，基板170是借由第一連接件152連接至最底層的金屬層120。從而形成封裝體結(jié)構(gòu)100?；?70可為板(board)，例如印刷電路板(printed circuit board，PCB)。

值得注意的是，此處所指的“最底層”的金屬層120表示金屬層120與基板170的相對(duì)位置。也就是說(shuō)，當(dāng)基板170位于底部時(shí)，“最底層”的金屬層120為距離基板170最近的金屬層120。另外，圖1L相對(duì)于圖1G是倒置的。因此，此處所指的“最底層的金屬層120”是與前述依據(jù)圖1G的“最頂層的金屬層120”相同。

在一些實(shí)施方式中，封裝結(jié)構(gòu)100還包含第三連接件156在基板170下。第三連接件156的材料的實(shí)例可參照第一連接件152的對(duì)應(yīng)部分，并不在此贅述。

本發(fā)明的制備封裝體結(jié)構(gòu)的方法是無(wú)硅穿孔(TSV-less)且無(wú)硅基板(silicon-substrate-less)，也就是說(shuō)本發(fā)明的方法去除了形成具有硅穿孔的中介基板層(interposer substrate layer)的過(guò)程。封裝體結(jié)構(gòu)中的重布局層是直接與基 板以及晶片連接。形成的封裝體結(jié)構(gòu)包含鄰近于金屬層的阻擋層。因此，借由去除硅穿孔模塊以及省略硅研磨工藝，本發(fā)明的制備封裝體結(jié)構(gòu)的方法包含較簡(jiǎn)單的制備流程，因而具有較低的成本。

由圖1A至圖1L所繪示的工藝所制備的封裝結(jié)構(gòu)100包含基板170、多個(gè)第一連接件152、多個(gè)第二連接件154、多個(gè)第三連接件156、多個(gè)重布局層140、第一鈍化層112、第二鈍化層114以及多個(gè)晶片160?；?70是設(shè)置于第三連接件156上。第一連接件152是設(shè)置于基板170上。第二鈍化層114是設(shè)置于最底層的重布局層140下，且第一連接件152是夾設(shè)于第二鈍化層114中。重布局層140是直接設(shè)置于第一連接件152上，且最底層的重布局層140借由第一連接件152與基板170連接。每個(gè)重布局層140包含阻擋層130以及在阻擋層130上的金屬層120。每個(gè)金屬層120包含介電層122以及設(shè)置在介電層122內(nèi)的金屬組件126。金屬層120是水平排列，且不同的金屬層120是借由多個(gè)導(dǎo)電柱128連接，其貫穿不同的金屬層120間的阻擋層130。第一鈍化層112是設(shè)置在最頂層的重布局層140上，且具有間隔，以使第二連接件154連接重布局層140與晶片160。第二連接件154是直接設(shè)置在最頂層的重布局層140上，且晶片160是借由第二連接件154連接至重布局層140。

具體而言，第一連接件152是夾設(shè)于最底層的阻擋層130中，并連接最頂層的金屬層120與基板170。

如前所述，此處所指的“最頂層”以及“最底層”是表示與基板170的相對(duì)位置。也就是說(shuō)，當(dāng)基板170位于底部時(shí)，“最頂層”是指距離基板170最遠(yuǎn)的層，而“最底層”是指距離基板170最近的層。

本發(fā)明的封裝體結(jié)構(gòu)是無(wú)硅穿孔且無(wú)硅基板。封裝體結(jié)構(gòu)中的重布局層是直接與基板以及晶片連接，并提供電性互連(electrical interconnection)。本發(fā)明的封裝體結(jié)構(gòu)可借由較簡(jiǎn)單且較低成本的工藝形成。

前面敘述的本發(fā)明的實(shí)施方式相較于現(xiàn)有的封裝體結(jié)構(gòu)及工藝具有多個(gè) 優(yōu)點(diǎn)，其優(yōu)點(diǎn)總結(jié)如下。制備具有硅穿孔的中介基板層的過(guò)程是復(fù)雜且高成本的。取而代之的，本發(fā)明在封裝體結(jié)構(gòu)中采用重布局層，其是直接與基板以及晶片連接。重布局層包含鄰近于金屬層的阻擋層。另外，金屬層中的金屬組件可借由單鑲嵌或雙鑲嵌工藝編排，故所形成的金屬層中的介電層與金屬組件是共平面。本發(fā)明提供一種較簡(jiǎn)單且較低成本的工藝以制備封裝體結(jié)構(gòu)。

雖然已經(jīng)參照一些實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明，其他的實(shí)施例也是可實(shí)施的。因此，所檢附的權(quán)利要求的精神及范疇?wèi)?yīng)不以此處所包含的實(shí)施例的說(shuō)明為限。

本領(lǐng)域技術(shù)人員可將清楚知悉，可以對(duì)本發(fā)明的結(jié)構(gòu)進(jìn)行各種不同的修飾及變動(dòng)而無(wú)背離本發(fā)明的范疇及精神。鑒于上述，本發(fā)明意欲涵蓋所提供的公開(kāi)內(nèi)容的修飾及變動(dòng)，而其落入權(quán)利要求的范疇中。