本發(fā)明涉及一種半導(dǎo)體裝置,尤其涉及一種整合周邊接口芯片與主機(jī)片的半導(dǎo)體裝置。
背景技術(shù):
基于半導(dǎo)體制程快速的進(jìn)步,在現(xiàn)今的半導(dǎo)體芯片的設(shè)計中,常需要利用高階的制程來達(dá)到降低芯片尺寸的目標(biāo)并藉以降低產(chǎn)品的成本。然而,在相同大小芯片面積上,利用高階制程所至制造出的半導(dǎo)體芯片,其耐壓、電流驅(qū)動能力以及靜電放電防護(hù)能力低于低階制程的芯片,因此,單純利用高階制程所制造出的芯片,其芯片面積會為了滿足耐壓、電流驅(qū)動能力以及靜電放電防護(hù)能力的要求而大幅的增加,造成產(chǎn)品成本的上升
技術(shù)實現(xiàn)要素:
本發(fā)明提供一種半導(dǎo)體裝置,使主芯片的效能得以提升。
本發(fā)明的半導(dǎo)體裝置包括至少一主芯片以及周邊接口芯片。主芯片具有多數(shù)個焊墊。周邊接口芯片包括焊墊連接接口以及輸入輸出連接接口。焊墊連接接口與焊墊電性連接。輸入輸出連接接口耦接半導(dǎo)體裝置外的外部電子裝置。其中,主芯片通過焊墊連接接口與周邊接口芯片進(jìn)行信號傳輸動作,且通過輸入輸出連接接口與外部電子裝置進(jìn)行信號傳輸動作。上述的主芯片為多晶胞芯片。其中,多晶胞芯片包括半導(dǎo)體基底、多數(shù)個晶胞以及多數(shù)個信號傳輸線組。晶胞排列在半導(dǎo)體基底上,各晶胞與相鄰的晶胞間具有至少一相隔空間。各信號傳輸線組配置在相鄰晶胞間的相隔空間上,并用以進(jìn)行至少部分相鄰晶胞間的信號傳輸。其中多晶胞芯片是可使用的,且多晶胞芯片通過部分相隔空間進(jìn)行切割以切斷部分信號傳輸線組,致使多晶胞芯片被分割為多個子芯片,其中切割后的至少部分子芯片仍可使用。且主芯片的焊墊提供的靜變放電防護(hù)能力小于輸入輸出連接接口提供的靜變放電防護(hù)能 力。
在本發(fā)明的一實施例中,上述的主芯片還包括周邊接口處理單元。周邊接口處理單元耦接焊墊連接接口以及輸入輸出連接接口,并用以針對焊墊連接接口以及輸入輸出連接接口至少其中之一所要接收或要傳送的信號進(jìn)行處理。
在本發(fā)明的一實施例中,上述的焊墊連接接口包括多數(shù)個連接焊墊,連接焊墊分別與主芯片上的焊墊相耦接。
在本發(fā)明的一實施例中,上述的半導(dǎo)體裝置還包括封裝載體、多數(shù)條內(nèi)部導(dǎo)線以及多數(shù)條外部引腳。封裝載體用以承載主芯片以及周邊接口芯片。內(nèi)部導(dǎo)線使焊墊連接接口與焊墊電性連接。外部引腳耦接至輸入輸出連接接口。其中,外部引腳連接至外部電子裝置。
在本發(fā)明的一實施例中,上述的各外部引腳還耦接至焊球。
在本發(fā)明的一實施例中,上述的半導(dǎo)體裝置還包括封裝蓋體。封裝蓋體覆蓋封裝載體、主芯片、周邊接口芯片、內(nèi)部導(dǎo)線以及外部引腳的至少部分區(qū)域。
在本發(fā)明的一實施例中,上述的各導(dǎo)電凸塊的高度正相關(guān)于對應(yīng)焊墊所提供的靜電放電防護(hù)能力。
基于上述,本發(fā)明提供的半導(dǎo)體裝置,其主芯片通過周邊接口芯片與外部電子裝置進(jìn)行信號傳輸動作,藉此,主芯片的制程選擇以及設(shè)計考量可以不用受限于與外部電子裝置連接的輸出輸入接口的設(shè)計要求。如此一來,主芯片的成本可以有效的被降低。并且,周邊接口芯片的設(shè)計也可以獨立被進(jìn)行而得到物理特性上的強(qiáng)化,例如耐壓、驅(qū)動能力以及靜電放電防護(hù)能力等特性,都可以有效的被提升。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂,下文特舉實施例,并配合附圖作詳細(xì)說明如下。
附圖說明
圖1為本發(fā)明一實施例的半導(dǎo)體裝置的示意圖;
圖2為本發(fā)明另一實施例的半導(dǎo)體裝置200的示意圖;
圖3A以及圖3B分別為本發(fā)明實施例的半導(dǎo)體裝置的封裝結(jié)構(gòu)剖面圖;
圖4為本發(fā)明實施例的半導(dǎo)體裝置的另一種封裝結(jié)構(gòu)剖面圖;
圖5為本發(fā)明實施例的主晶片封裝方式的示意圖。
附圖標(biāo)記說明:
100、200、310、320:半導(dǎo)體裝置;
110、210、311、321、410、510:主芯片;
120、220、312、420:周邊接口芯片;
PAD、OPAD1、OPAD2:焊墊;
121、221:焊墊連接接口;
122、222:輸入輸出連接接口;
223:周邊接口處理單元;
201:外部電子裝置;
SUB:半導(dǎo)體基底;
CE1~CE3:晶胞;
OCI:信號傳輸線組;
CAR:封裝載體;
ILB1~I(xiàn)LB3:內(nèi)部導(dǎo)線;
OLB1、OLB2:外部引腳;
COV:封裝蓋體;
ESD1、ESD2:靜電放電防護(hù)電路;
BP1~BP4:導(dǎo)電凸塊;
CN1~CN4:導(dǎo)電體。
具體實施方式
請參照圖1,圖1為本發(fā)明一實施例的半導(dǎo)體裝置的示意圖。半導(dǎo)體裝置100包括主芯片110以及周邊接口芯片120。主芯片110具有多數(shù)個焊墊PAD。周邊接口芯片120包括焊墊連接接口121以及輸入輸出連接接口122。周邊接口芯片120通過焊墊連接接口121與主芯片110上的焊墊PAD相耦接。主芯片110與周邊接口芯片120間可通過上述的耦接路徑來進(jìn)行數(shù)據(jù)的傳輸動作。另外,周邊接口芯片120并可通過輸入輸出連接接口122來與半導(dǎo)體裝置100外的外部電子裝置(未示出)耦接,并藉此與外部電子裝置來進(jìn)行 信號傳輸?shù)膭幼鳌?/p>
具體來說明,本發(fā)明實施例中,主芯片110并不直接與外部電子裝置進(jìn)行連接以及信號傳輸?shù)膭幼鳌嶋H上,主芯片110通過輸入輸出連接接口122來與外部電子裝置來進(jìn)行信號傳輸?shù)膭幼?。舉例來說明,當(dāng)主芯片110需要由外部電子裝置接收一數(shù)據(jù)信號時,周邊接口芯片120的輸入輸出連接接口122可先接收外部電子裝置所提供的數(shù)據(jù)信號,接著,通過周邊接口芯片120提供的橋接功能,使外部電子裝置所提供的數(shù)據(jù)信號由焊墊連接接口121來傳送至主芯片110的焊墊PAD上。如此,主芯片可順利取得所需的數(shù)據(jù)信號。相對的,當(dāng)主芯片110要將數(shù)據(jù)信號傳送至外部電子裝置時,主芯片110可通過其焊墊PAD將數(shù)據(jù)信號傳送至焊墊連接接口121,再通過周邊接口芯片120提供的橋接功能,使這個數(shù)據(jù)信號可以被提供至輸入輸出連接接口122,并通過輸入輸出連接接口122傳送至外部電子裝置。
附帶一提的,上述的主芯片110以及周邊接口芯片120間的信號傳輸動作中,所進(jìn)行傳輸?shù)男盘柍梢允菙?shù)據(jù)信號外,也可以是電壓信號、電流信號或時鐘信號等任意形式的電氣信號。
此外,主芯片110的焊墊PAD與周邊接口芯片120上的焊墊連接接口121的連接方式?jīng)]有一定的限制。其中,周邊接口芯片120上可以具有多數(shù)個連接焊墊。而在進(jìn)行焊墊PAD與周邊接口芯片120的連接動作時,可以通過封裝打線的方式來使焊墊PAD與焊墊連接接口121上的連接焊墊相連接,或者,主芯片110上的焊墊PAD也可以通過覆晶封裝的方式,通過在焊墊PAD上形成金屬凸塊的方式來與多條內(nèi)部連接導(dǎo)線相連接。而焊墊連接接口121上的連接焊墊也同樣通過覆晶封裝(通過金屬凸塊進(jìn)行貼合)的方式來連接至上述的內(nèi)部連接導(dǎo)線。進(jìn)以使主芯片110與周邊接口芯片120可相互連接。
當(dāng)然,上述的連接焊墊與焊墊PAD間的連接方式僅只是范例?;旧?。本領(lǐng)域技術(shù)人員所熟知的焊墊間的連接技術(shù)都可以應(yīng)用于本發(fā)明實施例中。
以下請參照圖2,圖2為本發(fā)明另一實施例的半導(dǎo)體裝置200的示意圖。半導(dǎo)體裝置200包括主芯片210以及周邊接口芯片220。在本實施例中,主芯片210為多晶胞芯片。其中,多晶胞芯片包括半導(dǎo)體基底SUB、多數(shù)個晶胞CE1~CE3以及多個信號傳輸線組OCI。晶胞CE1~CE3排列在半導(dǎo)體基底 SUB上,各晶胞CE1~CE3與相鄰的晶胞間具有至少一相隔空間。并且,各信號傳輸線組OCI配置在至少部分的相鄰晶胞間的相隔空間上,并用以進(jìn)行相鄰晶胞間的信號傳輸動作。
其中,多晶胞芯片(主芯片210)是可使用的,且多晶胞芯片可提供以通過部分的相隔空間進(jìn)行切割,并藉以切斷部分信號傳輸線組OCI,致使多晶胞芯片被分割為多個子芯片,其中切割后的部分子芯片在接收電源電壓后仍可使用。附帶一提的,各信號傳輸線組OCI可用以進(jìn)行至少部分相鄰晶胞間的數(shù)據(jù)傳輸及/或電源傳輸。
周邊接口芯片220包括焊墊連接接口221、輸入輸出連接接口222以及周邊接口處理單元223。周邊接口處理單元223耦接至焊墊連接接口221以及輸入輸出連接接口222。焊墊連接接口221用以連接至主芯片210,輸入輸出連接接口222用以連接至外部電子裝置201。
值得注意的,主芯片210中的各晶胞CE1~CE3上各具有多個焊墊,焊墊連接接口221可耦接晶胞CE1~CE3的至少其中之一上的焊墊,并藉此進(jìn)行信號的傳輸動作。在本實施例中,焊墊連接接口221耦接至晶胞CE2、CE3上的焊墊(但不以此為限)。
在另一方面,本實施例中,周邊接口芯片220還包括周邊接口處理單元223,周邊接口處理單元223用以針對焊墊連接接口221以及輸入輸出連接接口221的其中之一所要接收或要傳送的信號進(jìn)行處理,將將信號轉(zhuǎn)傳至焊墊連接接口221以及輸入輸出連接接口221中的另一。
依據(jù)上述的說明,本發(fā)明的主芯片210中可以建構(gòu)多個具運算能力的處理器晶胞及/或多個存儲器晶胞?;谥餍酒?10上的晶胞CE1~CE3不需直接與外部電子裝置201進(jìn)行信號傳輸動作,因此,在晶胞CE1~CE3上不需要配置具有可提供大驅(qū)動電流的接口電路,可以有效降低芯片所需的面積。同理,主芯片210上的晶胞CE1~CE3也不需要提供甚高的靜電放電防護(hù)等級,同樣可以減小芯片所需的面積。也因此,在主芯片210使用高階制程的條件下,主芯片210的芯片面積可以有效的減小,提高所屬產(chǎn)品的價格爭力。
此外,為維持半導(dǎo)體裝置200與外部電子裝置201間的信號溝通能力,周邊接口芯片220可以利用較低階的制程來制造,并得以提供較大的驅(qū)動能力、較高的耐電壓能力以及提供較大的靜電放電防護(hù)能力,并在不影響生產(chǎn) 成本的情況下,維持半導(dǎo)體裝置200的正常表現(xiàn)度。
在此請?zhí)貏e注意,在本發(fā)明其他實施例中,周邊接口芯片220也可以連接至多個主芯片,并作為多個主芯片共用的周邊接口芯片220。如此一來,周邊接口芯片220的焊墊連接接口220可配置更多的連接點來與多個主芯片的焊墊相連接。
本實施例中,每一晶胞CE1~CE3可包括一識別碼(identification,ID)。每一晶胞CE1~CE3中的識別碼可以是只讀的且是唯一的,可用來對每一個晶胞CE1~CE3進(jìn)行識別。當(dāng)晶胞CE1~CE3制造完成后,可采用一次燒錄的方式將識別碼燒錄至晶胞CE1~CE3中,但本發(fā)明并不以此為限。晶胞CE1~CE3中的識別碼可以通過晶胞CE1~CE3中所執(zhí)行的軟件來讀取,也可以提供由外部電子裝置201來讀取。另外,燒錄至晶胞CE1~CE3中的識別碼可以是已通過注冊程序且可以是唯一的,故可通過讀取晶胞CE1~CE3的識別碼,即可判斷晶胞CE1~CE3是否為正版。
以下請參照圖3A以及圖3B,圖3A以及圖3B分別為本發(fā)明實施例的半導(dǎo)體裝置的封裝結(jié)構(gòu)剖面圖。在圖3A中,半導(dǎo)體裝置310具有封裝載體CAR,封裝載體CAR承載多數(shù)條內(nèi)部導(dǎo)線ILB1~I(xiàn)LB3。主芯片311通過覆晶的方式使其焊墊與內(nèi)部導(dǎo)線ILB1~I(xiàn)LB3相耦接,而其中的內(nèi)部導(dǎo)線ILB1還耦接至周邊接口芯片312的焊墊連接接口的連接焊墊上。另外,周邊接口芯片312的輸入輸出連接接口中包括多個焊墊,這些焊墊并耦接至外部引腳OLB1以及OLB2。外部引腳OLB1以及OLB2可形成半導(dǎo)體裝置310對外的接腳并用以連接至外部電子裝置。此外,半導(dǎo)體裝置310另具有封裝蓋體COV。其中,封裝蓋體COV覆蓋封裝載體CAR、主芯片311、周邊接口芯片312、內(nèi)部導(dǎo)線ILB1~I(xiàn)LB3以及外部引腳OLB1、OLB2的至少部分區(qū)域。未被覆蓋的外部引腳OLB1、OLB2的區(qū)域則可以與外部導(dǎo)線進(jìn)行焊接,并藉此與外部電子裝置相連接。
在圖3B中,半導(dǎo)體裝置320同樣具有封裝載體CAR,封裝載體CAR承載多數(shù)條內(nèi)部導(dǎo)線ILB1~I(xiàn)LB3。主芯片321通過覆晶的方式使其焊墊與內(nèi)部導(dǎo)線ILB1~I(xiàn)LB3相耦接,而其中的內(nèi)部導(dǎo)線ILB1還耦接至周邊接口芯片322的焊墊連接接口的連接焊墊上。另外,周邊接口芯片322的輸入輸出連接接口中包括多個焊墊,這些焊墊并耦接至外部引腳OLB1以及OLB2。與圖3A 不相同的,本實施例的外部引腳OLB1以及OLB2并耦接至導(dǎo)電凸塊CB1以及CB2,并通過導(dǎo)電凸塊CB1以及CB2來與外部電子裝置相連接。其中,導(dǎo)電凸塊CB1以及CB2可以利用金凸塊(gold bump),或者是錫鉛球(solder ball)來建構(gòu)。
以下請參照圖4,圖4為本發(fā)明實施例的半導(dǎo)體裝置的另一種封裝結(jié)構(gòu)剖面圖。圖4示出的封裝結(jié)構(gòu)為晶粒配置于電路板(chip on board,COB)型的封裝結(jié)構(gòu)。其中,封裝載體CAR可以利用低成本的集成電路基板來形成,主芯片410以及周邊接口芯片420以覆晶的方式配置在封裝載體CAR上,并且,主芯片410通過內(nèi)部導(dǎo)線ILB1與周邊接口芯片420耦接,周邊接口芯片420通過外部接腳OLB1、OLB2連接至焊墊OPAD1及OPAD2。
在與外部電子裝置的連接方面,封裝打線BW1以及BW2分別耦接至焊墊OPAD1及OPAD2并與外部電子裝置產(chǎn)生電性連接。在本實施例中,提供較強(qiáng)能力的靜電放電防護(hù)電路ESD1以及ESD2被設(shè)置在封裝載體CAR上對應(yīng)焊墊OPAD1及OPAD2的位置上。由于封裝載體CAR為低成本集成電路基板所形成,因此在上面設(shè)置高等級靜電放電防護(hù)能力的靜電放電防護(hù)電路ESD1以及ESD2并不會造成產(chǎn)品成本上的浪費。
請參照圖5,圖5為本發(fā)明實施例的主芯片封裝方式的示意圖。其中,主芯片510上具有多個焊墊,且該些焊墊上分別形成多個導(dǎo)電凸塊BP1~BP4。當(dāng)進(jìn)行覆晶封裝時,導(dǎo)電凸塊BP1~BP4分別連接至導(dǎo)電體CN1~CN4。而值得注意的是,主芯片510上的導(dǎo)電凸塊BP1~BP4的高度并不相同。其中,導(dǎo)電凸塊BP1、BP4的高度是高于導(dǎo)電凸塊BP2及BP3的高度。因此,在進(jìn)行覆晶封裝的過程中。導(dǎo)電凸塊BP1、BP4會先行觸碰到導(dǎo)電體CN1及CN4并可能產(chǎn)生靜電放電現(xiàn)象。而導(dǎo)電凸塊BP2及BP3接觸導(dǎo)電體CN2及CN3的時間點會較晚,并使此時的靜電放電現(xiàn)象所產(chǎn)生的放電電流較低。因此,通過使導(dǎo)電凸塊BP1、BP4對應(yīng)的焊墊所提供的靜電放電能力高于導(dǎo)電凸塊BP2、BP3對應(yīng)的焊墊所提供的靜電放電能力,就可以有效的防止靜電放電現(xiàn)象對主芯片510所可能造成的破壞。換言之,各導(dǎo)電凸塊BP1~BP4的高度正相關(guān)于對應(yīng)焊墊所提供的靜電放電防護(hù)能力
由上可知,通過導(dǎo)電凸塊的高低設(shè)計,主芯片510上的焊墊對應(yīng)的靜電放電防護(hù)電路的尺寸可以有效的被降低,并減低主芯片510所需的布局面積。
綜上所述,本發(fā)明通過在主芯片外另建立周邊接口芯片來做為主芯片與外部電子裝置溝通的媒介。如此一來,主芯片的面積可以有效的減小,而其制程可以挑選高階的制程且不會造成生產(chǎn)成本過高的問題。另外,周邊接口芯片則可以挑選較低階的制程來制造,并在不過度增加生產(chǎn)成本的前提下,有效的提供足夠大的耐壓、電流驅(qū)動能力以及靜電放電的防護(hù)能力。
最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案,而非對其限制;盡管參照前述各實施例對本發(fā)明進(jìn)行了詳細(xì)的說明,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改,或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換;而這些修改或者替換,并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。