本發(fā)明涉及具有導(dǎo)線上方的蝕刻停止層的互連結(jié)構(gòu)。

背景技術(shù)：

半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了快速增長。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了多代IC，其中，每一代都具有比先前一代更小且更復(fù)雜的電路。在IC演進(jìn)過程中，功能密度(即，單位芯片面積中的互連器件的數(shù)量)通常都在增加，同時幾何尺寸(即，可使用制造工藝創(chuàng)建的最小組件(或線))減小。這種規(guī)?？s小工藝通常通過增加產(chǎn)量效率和降低相關(guān)成本來提供很多益處。這種按比例縮小還增加了處理和制造IC的復(fù)雜程度，并且為了實(shí)現(xiàn)這些進(jìn)步，需要在IC處理和制造中有類似的發(fā)展。

例如，多層互連用于連接各種器件(晶體管、電阻器、電容器等)，以形成IC。在典型的互連結(jié)構(gòu)中，導(dǎo)線(如，銅引線)位于堆疊的介電層中并且通過一層至另一層的通孔來連接。通常使用單鑲嵌或雙鑲嵌工藝來制造銅引線和通孔。在這種工藝中，圖案化下面的介電層，以形成溝槽，然后利用銅來過填充溝槽，并且使用化學(xué)機(jī)械平坦化(CMP)來去除過多的銅，從而在溝槽中形成銅引線。隨后，另一介電層形成在下面的介電層上方，并且重復(fù)以上工藝，以形成通孔和上層銅引線。利用光刻(或光蝕刻)工藝來圖案化多個介電層。有時，光刻工藝之間的覆蓋誤差會導(dǎo)致通孔關(guān)于目標(biāo)銅引線未對準(zhǔn)。未對準(zhǔn)的通孔會導(dǎo)致與附近的銅引線的偶然的橋接(短路)，產(chǎn)生IC缺陷；或?qū)е孪旅娴慕殡妼拥倪^多的蝕刻，產(chǎn)生IC可靠性問題。隨著IC小型化的繼續(xù)，這種通孔-引線未對準(zhǔn)問題變得更加麻煩。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一些實(shí)施例提供了一種器件，包括：襯底；第一介電層，位于所述襯底上方；導(dǎo)線，所述導(dǎo)線的第一部分位于所述第一介電層中并且所述導(dǎo)線的第二部分設(shè)置在所述第一介電層上方；蝕刻停止層，位于所述第一介電層和所述導(dǎo)線上方；第二介電層，位于所述蝕刻停止層上方，其中，所述蝕刻停止層包括與所述第一介電層和所述第二介電層的材料不同的介電材料，并且其中，所述第二介電層和所述蝕刻停止層提供部分暴露所述導(dǎo)線的開口；以及通孔，設(shè)置在所述開口中并且鏈接至所述導(dǎo)線。

根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種用于制造集成電路的多層互連結(jié)構(gòu)的方法，包括：提供器件，所述器件包括：襯底；第一介電層，位于所述襯底上方；和導(dǎo)線，位于所述第一介電層中，其中，所述導(dǎo)線的頂面和所述第一介電層的頂面共面；開槽所述第一介電層的頂面，使得所述導(dǎo)線的第一部分位于所述第一介電層上方；在所述第一介電層和所述導(dǎo)線的第一部分上方沉積蝕刻停止層；在所述蝕刻停止層上方沉積第二介電層；對所述第二介電層和所述蝕刻停止層執(zhí)行蝕刻工藝，以形成部分暴露所述導(dǎo)線的貫通孔，其中，所述蝕刻工藝中的蝕刻停止層的蝕刻速率比所述蝕刻工藝中的所述第二介電層的蝕刻速率慢；以及在所述貫通孔中形成通孔。

根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種用于制造集成電路的多層互連結(jié)構(gòu)的方法，包括：提供器件，所述器件包括：襯底；第一介電層，位于所述襯底上方；和導(dǎo)線，位于所述第一介電層中，其中，所述導(dǎo)線的頂面和所述第一介電層的頂面共面；開槽所述第一介電層的頂面，使得所述導(dǎo)線的第一部分暴露在所述第一介電層的頂面的上面；在所述第一介電層和所述導(dǎo)線的第一部分上方形成蝕刻停止層，所述蝕刻停止層具有共形截面輪廓；在所述蝕刻停止層上方沉積第二介電層，其中，所述第一介電層和所述第二介電層具有相同的材料；蝕刻所述第二介電層和所述蝕刻停止層，以形成部分暴露所述導(dǎo)線的貫通孔，其中，所述蝕刻停止層具有比所述第二介電層慢的蝕刻速率；以及在所述貫通孔中形成通孔。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各個方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A和圖1B是根據(jù)本發(fā)明的各個方面構(gòu)建的IC的多層互連的頂視圖和截面圖。

圖2A和圖2B是具有通孔-引線未對準(zhǔn)的IC的多層互連的頂視圖和截面圖，以示出本發(fā)明的方面。

圖3示出了根據(jù)一些實(shí)施例的制造具有圖1A和圖1B的多層互連的IC的方法的流程圖。

圖4、圖5、圖6、圖7、圖8、圖8A、圖9和圖10是根據(jù)一些實(shí)施例的根據(jù)圖3的方法形成IC的多層互連的截面圖。

圖11示出了根據(jù)一些實(shí)施例的制造具有多層互連的IC的另一種方法的流程圖。

圖12A、圖12B、圖13A、圖13B、圖14A、圖14B、圖15A、圖15B、圖16A和圖16B是根據(jù)一些實(shí)施例的根據(jù)圖11的方法形成IC的多層互連的截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個實(shí)例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身不指示所討論的各個實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下 面”、“下部”、“在…上面”、“上部”等空間關(guān)系術(shù)語以描述如圖所示的一個元件或部件與另一元件或部件的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。

本發(fā)明通常涉及半導(dǎo)體器件。更具體地，本發(fā)明涉及用于集成電路(IC)的多層互連結(jié)構(gòu)。本發(fā)明的一個方面在于，提供了多層互連中的導(dǎo)線上方的保護(hù)層。在由于在形成貫通孔時的光刻覆蓋誤差而引起的通孔-引線未對準(zhǔn)的情況中，保護(hù)層最小化下面的介電層的橫向和垂直過蝕刻。這有效地防止通孔與附近的引線的偶然短路。還通過限制與金屬擴(kuò)散至下面的介電層中相關(guān)聯(lián)的電遷移(EM)和經(jīng)時介電擊穿(TDDB)提高了器件可靠性。

圖1A示出了半導(dǎo)體器件100的頂視圖，而圖1B示出了沿著圖1A的線“1-1”的半導(dǎo)體器件100的截面圖。參考圖1A和圖1B，根據(jù)本發(fā)明所構(gòu)建的，半導(dǎo)體器件100包括襯底102和多層互連結(jié)構(gòu)103。為了簡潔的目的，互連結(jié)構(gòu)103被示出為具有兩層導(dǎo)線。第一層包括導(dǎo)線106A和106B(合稱為106A/B)，并且第二層包括導(dǎo)線116A。通過通孔112A互連這兩層。應(yīng)該注意，在各個實(shí)施例中，互連結(jié)構(gòu)103可以包括兩層以上的導(dǎo)線，諸如五層、七層或復(fù)雜IC中的更多的層。另外，互連結(jié)構(gòu)103可以包括106A/B層下面和/或116A層上面的一層或多層導(dǎo)線。

在實(shí)施例中，襯底102包括硅襯底(如，晶圓)。可選地，襯底102可以包括：其他元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它們的組合。在又一可選方式中，襯底102是絕緣體上半導(dǎo)體(SOI)。襯底102包括有源器件，諸如p型場效應(yīng)晶體管(PFET)、n型FET(NFET)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極型晶體管、高壓晶體管和高頻晶體管。晶體管可以是平面型晶體管或諸如FinFET的多柵極晶體管。襯底102還可以包括諸如電阻器、電容器和電感器的無源器件。

互連結(jié)構(gòu)103建立在襯底102上方并且連接襯底102中的各個有源和/或無源器件，以形成IC。在示出的實(shí)施例中，互連結(jié)構(gòu)103包括第一介電層104，該第一介電層可以包括：低K介電材料，諸如正硅酸乙酯(TEOS)氧化物、未摻雜的硅酸鹽玻璃或摻雜的氧化硅(諸如硼磷硅酸鹽玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸鹽玻璃(PSG)、摻雜硼的硅玻璃(BSG))；和/或其他合適的介電材料。

互連結(jié)構(gòu)103還包括部分位于介電層104中并且部分位于介電層104上面的導(dǎo)線106A和106B。盡管未示出，但是通過互連結(jié)構(gòu)103的其他下面的層或通過有源和/或無源器件的端子(如，源極、漏極和柵極接觸件)將導(dǎo)線106A/B鏈接至襯底102中的有源和/或無源器件。在實(shí)施例中，導(dǎo)線106A和106B每一個都包括作為外層的導(dǎo)電金屬擴(kuò)散阻擋層和作為內(nèi)層的金屬導(dǎo)體。例如，阻擋層可以包括鉭(Ta)或氮化鉭(TaN)，并且金屬導(dǎo)體可以是銅(Cu)、鋁(Al)、鎢(W)、鈷(Co)或其他合適的金屬。在實(shí)施例中，阻擋層包括一層或多層材料。

互連結(jié)構(gòu)103還包括蝕刻停止層108和第二介電層110。在本實(shí)施例中，蝕刻停止層108形成在第一介電層104和導(dǎo)線106A/B上方，并且具有共形界面輪廓。介電層110形成在蝕刻停止層108上方。在各個實(shí)施例中，介電層110包括：低K介電材料，諸如正硅酸乙酯(TEOS)氧化物、未摻雜的硅酸鹽玻璃或摻雜的氧化硅(諸如硼磷硅酸鹽玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸鹽玻璃(PSG)、摻雜硼的硅玻璃(BSG))；和/或其他合適的介電材料。介電層104和110可以包括相同或不同的介電材料。蝕刻停止層108包括具有比介電層110和104中的材料更大的密度的介電材料。例如，蝕刻停止層108可以包括從由SiCN、SiCO、SiO₂、SiN和AlON構(gòu)成的組中選擇的材料。用于蝕刻停止層108的其他合適的材料在本發(fā)明的范圍內(nèi)。

介電層110和蝕刻停止層108一起提供開口，其中通孔112A位于該開口內(nèi)?；ミB結(jié)構(gòu)103還包括第三介電層114，其中導(dǎo)線116A位于該第三介電層中。在實(shí)施例中，介電層114和110可以包括相同或不同的材料。如關(guān)于導(dǎo)線106A/B所討論的，盡管可以使用不同的材料，但是通孔112A和 導(dǎo)線116A每一個都包括圍繞金屬導(dǎo)體的導(dǎo)電金屬擴(kuò)散阻擋層。

在實(shí)施例中，在分離的鑲嵌工藝中形成導(dǎo)線106A/B和通孔112A，該工藝中的每一個都包括相應(yīng)的介電層104和110光刻圖案化。結(jié)果，在制造器件100期間，必須考慮通孔112A與導(dǎo)線106A之間的光刻覆蓋誤差。

如圖1A和圖1B所示，通孔112A與導(dǎo)線106A恰當(dāng)?shù)貙?zhǔn)，即，該通孔位于導(dǎo)線106A的頂部上，并且從上往下看，它們的中心線重疊。這是制造的理想情況。然而，實(shí)際上不可能消除光刻覆蓋誤差，在一些IC或在IC的一些部分中確實(shí)出現(xiàn)通孔與下面的導(dǎo)線之間的未對準(zhǔn)。圖2A和圖2B示出了這種情況，其中，圖2A是器件200的頂視圖，而圖2B是沿著圖2A的線“2-2”的半導(dǎo)體器件200的截面圖。器件200在許多方面類似于器件100。然而，在制造器件200期間，覆蓋誤差E出現(xiàn)在通孔112A與導(dǎo)線106A之間，該覆蓋誤差被限定為通孔與導(dǎo)線的相應(yīng)的中心線之間的未對準(zhǔn)。光刻和蝕刻工藝中(諸如，光刻光源、抗蝕劑材料、抗蝕劑顯影工藝、蝕刻工藝等)的變化會導(dǎo)致覆蓋誤差E。覆蓋誤差E可以在工藝變化窗內(nèi)，而且如果處理不當(dāng)會導(dǎo)致器件200的質(zhì)量和/或可靠性問題。在傳統(tǒng)的多層互連結(jié)構(gòu)中，不存在蝕刻停止層108。取而代之，導(dǎo)線106A和106B將完全掩埋在介電層104中。導(dǎo)線106A上方的未對準(zhǔn)的貫通孔會導(dǎo)致下面的介電層104的過多的蝕刻，該介電層的蝕刻速率通常很高(易于蝕刻)。因此，通孔112A與附近的導(dǎo)線(如，導(dǎo)線106B)之間的橫向距離D會變得很小，導(dǎo)致通孔與附近的導(dǎo)線之間的橋接。

在本實(shí)施例中，蝕刻停止層108的厚度TH被形成為比覆蓋誤差E大。這有效地將貫通孔的蝕刻限制在蝕刻停止層108的側(cè)壁內(nèi)。此外，蝕刻停止層108具有比介電層110和104更慢的蝕刻速率。例如，在貫通孔蝕刻工藝期間，蝕刻停止層108的蝕刻可以比介電層110和104的蝕刻慢三倍。這在貫通孔的確與導(dǎo)線106A未對準(zhǔn)時，諸如圖2B所示，有效地限制介電層110和104的橫向和垂直蝕刻。結(jié)果，對于相同量的覆蓋誤差，本實(shí)施例中的通孔112A與相鄰的導(dǎo)線106B之間的橫向距離D有利地比傳統(tǒng)的互連結(jié)構(gòu)中的大。另外，蝕刻停止層108用作導(dǎo)線106A/B中的金屬材料上方的附加的擴(kuò)散阻擋層，這通過減少電遷移(EM)和經(jīng)時介電擊穿(TDDB) 提高了器件可靠性。下文將描述制造互連結(jié)構(gòu)103的方法。

圖3示出了根據(jù)本發(fā)明的各個方面的形成具有多層互連結(jié)構(gòu)的半導(dǎo)體器件(諸如具有多層互連結(jié)構(gòu)103的半導(dǎo)體器件100)的方法300的流程圖。方法300僅是實(shí)例，并且不旨在限制本發(fā)明，除非權(quán)利要求中明確列舉的?？梢栽诜椒?00之前、期間和之后提供附加的操作，并且對于方法的附加的實(shí)施例，可以代替、消除或移動描述的一些操作。下面結(jié)合圖4至圖12描述方法300，其中這些圖是處于制造工藝的各個階段中的半導(dǎo)體器件100的截面圖。

在操作302中，方法300(圖3)接收如圖4所示的器件100。器件100(圖4)包括襯底102、介電層104和掩埋在介電層104中的導(dǎo)線106A/B。以上關(guān)于圖1A和圖1B已經(jīng)討論了襯底102、介電層104和導(dǎo)線106A/B的組分。如下文所示，可以通過包括沉積、光刻、蝕刻和CMP工藝的多種工藝在襯底102上方形成介電層104和導(dǎo)線106A/B。

在實(shí)施例中，介電層104包括低K介電材料并且通過化學(xué)汽相沉積(CVD)技術(shù)(諸如低壓CVD(LPCVD)、等離子體增強(qiáng)的CVD(PECVD)、可流動CVD(FCVD))或其他合適的沉積技術(shù)沉積在襯底102上方。例如，F(xiàn)CVD工藝包括在襯底102上方沉積可流動材料(諸如液體化合物)，以填充襯底上的各個溝槽以及通過諸如熱退火或紫外線輻射的合適的技術(shù)將可流動材料轉(zhuǎn)化為固體材料。然后通過CMP工藝來平坦化介電層104或以其他方式開槽該介電層，以具有平坦的頂面。

隨后，利用一種或多種光刻和蝕刻工藝來圖案化介電層104，以在介電層中形成溝槽。光刻工藝可以包括:在介電層104上面形成光刻膠(或抗蝕劑)層，將抗蝕劑曝光成圖案，實(shí)施曝光后烘焙工藝，以及顯影抗蝕劑以形成包括抗蝕劑的掩模元件。然后掩模元件用于在介電層104中蝕刻溝槽。蝕刻工藝可以包括干蝕刻、濕蝕刻和/或其他合適的蝕刻工藝。

之后，通過諸如濺射、CVD、電鍍或化學(xué)鍍的一種或多種技術(shù)將導(dǎo)電阻擋/粘合層和金屬(如，銅)導(dǎo)體層沉積在圖案化的介電層104上。阻擋層和金屬導(dǎo)體層過填充介電層104中的溝槽。之后，執(zhí)行CMP工藝，以平坦化器件100的頂面，從而去除介電層104上方的過多的阻擋和金屬材料。 溝槽中剩余的阻擋和金屬材料形成導(dǎo)線106A/B。作為CMP工藝的結(jié)果，介電層104的頂面104'與導(dǎo)線106A/B的頂面106'共面。

在操作304中，方法300(圖3)開槽介電層104，以部分暴露導(dǎo)線106A/B。參考圖5，開槽介電層104，并且暴露導(dǎo)線106A/B的第一部分，以具有在“z”方向上位于頂面104'上面的高度H。導(dǎo)線106A/B的剩余部分還掩埋在介電層104中。在實(shí)施例中，導(dǎo)線106A/B包括銅，并且操作304包括調(diào)整的反應(yīng)離子蝕刻(RIE)工藝，以用于開槽介電層104。在RIE工藝中，導(dǎo)線106A/B基本保持不變。然而，導(dǎo)線106A/B的頂部與側(cè)壁表面之間的邊緣在蝕刻工藝期間變成圓形。高度H是確定蝕刻停止層108(圖2B)將提供多大程度的垂直保護(hù)的因素之一。如果高度H太小，未對準(zhǔn)的貫通孔會穿透蝕刻停止層108并且到達(dá)介電層104中?？梢酝ㄟ^在RIE工藝中控制介電層104的蝕刻時間和蝕刻速率來獲得期望的高度H。在實(shí)施例中，將高度H控制在約1納米(nm)至約7nm的范圍內(nèi)。

在操作306中，方法300(圖3)將蝕刻停止層108沉積在介電層104和暴露的導(dǎo)線106A/B上方。參考圖6，在本實(shí)施例中，沉積蝕刻停止層108以具有在“x-z”平面上的共形截面輪廓，并且該蝕刻停止層覆蓋導(dǎo)線106A/B的頂部和側(cè)壁表面。在本實(shí)施例中，導(dǎo)線106A/B的圓形邊緣有助于蝕刻停止層108的共形沉積。在實(shí)施例中，使用原子層沉積(ALD)技術(shù)來沉積蝕刻停止層108。此外，沉積蝕刻停止層108以具有側(cè)壁厚度TH。將側(cè)壁厚度TH控制為比制造工藝所允許的最大光刻覆蓋誤差大。這有效地防止未對準(zhǔn)的貫通孔被過多的橫向蝕刻(在“x”方向上)。在實(shí)例中，厚度TH在從約1nm至約7nm的范圍內(nèi)。在可選的實(shí)施例中，蝕刻停止層108不具有在“x-z”平面上的共形截面輪廓，但是蝕刻停止層的側(cè)壁厚度TH仍被形成為比制造工藝所允許的最大光刻覆蓋誤差大。在各個實(shí)施例中，蝕刻停止層108包括具有比介電層104更大的密度的材料。在一個實(shí)例中，介電層104包括摻雜多孔碳的二氧化硅，而蝕刻停止層108包括未摻雜的二氧化硅。在各個實(shí)施例中，蝕刻停止層108可以包括諸如SiCN、SiCO、SiO₂、SiN和AlON的材料。

在操作308中，方法300(圖3)將第二介電層110沉積在蝕刻停止層 108上方。參考圖7，介電層110可以使用與介電層104相同的材料?？蛇x地，介電層110可以使用不同的低K材料。在各個實(shí)施例中，介電層110包括：介電材料，諸如正硅酸乙酯(TEOS)氧化物、未摻雜的硅酸鹽玻璃或摻雜的氧化硅(諸如硼磷硅酸鹽玻璃(BPSG)、熔融石英玻璃(FSG)、磷硅酸鹽玻璃(PSG)、摻雜硼的硅玻璃(BSG))；和/或其他合適的介電材料?？梢允褂没瘜W(xué)汽相沉積(CVD)(諸如LPCVD、PECVD和FCVD)來形成介電層110。平坦化介電層110的頂面。

在操作310中，方法300(圖3)蝕刻貫通孔111以至少穿過介電層110和蝕刻停止層108，從而部分暴露導(dǎo)線106A。在實(shí)施例中，可以作為單鑲嵌工藝(如圖8至圖10所示)或雙鑲嵌工藝(如圖11至圖16B所示)的一部分來蝕刻貫通孔111，這將在下文中分別描述。

參考圖8，這里示出的是具有蝕刻穿過介電層110和蝕刻停止層108的貫通孔111的器件100。貫通孔111暴露導(dǎo)線106A的頂面的一部分，而未暴露導(dǎo)線106A的側(cè)壁表面。在本實(shí)施例中，通過一種或多種光刻和蝕刻工藝來形成貫通孔111。光刻工藝可以包括:在介電層110上面形成抗蝕劑層，將抗蝕劑曝光成圖案，實(shí)施曝光后烘焙工藝，以及顯影抗蝕劑以形成包括抗蝕劑的掩模元件。然后，掩模元件用于在介電層110和蝕刻停止層108中蝕刻溝槽，直到暴露導(dǎo)線106A。蝕刻工藝可以包括干蝕刻、濕蝕刻和/或其他合適的蝕刻工藝。

在實(shí)施例中，用于圖案化介電層104的光刻工藝和用于圖案化介電層110的光刻工藝使用兩個分離的掩模(或光掩模)。導(dǎo)線106A被表示為前一工藝所使用的一個掩模中的溝槽，而貫通孔111被表示為后一工藝所使用的另一掩模中的另一溝槽。由于工藝變化，所以特定的未對準(zhǔn)(或覆蓋誤差)會存在于貫通孔111與導(dǎo)線106A之間。如圖8A所示，由于覆蓋誤差E，所以貫通孔111A未與導(dǎo)線106A恰當(dāng)?shù)貙?zhǔn)。結(jié)果，貫通孔111A不僅暴露導(dǎo)線106A的頂面而且暴露導(dǎo)線106A的側(cè)壁表面的一部分。沒有蝕刻停止層108，這種未對準(zhǔn)將至少產(chǎn)生兩種不利影響。一種不利影響在于，由于介電層110的高蝕刻速率，所以蝕刻工藝將過多地橫向(沿著“x”方向)蝕刻該介電層。這將不期望地減小即將形成的通孔與相鄰的導(dǎo)線 106B之間的距離D，導(dǎo)致橋接缺陷(電短路)。另一種不利影響在于，由于介電層104的高蝕刻速率，所以蝕刻工藝將過多地垂直(沿著“z”方向)蝕刻該介電層。這會導(dǎo)致金屬擴(kuò)散至介電層104中，這是IC的長期的可靠性問題。在本實(shí)施例中，蝕刻停止層108具有比介電層110和104慢的蝕刻速率，這減少了貫通孔111A的橫向和垂直蝕刻。此外，蝕刻停止層108的側(cè)壁厚度TH被形成為比覆蓋誤差E大。這確保將貫通孔111A的底部限制在蝕刻停止層108和導(dǎo)線106A內(nèi)。更進(jìn)一步，導(dǎo)線106A/B上方的蝕刻停止層108用作防止橋接、EM和TDDB缺陷的附加的保護(hù)?？傊?，蝕刻停止層108的存在防止了與通孔和下面的導(dǎo)線之間的特定量的覆蓋誤差相關(guān)聯(lián)的缺陷和可靠性問題。這是本發(fā)明相對于現(xiàn)有的多層互連結(jié)構(gòu)所提供的優(yōu)勢之一。

在操作312中，方法300(圖3)在圖8的貫通孔111中形成通孔112A。參考圖9，通孔112A包括一個或多個阻擋層和金屬導(dǎo)體層。在一個實(shí)例中，阻擋層可以包括鉭(Ta)或氮化鉭(TaN)，并且金屬導(dǎo)體可以包括銅(Cu)、鋁(Al)、鎢(W)、鈷(Co)或其他合適的金屬。可以通過CVD、物理汽相沉積(PVD)或ALD技術(shù)來形成阻擋層，并且可以通過濺射、CVD或電鍍技術(shù)來形成金屬導(dǎo)體。阻擋層和金屬導(dǎo)體使用以上沉積方法過填充貫通孔111。隨后，執(zhí)行CMP工藝，以去除介電層110的頂面上方的過多的材料，保留剩余的阻擋層和金屬導(dǎo)體以作為通孔112A。

在操作314中，方法300(圖3)形成通過通孔112A鏈接至導(dǎo)線106A的另一導(dǎo)線，導(dǎo)線116A。參考圖10，介電層114形成在介電層110上方，并且導(dǎo)線116A位于介電層114中并且通過通孔112A電鏈接至導(dǎo)線106A。介電層114可以包括與介電層110和104相同或不同的介電材料。在各個實(shí)施例中，導(dǎo)線116A的組分與導(dǎo)線106A基本相同。在實(shí)施例中，操作314包括：將低K介電層114沉積在介電層110上方，蝕刻介電層114以在該介電層中形成溝槽，利用導(dǎo)電阻擋/粘合層和金屬導(dǎo)體過填充溝槽，以及平坦化器件100的頂面以去除過多的阻擋層和金屬導(dǎo)體。例如，方法300還可以進(jìn)行通過制造互連結(jié)構(gòu)103的附加的導(dǎo)電層來完成器件100的制造的步驟。

圖11至圖16B示出了使用雙鑲嵌工藝的通孔112A和導(dǎo)線116A的形成。參考圖11，示出了根據(jù)本發(fā)明的各個方面的形成具有多層互連結(jié)構(gòu)的半導(dǎo)體器件(諸如具有多層互連結(jié)構(gòu)103的半導(dǎo)體器件100)的方法400的流程圖。方法400可以視為方法300(圖3)的實(shí)施例，其中該方法從操作308進(jìn)行，并且在雙鑲嵌工藝中形成通孔112A和導(dǎo)線116A。下文結(jié)合圖12A至圖16B簡要描述方法400。具體地，圖12A、圖13A、圖14A、圖15A和圖16A示出了在各個制造階段期間的半導(dǎo)體器件100的截面圖，而圖12B、圖13B、圖14B、圖15B和圖16B示出了在相應(yīng)的制造階段期間的半導(dǎo)體器件200的截面圖。器件100和200可以是相同IC的不同部分或者可以是不同IC的部分。為了說明的目的，將其并行放置。

在操作402中，方法400在第二介電層110中蝕刻軌道溝槽(track trench)113。參考圖12A和圖12B，軌道溝槽113是用于導(dǎo)線116A的預(yù)留位置。

在操作404中，方法400執(zhí)行光刻工藝，以在軌道溝槽113上方限定通孔溝槽111。參考圖13A和圖13B，示出了使用三層材料的示例性光刻工藝(三層光刻)。三層是：底層(BL)118、中間層(ML)120和抗蝕劑122。BL 118填充軌道溝槽113(圖12A/B)，ML 120形成在BL 118上方，并且抗蝕劑122形成在ML 120上方并且還通過光刻工藝來圖案化抗蝕劑，以在抗蝕劑中提供通孔溝槽111。如圖13A所示，在制造器件100中，通孔溝槽111與導(dǎo)線106A恰當(dāng)?shù)貙?zhǔn)。如圖13B所示，在制造器件200中，由于光刻覆蓋誤差E，所以通孔溝槽111與導(dǎo)線106A未對準(zhǔn)。

在操作406中，這是操作310的實(shí)施例，方法400執(zhí)行一種或多種蝕刻工藝，以將通孔溝槽111延伸至下面的各個層。參考圖14A和圖14B，蝕刻BL 118、第二介電層110和蝕刻停止層108，以部分暴露導(dǎo)線106A。去除圖13A和圖13B的抗蝕劑122和ML 120。

在操作408中，方法400去除BL 118，以暴露軌道溝槽113。參考圖15A和圖15B，形成軌道溝槽113和貫通孔111，并且在器件100和200的每一個中都部分暴露導(dǎo)線106A。在器件100中，貫通孔111與導(dǎo)線106A恰當(dāng)?shù)貙?zhǔn)，并且僅暴露導(dǎo)線106A的頂面的一部分。在器件200中，貫通 孔111與導(dǎo)線106A未對準(zhǔn)，結(jié)果，暴露導(dǎo)線106A的頂面的一部分和側(cè)壁表面的一部分。由于存在蝕刻停止層108，所以將貫通孔111的底部有利地限制在蝕刻停止層108和導(dǎo)線106A內(nèi)。

在操作410中，如圖16A和圖16B所示，方法400利用合適的材料填充貫通孔111和軌道溝槽113，以形成通孔112A和導(dǎo)線116A。隨后執(zhí)行CMP工藝，以去除過多的材料并且平坦化器件100和200的頂面。操作410可以視為操作312和314的結(jié)合。

例如，方法400還可以進(jìn)行通過制造互連結(jié)構(gòu)103的附加的導(dǎo)電層來完成器件100和200的制造的步驟。

雖然不旨在限制，但是本發(fā)明的一個或多個實(shí)施例對半導(dǎo)體器件及其形成提供許多益處。例如，本發(fā)明的實(shí)施例提供了多層互連結(jié)構(gòu)中的導(dǎo)線上方的作為保護(hù)層的蝕刻停止層。當(dāng)存在由覆蓋誤差引起的通孔-引線未對準(zhǔn)時，蝕刻停止層限制了下面的介電層的不利的橫向和垂直蝕刻。在實(shí)施例中，將蝕刻停止層的側(cè)壁厚度形成為比制造工藝所允許的最大覆蓋誤差大。這有效地消除了與通孔-引線未對準(zhǔn)相關(guān)聯(lián)的橋接缺陷和EM/TDDB問題。

在一個示例性方面中，本發(fā)明針對一種器件。器件包括襯底、襯底上方的第一介電層和部分掩埋在第一介電層中的導(dǎo)線。導(dǎo)線的第一部分位于第一介電層中并且導(dǎo)線的第二部分設(shè)置在第一介電層上方。器件還包括第一介電層和導(dǎo)線上方的蝕刻停止層。器件還包括蝕刻停止層上方的第二介電層。蝕刻停止層包括與第一和第二介電層的材料不同的介電材料。第二介電層和蝕刻停止層提供部分暴露導(dǎo)線的開口。器件還包括設(shè)置在開口中并且鏈接至導(dǎo)線的通孔。

在另一示例性方面中，本發(fā)明針對一種用于制造集成電路的多層互連結(jié)構(gòu)的方法。方法包括提供器件，該器件包括襯底、襯底上方的第一介電層和位于第一介電層中的導(dǎo)線，其中導(dǎo)線的頂面與第一介電層的頂面共面。方法還包括開槽第一介電層的頂面，使得導(dǎo)線的第一部分位于第一介電層上方。方法還包括在第一介電層和導(dǎo)線的第一部分上方沉積蝕刻停止層。方法還包括在蝕刻停止層上方沉積第二介電層。方法還包括對第二介電層 和蝕刻停止層執(zhí)行蝕刻工藝，以形成部分暴露導(dǎo)線的貫通孔，其中蝕刻工藝中的蝕刻停止層的蝕刻速率比蝕刻工藝中的第二介電層的蝕刻速率慢。方法還包括在貫通孔中形成通孔。

在另一示例性方面中，本發(fā)明針對一種用于制造集成電路的多層互連結(jié)構(gòu)的方法。方法包括提供器件，該器件包括襯底、襯底上方的第一介電層和位于第一介電層中的導(dǎo)線，其中導(dǎo)線的頂面與第一介電層的頂面共面。方法還包括開槽第一介電層的頂面，使得導(dǎo)線的第一部分暴露在第一介電層的頂面的上面。方法還包括在第一介電層和導(dǎo)線的第一部分上方形成蝕刻停止層，蝕刻停止層具有共形截面輪廓。方法還包括在蝕刻停止層上方沉積第二介電層，其中第一和第二介電層具有相同的材料。方法還包括蝕刻第二介電層和蝕刻停止層，以形成部分暴露導(dǎo)線的貫通孔，其中蝕刻停止層具有比第二介電層慢的蝕刻速率。方法還包括在貫通孔中形成通孔。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。

為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一些實(shí)施例提供了一種器件，包括：襯底；第一介電層，位于所述襯底上方；導(dǎo)線，所述導(dǎo)線的第一部分位于所述第一介電層中并且所述導(dǎo)線的第二部分設(shè)置在所述第一介電層上方；蝕刻停止層，位于所述第一介電層和所述導(dǎo)線上方；第二介電層，位于所述蝕刻停止層上方，其中，所述蝕刻停止層包括與所述第一介電層和所述第二介電層的材料不同的介電材料，并且其中，所述第二介電層和所述蝕刻停止層提供部分暴露所述導(dǎo)線的開口；以及通孔，設(shè)置在所述開口中并且鏈接至所述導(dǎo)線。

在上述器件中，其中，所述通孔設(shè)置在所述導(dǎo)線的頂面上方。

在上述器件中，其中，所述通孔設(shè)置在所述導(dǎo)線的頂面和側(cè)壁表面上方。

在上述器件中，還包括：另一導(dǎo)線，設(shè)置在所述通孔上方并且通過所述通孔鏈接至所述導(dǎo)線。

在上述器件中，其中，所述導(dǎo)線的第二部分具有介于所述導(dǎo)線的頂面與側(cè)壁表面之間的圓形邊緣。

在上述器件中，其中，所述第一介電層和所述第二介電層包括相同的低K介電材料。

在上述器件中，其中，所述蝕刻停止層具有比所述第一介電層和所述第二介電層大的密度。

在上述器件中，其中，所述第一介電層和所述第二介電層的每一個都包括低K介電材料，并且所述蝕刻停止層包括選自SiCN、SiCO、SiO₂、SiN和AlON的材料。

在上述器件中，其中，所述蝕刻停止層具有共形截面輪廓。

根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種用于制造集成電路的多層互連結(jié)構(gòu)的方法，包括：提供器件，所述器件包括：襯底；第一介電層，位于所述襯底上方；和導(dǎo)線，位于所述第一介電層中，其中，所述導(dǎo)線的頂面和所述第一介電層的頂面共面；開槽所述第一介電層的頂面，使得所述導(dǎo)線的第一部分位于所述第一介電層上方；在所述第一介電層和所述導(dǎo)線的第一部分上方沉積蝕刻停止層；在所述蝕刻停止層上方沉積第二介電層；對所述第二介電層和所述蝕刻停止層執(zhí)行蝕刻工藝，以形成部分暴露所述導(dǎo)線的貫通孔，其中，所述蝕刻工藝中的蝕刻停止層的蝕刻速率比所述蝕刻工藝中的所述第二介電層的蝕刻速率慢；以及在所述貫通孔中形成通孔。

在上述方法中，其中，所述蝕刻停止層的蝕刻速率比所述第二介電層的蝕刻速率慢三倍。

在上述方法中，其中，所述貫通孔暴露所述導(dǎo)線的頂面和側(cè)壁表面。

在上述方法中，其中，所述貫通孔暴露所述導(dǎo)線的頂面，但是不暴露所述導(dǎo)線的側(cè)壁表面。

在上述方法中，其中，開槽所述第一介電層的頂面包括反應(yīng)離子蝕刻。

在上述方法中，其中，所述蝕刻停止層具有共形截面輪廓。

在上述方法中，其中，所述第二介電層包括低K介電材料，并且所述 蝕刻停止層包括選自SiCN、SiCO、SiO₂、SiN和AlON的材料。

在上述方法中，還包括：在所述通孔上方形成另一導(dǎo)線并且通過所述通孔將所述另一導(dǎo)線鏈接至所述導(dǎo)線。

根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種用于制造集成電路的多層互連結(jié)構(gòu)的方法，包括：提供器件，所述器件包括：襯底；第一介電層，位于所述襯底上方；和導(dǎo)線，位于所述第一介電層中，其中，所述導(dǎo)線的頂面和所述第一介電層的頂面共面；開槽所述第一介電層的頂面，使得所述導(dǎo)線的第一部分暴露在所述第一介電層的頂面的上面；在所述第一介電層和所述導(dǎo)線的第一部分上方形成蝕刻停止層，所述蝕刻停止層具有共形截面輪廓；在所述蝕刻停止層上方沉積第二介電層，其中，所述第一介電層和所述第二介電層具有相同的材料；蝕刻所述第二介電層和所述蝕刻停止層，以形成部分暴露所述導(dǎo)線的貫通孔，其中，所述蝕刻停止層具有比所述第二介電層慢的蝕刻速率；以及在所述貫通孔中形成通孔。

在上述方法中，其中，所述導(dǎo)線包括銅，并且開槽所述第一介電層的頂面包括反應(yīng)離子蝕刻。

在上述方法中，其中，所述第一介電層和所述第二介電層包括低K介電材料，并且所述蝕刻停止層包括選自SiCN、SiCO、SiO₂、SiN和AlON的材料。