本發(fā)明的實(shí)施方式和實(shí)施例的模式涉及本領(lǐng)域技術(shù)人員已知為縮寫(xiě)“OTP”的一次性可編程類(lèi)型的非易失性存儲(chǔ)器單元，并且更特別地涉及這些存儲(chǔ)器單元的MOS電容器。

背景技術(shù)：

一次性可編程類(lèi)型的存儲(chǔ)器單元通常包括例如MOS類(lèi)型的電容器，在其兩個(gè)電極之間具有電介質(zhì)層并且作為抗熔絲而工作，其狀態(tài)以不可逆方式修改，例如通過(guò)施加高的編程電壓至存儲(chǔ)器單元而擊穿電介質(zhì)層，以如此方式使得存儲(chǔ)器單元從非導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)，這相當(dāng)于改變其電阻。

在先進(jìn)CMOS技術(shù)中，通過(guò)外延形成晶體管的抬升源極和漏極區(qū)域，晶體管例如平面CMOS晶體管、FinFET晶體管或者制造在絕緣體上襯底上的晶體管，襯底例如FDSOI(“完全耗盡絕緣體上硅”)類(lèi)型的襯底。

絕緣體上硅類(lèi)型的襯底包括例如由硅或硅合金、諸如硅鍺合金制成的半導(dǎo)體薄膜，位于通常稱(chēng)作縮寫(xiě)“BOX”(“埋設(shè)氧化物”)的埋設(shè)絕緣層之上，埋設(shè)絕緣層自身位于例如半導(dǎo)體阱的載體襯底之上。

在FDSOI襯底中，硅薄膜完完全耗盡(半導(dǎo)體材料是本征的)并且具有幾個(gè)納米量級(jí)的特別低的厚度。

抬升源極和漏極區(qū)域的使用使其能夠解決可靠性的問(wèn)題，諸如晶體管的熱載流子可靠性(HCI：熱載流子注入)，以及也能夠解決金屬硅化物的機(jī)械回彈性的問(wèn)題。

通常，OTP存儲(chǔ)器單元的MOS電容器通過(guò)使用類(lèi)似方法步驟而 與MOS晶體管共同地制造。

然而，這些外延的抬升區(qū)域不會(huì)對(duì)MOS電容器的性能具有任何影響，關(guān)于電介質(zhì)層的擊穿，以及關(guān)于讀取電壓、電容器的泄漏或者這些電特性的其它方面。

技術(shù)實(shí)現(xiàn)要素：

因此，根據(jù)本發(fā)明的實(shí)施方式和實(shí)施例的一個(gè)模式，提出尤其是在讀取電平下改進(jìn)與MOS晶體管共同制造的MOS電容器的性能，其源極和漏極區(qū)域的形成包括在同一SOI(特別是FDSOI)襯底上的半導(dǎo)體材料的外延。

根據(jù)一個(gè)方面，提出了一種方法，包括一次性可編程類(lèi)型的至少一個(gè)存儲(chǔ)器單元的制造，至少一個(gè)存儲(chǔ)器單元的制造包括在絕緣體上硅類(lèi)型的襯底的半導(dǎo)體薄膜中和/或上制造MOS電容器，制造MOS電容器包括：

通過(guò)對(duì)抵靠在半導(dǎo)體薄膜上并且被絕緣橫向區(qū)域側(cè)接的絕緣柵極區(qū)域的至少部分硅化而形成第一電極區(qū)域，以及

通過(guò)對(duì)半導(dǎo)體薄膜的位于所述絕緣橫向區(qū)域旁邊的區(qū)域的硅化而形成第二電極區(qū)域，

之前并未在半導(dǎo)體薄膜的所述區(qū)域上進(jìn)行半導(dǎo)體材料的外延。

因此，直接對(duì)半導(dǎo)體薄膜進(jìn)行硅化的事實(shí)允許對(duì)在柵極電介質(zhì)之下的硅化區(qū)域的擴(kuò)散，因此降低了讀取訪(fǎng)問(wèn)電阻并且使其能夠施加較低的讀取電壓。

也改進(jìn)了電介質(zhì)的擊穿性能(減小了擊穿電壓和/或減少了擊穿時(shí)間)。

硅化區(qū)域是否在電介質(zhì)層之下接合取決于柵極長(zhǎng)度。

此外，當(dāng)柵極區(qū)域完全硅化時(shí)獲得了更好的效果。

方法可以進(jìn)一步包括制造至少一個(gè)MOS晶體管，至少一個(gè)MOS晶體管的源極和漏極區(qū)域的形成包括在半導(dǎo)體薄膜上半導(dǎo)體材料的外延。在該情形中，所述第二電極區(qū)域的形成包括在所述源極和漏極 區(qū)域的外延期間由至少一個(gè)絕緣層保護(hù)所述半導(dǎo)體薄膜的區(qū)域。

襯底可以是完全耗盡的絕緣體上硅類(lèi)型。

根據(jù)另一方面，提出了一種集成電路，包括絕緣體上硅類(lèi)型的襯底，襯底具有位于埋設(shè)的絕緣層上方的半導(dǎo)體薄膜，包括MOS電容器的一次性可編程類(lèi)型的至少一個(gè)存儲(chǔ)器單元，MOS電容器具有：

第一電極區(qū)域，包括至少部分地硅化并且由絕緣橫向區(qū)域側(cè)接的柵極區(qū)域，

電介質(zhì)層，位于柵極區(qū)域和半導(dǎo)體薄膜之間，以及

第二電極區(qū)域，包括半導(dǎo)體薄膜的硅化區(qū)域，位于所述絕緣橫向區(qū)域旁邊并且至少部分地在電介質(zhì)層之下延伸。

有利地，半導(dǎo)體薄膜的所述硅化區(qū)域可以完全延伸在所述電介質(zhì)層之下。

集成電路可以進(jìn)一步包括具有抬升源極和漏極區(qū)域的至少一個(gè)MOS晶體管。

襯底可以例如是完全耗盡的絕緣體上硅類(lèi)型。

附圖說(shuō)明

通過(guò)審閱實(shí)施方式和實(shí)施例的完全非限定性模式以及附圖將使得本發(fā)明的其他優(yōu)點(diǎn)和特性變得明顯，其中：

圖1至圖11示意性示出了本發(fā)明的實(shí)施方式和實(shí)施例的模式。

具體實(shí)施方式

在圖1中，附圖標(biāo)記IC指代集成電路，其中希望在完全耗盡絕緣體上硅類(lèi)型的同一半導(dǎo)體襯底10上制造MOS電容器C以及nMOS晶體管TN和pMOS晶體管TP。

該襯底在此包括半導(dǎo)體薄膜20n和20p，通常具有幾個(gè)納米量級(jí)的厚度，并且位于由本領(lǐng)域技術(shù)人員通常稱(chēng)作術(shù)語(yǔ)“BOX”的埋設(shè)氧化物層30上。該埋設(shè)氧化物層30通常由二氧化硅制成并且自身位于可以由阱形成的載體襯底40上。

襯底10進(jìn)一步包括絕緣區(qū)域，絕緣區(qū)域例如包括淺溝槽50(STI：“淺溝槽隔離”)，其相互隔離了nMOS晶體管TN、pMOS晶體管TP以及電容器C。

取決于nMOS或pMOS晶體管的導(dǎo)電類(lèi)型，半導(dǎo)體薄膜可以由異質(zhì)材料構(gòu)成，并且可以采用類(lèi)型N或類(lèi)型P的摻雜劑摻雜，或者甚至未摻雜。電容器C在此位于與nMOS晶體管所使用相同類(lèi)型的薄膜上。自然，其也能夠位于與pMOS晶體管所使用相同類(lèi)型的薄膜上。

如圖1中所示，通過(guò)有利地包括具有大電介質(zhì)常數(shù)K的材料(“高K”材料)的電介質(zhì)層OX與襯底10絕緣的柵極區(qū)域G首先以本身已知的常規(guī)方式形成在襯底10上方。

柵極區(qū)域G包括例如在層OX上方的多晶硅層。

在此進(jìn)行的是稱(chēng)作“柵極優(yōu)先(gate first)”類(lèi)型的架構(gòu)，因?yàn)樵谥圃焯礃O和漏極區(qū)域之前形成柵極區(qū)域G。

例如由氮化硅制成的硬掩模層HM保護(hù)每個(gè)柵極區(qū)域G免受現(xiàn)在將描述的后續(xù)步驟。

首先例如通過(guò)通常由本領(lǐng)域技術(shù)人員已知為縮寫(xiě)“ALD”的原子層沉積而執(zhí)行包括第一絕緣材料的第一層1的共形沉積。該第一絕緣材料可以例如是氮化硅，并且其厚度例如是10nm的量級(jí)。

為了制造nMOS晶體管TN的抬升源極和漏極區(qū)域，由通過(guò)光刻常規(guī)地形成的樹(shù)脂塊RP1保護(hù)晶體管TP和電容器C，如圖2中所示。

接著，執(zhí)行第一層1的第一各向異性刻蝕(圖3)以便于暴露半導(dǎo)體薄膜20n并且在nMOS晶體管TN的絕緣柵極區(qū)域G的側(cè)面形成第一絕緣層CI1。該向下至硅層的選擇性各向異性刻蝕可以是本領(lǐng)域技術(shù)人員廣泛已知的反應(yīng)離子刻蝕(“RIE”)類(lèi)型的干法刻蝕。

第一絕緣層CI1的厚度例如等于6nm。

此后移除樹(shù)脂塊RP1并且例如在nMOS晶體管TN的柵極區(qū)域G的任一側(cè)上執(zhí)行用于清潔薄膜20n的預(yù)外延處理。

接著，如圖3中所示，在半導(dǎo)體薄膜20n上進(jìn)行例如SiCP的N摻雜半導(dǎo)體材料的外延，以便于在nMOS晶體管的柵極區(qū)域G的每 一側(cè)上形成抵靠在第一絕緣層CI1上的抬升源極和漏極區(qū)域RSn。

此后準(zhǔn)備用于pMOS晶體管TP的抬升源極和漏極區(qū)域的制造(圖4)。

首先例如通過(guò)ALD類(lèi)型的沉積在圖3的結(jié)構(gòu)上執(zhí)行包括第二絕緣材料的第二保護(hù)層2的共形沉積。該第二絕緣層材料可以例如是二氧化硅SiO₂，并且層2的厚度可以是7nm的量級(jí)。

兩個(gè)樹(shù)脂塊RP2此后通過(guò)光刻形成在nMOS晶體管和電容器C上方。

此后在pMOS晶體管TP的區(qū)域中執(zhí)行第二層2和第一層1的第二各向異性刻蝕，以便于暴露半導(dǎo)體薄膜20p并且在第一絕緣層CI1的側(cè)面上形成抵靠在pMOS晶體管TP的絕緣柵極區(qū)域G上的第二絕緣層CI2。

第二絕緣層CI2的厚度例如是3nm的量級(jí)。

在除去樹(shù)脂塊RP2之后，在半導(dǎo)體薄膜20p上執(zhí)行例如SiGeB的P摻雜半導(dǎo)體材料的外延，以便于在pMOS晶體管TP的柵極區(qū)域G的任一側(cè)上并且抵靠在第二絕緣層CI2上形成抬升源極和漏極區(qū)域RSp，如圖5中所示。

應(yīng)該注意的是，nMOS晶體管TN的源極和漏極區(qū)域RSn以及位于電容器C的柵極區(qū)域G的任一側(cè)上的半導(dǎo)體薄膜區(qū)域在pMOS晶體管TP的源極和漏極區(qū)域的外延期間分別由第二保護(hù)層2以及由層1和層2保護(hù)。

因此，在借由RIE類(lèi)型的刻蝕步驟除去保護(hù)層1和2之后，獲得了具有抬升源極和漏極區(qū)域的nMOS晶體管TN和pMOS晶體管TP。另一方面，如圖5中所示，電容器C并未在其柵極區(qū)域G的任一側(cè)上具有任何外延的抬升區(qū)域。

接著，在圖5的結(jié)構(gòu)上沉積例如由二氧化硅制成的第三保護(hù)層3(圖6)。

此后執(zhí)行第三層3的第三各向異性刻蝕，以便于形成抵靠在第二絕緣層CI2的側(cè)面上的第三絕緣層CI3(圖7)。

通過(guò)濕法刻蝕移除氮化硅硬掩模HM。此后借由氫氟酸執(zhí)行表面清潔以便于獲得如圖8中所示的結(jié)構(gòu)。

在進(jìn)行硅化步驟之前，通過(guò)本領(lǐng)域技術(shù)人員已知的縮寫(xiě)“SiProt”(“硅保護(hù)”)的技術(shù)采用雙層4、5(例如氧化物-氮化物)覆蓋整個(gè)集成電路(圖9)。

該雙層用于保護(hù)集成電路的不必硅化的區(qū)域(圖中未示出)。此后刻蝕雙層4、5以便于暴露待硅化的區(qū)域并且形成抵靠在第四絕緣層CI4側(cè)面上的第五絕緣層CI5，第四絕緣層自身抵靠在第二絕緣層CI2的側(cè)面上。

設(shè)計(jì)用于硅化的區(qū)域包括柵極區(qū)域G，nMOS晶體管TN和pMOS晶體管TP的抬升源極和漏極區(qū)域RSn和RSp，以及半導(dǎo)體薄膜20n的區(qū)域6，位于絕緣橫向?qū)?CI1、CI2、CI4和CI5)旁邊并且抵靠在電容器C的柵極區(qū)域G的側(cè)面上(圖10)。

此后以本身常規(guī)的方式通過(guò)在圖10的結(jié)構(gòu)上沉積例如鎳-鉑合金的金屬層并且隨后通過(guò)熱退火以形成例如NiPtSi的金屬硅化物而執(zhí)行硅化方法。

接著獲得了(圖11)在晶體管TN和TP上的硅化區(qū)域ZSn和ZSp，在電容器C的柵極G上的硅化區(qū)域ZSE1，以及在半導(dǎo)體薄膜的區(qū)域6中的兩個(gè)硅化區(qū)域ZSE2。

因?yàn)樵陔娙萜鰿的半導(dǎo)體薄膜20n的區(qū)域6上不具有半導(dǎo)體材料的外延，所以形成在區(qū)域6中的金屬硅化物ZSE2至少部分地在電容器C的電介質(zhì)層OX之下延伸。

在例如小于20nm的短?hào)艠O的情形中，能夠執(zhí)行完全在所述電介質(zhì)層OX之下延伸的硅化。

此外，可以完全硅化柵極區(qū)域G，本身由本領(lǐng)域技術(shù)人員所已知。

因此，電容器C包括通過(guò)絕緣柵極區(qū)域的至少部分硅化ZSE1獲得的第一電極區(qū)域E1，以及通過(guò)電容器C的半導(dǎo)體薄膜20n的區(qū)域6的硅化ZSE2獲得的第二電極區(qū)域E2。硅化區(qū)域ZSE2至少部分地延伸穿過(guò)電介質(zhì)層OX。

因此，可以減小電容器C的兩個(gè)金屬電極區(qū)域之間的電阻以便于事實(shí)上降低電壓、擊穿時(shí)間，并且也降低存儲(chǔ)器單元的讀取電壓，尤其是在具有已經(jīng)經(jīng)受擊穿的電容器C的已編程存儲(chǔ)器單元的情形中。