本發(fā)明涉及半導體技術領域，具體而言涉及一種多晶硅高阻的制造方法。

背景技術：

在模擬電路設計中，通常需要用到一種阻值較高且精度較高的電阻器件，業(yè)界常用的是多晶硅高阻，由于其獨到的優(yōu)點：電阻值寬范圍可調，面積小和線性好等。而工藝平臺寄生的有源區(qū)電阻或者多晶硅電阻，因為阻值不夠或者精度不夠，通常不被采用。

常規(guī)多晶硅高阻版圖如圖1所示，TO表示有源區(qū)，HR表示高阻，HV表示高壓區(qū)，NX表示高壓N阱，SP表示P型源漏注入，SN表示N型源漏注入，GT表示柵，SI表示合金阻擋區(qū)，W1表示接觸孔，其現(xiàn)有的制造方法的步驟如圖2A至圖2F所示，包括：如圖2A所示，在半導體襯底200中形成淺溝槽隔離結構(STI)201；如圖2B所示，對半導體襯底200進行離子注入形成阱區(qū)202，并在半導體襯底200表面上形成高壓柵氧203；如圖2C所示，在高壓柵氧203上形成多晶硅層，并進行圖案化形成多晶硅電阻層204；如圖2D所示，在多晶硅電阻層204的側壁上形成側墻，并通過光刻工藝形成覆蓋多晶硅電阻層204以外的區(qū)域至暴露多晶硅電阻層204的光阻層，再對多晶硅電阻層204進行P型離子注入，形成高阻。如圖2E所示，之后對半導體襯底的有源區(qū)內的源漏區(qū)進行源漏區(qū)重摻雜注入，之后如圖2F所示，在部分多晶硅光阻層204上形成SAB氧化層205，以及與多晶硅電阻層204、源漏區(qū)相連的接觸孔。

而現(xiàn)有的多晶硅高阻的制造方法也有其固有的缺點：需要特別制造，要求用一層單獨的工藝來實現(xiàn)，因此生產成本較高，工藝過程繁瑣，沒有優(yōu)勢。

因此，有必要提出一種新的多晶硅高阻的制造方法，以解決上述技術問題。

技術實現(xiàn)要素：

在發(fā)明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現(xiàn)有技術的不足，本發(fā)明提供一種多晶硅高阻的制造方法，包括：

步驟S1：提供半導體襯底，所述半導體襯底包括PMOS區(qū)、NMOS區(qū)和多晶硅高阻區(qū)，在所述半導體襯底上所述多晶硅高阻區(qū)內形成圖案化的多晶硅電阻層；

步驟S2：對所述NMOS區(qū)內預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層同時進行N型離子注入，對所述PMOS區(qū)內預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層進行P型離子注入；其中，

所述N型離子注入的注入劑量與所述P型離子注入的注入劑量不同，所述多晶硅電阻層的高阻區(qū)通過所述P型離子和所述N型離子的中和摻雜而形成。

可選地，所述步驟S1包括以下步驟：

步驟S11：提供半導體襯底，在所述半導體襯底中形成隔離結構；

步驟S12：對所述半導體襯底進行離子注入，以形成位于所述半導體襯底中的阱區(qū)，在所述半導體襯底的表面上形成柵氧層；

步驟S13：在所述柵氧層的表面上沉積形成多晶硅層，并圖案化所述多晶硅層以形成所述多晶硅電阻層。

可選地，在所述步驟S1之后所述步驟S2之前，還包括在所述多晶硅電阻層的兩側壁上形成側墻的步驟。

可選地，在所述步驟S2之后，還包括以下步驟：

步驟S3：在部分所述多晶硅電阻層上形成硅化物阻擋層；

步驟S4：形成分別與所述多晶硅電阻層和源/漏區(qū)電連接的接觸孔。

可選地，所述N型離子的注入劑量大于所述P型離子的注入劑量。

可選地，所述N型離子為砷或磷或其組合，所述N型離子注入的注入劑量為5.0E+15atom/cm²～7.0E+15atom/cm²。

可選地，所述P型離子為硼，所述P型離子注入的注入劑量為2.0E+15atom/cm²～5.0E+15atom/cm²。

綜上所述，本發(fā)明通過在源漏區(qū)高摻雜注入時，將N型和P型雜質注入同一多晶硅電阻層，使兩種雜質相互中和，從而實現(xiàn)較低的凈摻雜濃度，達到高阻的目的。這種新方法不需要單獨的一層光刻和單獨的一步離子注入，借用已有源漏區(qū)工藝來實現(xiàn)，在達到高阻值的同時，節(jié)省了成本，簡化了工藝。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1示出了常規(guī)多晶硅高阻版圖；

圖2A至圖2F示出了現(xiàn)有的多晶硅高阻的制造方法依次實施所獲得結構的剖面示意圖；

圖3A至圖3F示出了本發(fā)明一具體實施方式的多晶硅高阻的制造方法依次實施所獲得結構的剖面示意圖；

圖4示出了本發(fā)明一具體實施方式的多晶硅高阻的版圖；

圖5示出了為本發(fā)明一具體實施方式的多晶硅高阻的制造方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。

應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中， 為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。

應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。

在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。

這里參考作為本發(fā)明的理想實施例(和中間結構)的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預期由于例如制造技術和/ 或容差導致的從所示形狀的變化。因此，本發(fā)明的實施例不應當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導致該埋藏區(qū)和注入進行時所經過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的制造方法，以便闡釋本發(fā)明提出的技術方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

下面，參考圖3A至圖3F、圖4和圖5對本發(fā)明的多晶硅高阻的制造方法進行詳細描述。其中，圖3A至圖3F示出了本發(fā)明一具體實施方式的多晶硅高阻的制造方法依次實施所獲得結構的剖面示意圖；圖4示出了本發(fā)明一具體實施方式的多晶硅高阻的版圖；圖5示出了為本發(fā)明一具體實施方式的多晶硅高阻的制造方法的流程圖。

作為示例，本發(fā)明的多晶硅高阻的制造方法，包括以下步驟：

首先，執(zhí)行步驟S501，提供半導體襯底，所述半導體襯底包括PMOS區(qū)、NMOS區(qū)和多晶硅高阻區(qū)，在所述多晶硅高阻區(qū)內所述半導體襯底上形成圖案化的多晶硅電阻層。

具體地，如圖3A所示，提供半導體襯底300的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導體襯底300的構成材料選用單晶硅。

在半導體襯底300中形成有隔離結構301，所述隔離結構為淺溝槽隔離(STI)結構301。示例性地，形成淺溝槽隔離結構301的步驟可以包括：在已定義有源區(qū)的襯底上形成第一氧化硅層和氮化層；刻蝕所述第一氧化硅層、氮化層和部分深度的襯底，以在所述有源區(qū)之間 形成淺溝槽，根據(jù)不同的技術需求，溝槽深度約為3000～8000埃；在所述淺溝槽內形成隔離材料層，所述隔離材料層覆蓋所述氮化層；平整化所述隔離材料層，以暴露覆蓋所述有源區(qū)的氮化層；去除所述氮化層。

示例性地，如圖3B所示，還包括步驟：對所述半導體襯底300進行離子注入，以形成位于所述半導體襯底300中的阱區(qū)302，在所述半導體襯底300的表面上形成柵氧層303。

其中，對于NMOS而言，所述阱區(qū)302的摻雜類型為P型；對于PMOS而言，所述阱區(qū)302的摻雜類型為N型。

柵氧層303的厚度可以為200～800埃，但并不局限于上述范圍，其他合適的數(shù)值也可適用于本發(fā)明?？刹捎帽绢I域技術人員熟知的任何方法形成柵氧層303，例如，可以采用本領域技術人員所習知的氧化工藝例如爐管氧化、快速熱退火氧化(RTO)、原位水蒸氣氧化(ISSG)等形成氧化硅材質的柵氧層303。

如圖3C所示，在所述多晶硅高阻區(qū)內所述半導體襯底300上形成圖案化的多晶硅電阻層304。具體地可先在半導體襯底300上沉積多晶硅，再通過光刻工藝和刻蝕工藝進行圖案化形成如圖3C中所述的多晶硅電阻層304。

多晶硅電阻層304的沉積方法可以選擇分子束外延(MBE)、金屬有機化學氣相沉積(MOCVD)、低壓化學氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(SEG)中的一種。

在該實施例中，形成多晶硅電阻層304的方法可以選用外延方法形成，在具體實施例中以硅為例作進一步說明，反應氣體可以包括氫氣(H₂)攜帶的四氯化硅(SiCl₄)或三氯氫硅(SiHCl₃)、硅烷(SiH₄)和二氯氫硅(SiH₂Cl₂)等中的至少一種進入放置有硅襯底的反應室，在反應室進行高溫化學反應，使含硅反應氣體還原或熱分解，所產生的硅原子在柵氧層表面上外延生長。

值得一提的是，該多晶硅電阻層304可與其周圍的NMOS或者PMOS等器件的柵極同步形成。

接著，進行步驟S502，對所述NMOS區(qū)內預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層同時進行N型離子注入，對所述PMOS區(qū)內預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層同時進行P型離子注入，其中，所述N型離子的注入劑量與所述P型離子的注入劑量不同，所述多晶硅電阻層的高阻區(qū)通過所述P型離子和所述N型離子的中和摻雜而形成。

示例性地，如圖3D所示，在進行離子注入之間，先在所述多晶硅電阻層304的兩側壁上形成側墻305的步驟。其中，側墻305可以包括至少一層氧化物層和/或至少一層氮化物層。需要說明的是，側墻305是可選的而非必需的，其主要用于在后續(xù)進行蝕刻或離子注入時保護柵極結構和多晶硅電阻層的側壁不受損傷。

之后，對NMOS區(qū)的預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層304同時進行N型離子注入，對所述PMOS區(qū)的預定形成源/漏區(qū)的區(qū)域和所述多晶硅電阻層304同時進行P型離子注入，其中，所述N型離子的注入劑量與所述P型離子的注入劑量不同，所述多晶硅電阻層304的高阻區(qū)通過所述P型離子和所述N型離子的中和摻雜而形成。也即在進行NMOS區(qū)和PMOS區(qū)的源漏區(qū)注入的同時對多晶硅層電阻層304進行注入。進而避免使用對于多晶硅電阻層進行單獨的離子注入摻雜的步驟，因此節(jié)省了時間和成本，簡化了工藝。

本實施中，所述N型離子的注入劑量大于所述P型離子的注入劑量。由于N型離子的注入劑量大于P型離子的注入劑量，因此，經過兩次離子注入后，所述多晶硅電阻層304的高阻區(qū)通過所述P型離子和所述N型離子的中和摻雜而形成，最終多晶硅電阻層304表現(xiàn)為N型摻雜。在另一示例中，若所述N型離子的注入劑量小于所述P型離子的注入劑量。則多晶硅電阻層304還可以表現(xiàn)為P型摻雜，也可實現(xiàn)較高的高阻值。

根據(jù)實際工藝以及器件的不同，對于N型離子注入和P型離子注入的注入劑量不作具體限制，本實施例中，所述N型離子為砷或磷或其組合，所述N型離子注入的注入劑量可以為5.0E+15atom/cm²～7.0E+15atom/cm²。所述P型離子為硼，所述P型 離子注入的注入劑量為2.0E+15atom/cm²～5.0E+15atom/cm²。

接著，進行步驟S503，在部分所述多晶硅電阻層304上形成硅化物阻擋層306。

如圖3E所示，硅化物阻擋層306為SAB氧化物，例如氧化硅、氮氧化硅等，可以采用本領域技術人員熟知的任何現(xiàn)有技術，例如化學氣相沉積法。

最后，進行步驟S504，形成分別與所述多晶硅電阻層和源/漏區(qū)電連接的接觸孔。

如圖3F所示，形成分別與所述多晶硅電阻層304和半導體器件上的NMOS或者PMOS元件的源/漏區(qū)電連接的接觸孔307。可采用本領域技術人員熟知的任何方法形成該接觸孔307。示例性地，在形成接觸孔307之前，可先采用層間介電層覆蓋半導體襯底300上的器件，再刻蝕層間介電層形成于與所述多晶硅電阻層304和源/漏區(qū)電連接的開口，采用金屬填充開口形成最終的接觸孔307。該金屬可以為鋁、銅、鎢等。

本發(fā)明的多晶硅電阻層304的版圖如圖4所示，由圖可以看出對于多晶硅電阻層既進行了N型離子注入也進行了P型離子注入。

以上完成了對于多晶硅高阻的制造方法的關鍵步驟的介紹，對于完整的器件的制作還需其他的中間步驟或者后續(xù)步驟，在此均不再贅述。通過實測數(shù)據(jù)驗證，常規(guī)工藝做出來的多晶硅高阻值為1000歐姆/方塊，而根據(jù)本發(fā)明的制造方法獲得的多晶硅高阻值為980歐姆/方塊，阻值非常接近，可以滿足電路設計要求。

綜上所述，本發(fā)明通過在源漏區(qū)高摻雜注入時，將N型和P型雜質注入同一多晶硅電阻層，使兩種雜質相互中和，從而實現(xiàn)較低的凈摻雜濃度，達到高阻的目的。這種新方法不需要單獨的一層光刻和單獨的一步離子注入，借用已有源漏區(qū)工藝來實現(xiàn)，在達到高阻值的同時，節(jié)省了成本，簡化了工藝。

本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。