本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。

背景技術(shù)：

多次可編程(More Time Programming，MTP)存儲(chǔ)器件的制備工藝能與邏輯電路耦合，且成本較低，因而得到廣泛應(yīng)用。MTP器件包括：存儲(chǔ)管和控制管，有的多次可編程存儲(chǔ)器還具有選擇管。

圖1～圖5示出現(xiàn)有技術(shù)一種半導(dǎo)體結(jié)構(gòu)的形成方法中各步驟的結(jié)構(gòu)示意圖。

請(qǐng)參考圖1，提供襯底100，所述襯底100包括用于形成邏輯器件的第一區(qū)域I和用于形成存儲(chǔ)器件的第二區(qū)域II。繼續(xù)參考圖1，在襯底100上形成第一柵極層101并在第一柵極層101上形成硬掩膜層102。

參考圖2，圖形化第一區(qū)域I和第二區(qū)域II的硬掩膜層102，在第一區(qū)域I形成第一柵極硬掩膜并在第二區(qū)域II形成第二柵極硬掩膜和第三柵極硬掩膜。

繼續(xù)參考圖2，以所述第一柵極硬掩膜、第二柵極硬掩膜和第三柵極硬掩膜為掩膜刻蝕所述第一柵極層101(如圖1所示)，在第一區(qū)域I襯底100上形成第一柵極110，并在第二區(qū)域II襯底100上形成第二柵極120和第三柵極130。

請(qǐng)參考圖3，在第一柵極110、第二柵極120和第三柵極130上形成第二柵極層104。

請(qǐng)參考圖4，圖形化所述第二柵極層104，位于第二柵極120上方的第二柵極層104形成第四柵極140。去除第一柵極110、第三柵極130上的硬掩膜層102。

請(qǐng)參考圖5，對(duì)襯底100進(jìn)行摻雜，以形成位于第一區(qū)域I的用作邏輯器件的第一晶體管，以及位于第二區(qū)域II的用做存儲(chǔ)器件的第二、第三晶體管。

繼續(xù)參考圖5，在第一晶體管的漏極區(qū)和第四柵極140上形成插塞105。

然而，現(xiàn)有技術(shù)形成的MTP器件具有耦合效率低、擦除速度慢的缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，能夠提高存儲(chǔ)器的擦除速度。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：

提供襯底，所述襯底包括用于形成邏輯器件的第一區(qū)域和用于形成存儲(chǔ)器件的第二區(qū)域；在所述襯底上形成柵極層；在所述柵極層上形成第一硬掩膜層；

去除第二區(qū)域的所述第一硬掩膜層，保留所述第一區(qū)域的第一硬掩膜層；

在剩余第一硬掩膜層和所述第二區(qū)域的柵極層上形成第二硬掩膜層，所述第二硬掩膜層的厚度小于第一硬掩膜層；在所述第二硬掩膜層上涂布抗反射涂層；

圖形化所述第一區(qū)域的第一硬掩膜層、第二硬掩膜層和抗反射涂層，在所述第一區(qū)域形成第一柵極硬掩膜；

圖形化所述第二區(qū)域的第二硬掩膜層和抗反射涂層，在所述第二區(qū)域形成第二柵極硬掩膜；

以所述第一柵極硬掩膜、第二柵極硬掩膜為掩膜刻蝕所述柵極層，在所述第一區(qū)域襯底上形成第一柵極，并在所述第二區(qū)域襯底上形成第二柵極；去除所述第二硬掩膜層上的抗反射涂層；在所述第二柵極表面的第二硬掩膜層上形成第三柵極；去除所述第一柵極上剩余的第一硬掩膜層和第二硬掩膜層；

對(duì)所述第一柵極兩側(cè)的襯底進(jìn)行摻雜形成第一源區(qū)和第一漏區(qū)，以形成用作邏輯器件的第一晶體管；對(duì)所述第二柵極和所述第三柵極兩側(cè)的襯底進(jìn)行摻雜形成第二源區(qū)和第二漏區(qū)，以形成用作存儲(chǔ)器件的第二晶體管，所述第二柵極為所述第二晶體管的浮柵，所述第三柵極為所述第二晶體管的控制柵。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法中，在剩余第一硬掩膜層和第二區(qū)域的柵極層上形成第二硬掩膜層，所述第二硬掩膜層的厚度小于第一硬掩膜層，與現(xiàn)有技術(shù)先形成較厚第二硬掩膜層之后再減薄的方法相比，本發(fā)明中第二硬掩膜層直接作為第三柵極下方的絕緣介質(zhì)層，厚度較小因而不容易影響存儲(chǔ)器的性能。此外，在對(duì)第一硬掩膜層、第二硬掩膜層和柵極層進(jìn)行刻蝕之前，在第二硬掩膜層上涂布抗反射涂層。所述抗反射涂層形成平坦刻蝕表面的同時(shí)，還可以在刻蝕過(guò)程中保護(hù)第二區(qū)域的第二硬掩膜層不被刻蝕，進(jìn)一步保證第二硬掩膜層的均勻性。從而增加所述第三柵極下方的絕緣介質(zhì)層的均勻性，進(jìn)而提高運(yùn)行速度和耦合效率。

附圖說(shuō)明

圖1至圖5是現(xiàn)有技術(shù)一種半導(dǎo)體結(jié)構(gòu)的形成方法各步驟的結(jié)構(gòu)示意圖；

圖6至圖17是本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法一實(shí)施例各步驟的結(jié)構(gòu)示意圖；

圖18至圖22是本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法另一實(shí)施例各步驟的結(jié)構(gòu)示意圖。

具體實(shí)施方式

現(xiàn)有技術(shù)的半導(dǎo)體結(jié)構(gòu)的形成方法存在諸多問題，例如：所形成的存儲(chǔ)器件擦除速度慢。

現(xiàn)結(jié)合現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的形成方法，分析導(dǎo)致存儲(chǔ)器件刪除速度慢的原因：

參考圖1和圖2，現(xiàn)有技術(shù)中，在襯底100上形成硬掩膜層102的步驟中，為了使硬掩膜層102能夠在刻蝕柵極層101的過(guò)程中，充分保護(hù)第一區(qū)域I柵極層101，硬掩膜層102的厚度較大。

如圖4所示，在刻蝕形成第四柵極140的過(guò)程中，第二柵極120上方的硬掩膜層102被保留下來(lái)用作第四柵極140下方的絕緣介質(zhì)層。

為保證所述第四柵極140下方的絕緣介質(zhì)層具有一定的厚度，在對(duì)柵極層 101進(jìn)行刻蝕形成第一柵極110、第二柵極120和第三柵極130的過(guò)程中，部分厚度的硬掩膜層102會(huì)被去除，從而使第二柵極120上方硬掩膜層102的厚度符合作為第四柵極140下方的絕緣介質(zhì)層的要求。也就是說(shuō)，現(xiàn)有技術(shù)形成的半導(dǎo)體結(jié)構(gòu)中，存儲(chǔ)器件第四柵極140下方的絕緣介質(zhì)層是被刻蝕減薄后剩余的硬掩膜層102。所述刻蝕減薄的過(guò)程容易導(dǎo)致硬掩膜層102表面不均勻，從而使控制管內(nèi)電荷分布不均勻，進(jìn)而影響存儲(chǔ)器件的性能，降低存儲(chǔ)器件的刪除速度。

為解決所述技術(shù)問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，在剩余第一硬掩膜層和第二區(qū)域的柵極層上形成第二硬掩膜層，所述第二硬掩膜層的厚度小于第一硬掩膜層，與現(xiàn)有技術(shù)先形成較厚第二硬掩膜層之后再減薄的方法相比，本發(fā)明中第二硬掩膜層直接作為第三柵極下方的絕緣介質(zhì)層，厚度較小因而不容易影響存儲(chǔ)器的性能。此外，在對(duì)第一硬掩膜層、第二硬掩膜層和柵極層進(jìn)行刻蝕之前，在第二硬掩膜層上涂布抗反射涂層。所述抗反射涂層形成平坦刻蝕表面的同時(shí)，還可以在刻蝕過(guò)程中保護(hù)第二區(qū)域的第二硬掩膜層不被刻蝕，進(jìn)一步保證第二硬掩膜層的均勻性。從而增加所述第三柵極下方的絕緣介質(zhì)層的均勻性，進(jìn)而提高運(yùn)行速度和耦合效率。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。

圖6至圖17是本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法一實(shí)施例各步驟的結(jié)構(gòu)示意圖。

請(qǐng)參考圖6，提供襯底200，所述襯底200包括用于形成邏輯器件的第一區(qū)域A和用于形成存儲(chǔ)器件的第二區(qū)域B。

本實(shí)施例中，所述襯底200為硅襯底，用于形成半導(dǎo)體器件。但是本發(fā)明對(duì)所述襯底200不做限定，所述襯底200還可以為鍺襯底、硅鍺襯底或絕緣體上硅襯底等半導(dǎo)體襯底。

本實(shí)施例中，所述襯底200由淺槽隔離結(jié)構(gòu)201分為第一區(qū)域A和第二區(qū)域B。其中所述第一區(qū)域A可以分為多個(gè)區(qū)域用于分別形成多個(gè)邏輯器件，本實(shí)施例中，所述第一區(qū)域A由淺槽隔離結(jié)構(gòu)201分為兩個(gè)區(qū)域，用于形成 兩個(gè)邏輯器件。

需要說(shuō)明的是，本實(shí)施例中，提供襯底200的步驟之后，在所述襯底200上形成氧化層202，所述氧化層202在后續(xù)的離子注入工藝中起到保護(hù)襯底200的作用。

本實(shí)施中，在形成氧化層202后，對(duì)第一區(qū)域A和第二區(qū)域B的襯底200進(jìn)行離子注入形成n阱或p阱。

請(qǐng)參考圖7，在襯底200上形成柵極層203，所述柵極層203用于形成存儲(chǔ)器件和邏輯器件的柵極。

本實(shí)施例中，所述柵極層203的材料為多晶硅，多晶硅具有與二氧化硅優(yōu)良的界面特性及比金屬電極高的可靠性。但是，本發(fā)明對(duì)所述柵極層203的材料不做限定，所述柵極層203的材料還可以為鍺或硅鍺。

請(qǐng)參考圖8，在柵極層203上形成第一硬掩膜層204，所述第一硬掩膜層204用于在后續(xù)的離子注入工藝中保護(hù)襯底200，還可以在后續(xù)工藝中用作掩膜對(duì)柵極層203進(jìn)行圖形化。

本實(shí)施例中，所述第一硬掩膜層204的材料為氮化硅，氮化硅能夠很好地抑制雜質(zhì)的擴(kuò)散。但是本發(fā)明對(duì)所述第一硬掩膜層204的材料不做限定，所述第一硬掩膜層204的材料還可以為氧化硅或氧化硅和氮化硅形成的疊層結(jié)構(gòu)。

需要說(shuō)明的是，如果所述第一硬掩膜層204的厚度過(guò)小，很難在后續(xù)工藝對(duì)第二區(qū)域B襯底200進(jìn)行離子注入的過(guò)程中起到保護(hù)第一區(qū)域A襯底200的作用；如果所述第一硬掩膜層204的厚度過(guò)大，會(huì)給后續(xù)的刻蝕工藝帶來(lái)困難。因此，所述第一硬掩膜層204的厚度為900～1100埃。具體的，本實(shí)施例中，所述第一硬掩膜層204的厚度為1000埃。

本實(shí)施例中，所述第一硬掩膜層204的形成方法為低壓化學(xué)氣相沉積工藝，低壓化學(xué)氣相沉積工藝所形成的第一硬掩膜層204具有很好的階梯覆蓋能力和高度均勻性。但是，本發(fā)明對(duì)所述第一硬掩膜層204的形成方法不做限定，所述第一硬掩膜層204的形成方法還可以為原子層沉積工藝。

結(jié)合參考圖9和圖10，去除第二區(qū)域B的第一硬掩膜層204，保留第一區(qū)域A的第一硬掩膜層204。

本實(shí)施例中，去除第二區(qū)域B的第一硬掩膜層204的步驟包括通過(guò)干法刻蝕去除第二區(qū)域B的第一硬掩膜層204。

具體的，本實(shí)施例中，所使用的刻蝕氣體包括氧氣和CF₄氣體，且氧氣在所述刻蝕氣體中所占的體積百分比為20％。所述刻蝕氣體的刻蝕速率快，且相對(duì)于多晶硅材料的柵極層203而言，所述刻蝕氣體對(duì)氮化硅材料的第一硬掩膜層204的去除速率較大。但是本發(fā)明對(duì)所述第一硬掩膜層204的刻蝕方法不做限定，所述刻蝕方法還可以是濕法刻蝕或是干法與濕法刻蝕共同作用的刻蝕法。

本實(shí)施例中，所述去除第二區(qū)域B的第一硬掩膜層204，保留第一區(qū)域A的第一硬掩膜層204的步驟還包括：在第一區(qū)域A的第一掩膜層204上形成第一光刻膠205，所述第一光刻膠205露出第二區(qū)域B的襯底；對(duì)第二區(qū)域B的襯底200進(jìn)行離子注入，對(duì)第二區(qū)域B的襯底200進(jìn)行摻雜。所述離子注入工藝用于調(diào)節(jié)所形成的晶體管的閾值電壓，增加驅(qū)動(dòng)電流。離子注入之后，以所述第一光刻膠205為掩膜，對(duì)第一硬掩膜層204進(jìn)行刻蝕去除第二區(qū)域B的第一硬掩膜層204，保留第一區(qū)域A的第一硬掩膜層204；去除第一光刻膠205。

需要說(shuō)明的是，本實(shí)施例中，在形成第一光刻膠205后對(duì)第二區(qū)域B的襯底200進(jìn)行離子注入，則第一硬掩膜層204不僅能在后續(xù)工藝刻蝕柵極層203的步驟中作為掩膜對(duì)所述柵極層203進(jìn)行圖形化，而且能在對(duì)第二區(qū)域B進(jìn)行離子注入的步驟中起到保護(hù)第一區(qū)域A襯底200的作用。因此，節(jié)省了對(duì)第二區(qū)域B襯底200進(jìn)行摻雜時(shí)所需要的掩膜層。從而，節(jié)省了材料，降低了成本。

請(qǐng)參考圖11，在剩余第一區(qū)域A的第一硬掩膜層204和第二區(qū)域B的柵極層203上形成第二硬掩膜層206，所述第二硬掩膜層206的厚度小于所述第一硬掩膜層204。所述第二硬掩膜層206在后續(xù)圖形化所述柵極層203的步驟中被用做掩膜對(duì)所述柵極層203進(jìn)行圖形化。并且部分尺寸的所述第二硬掩 膜層206被作為存儲(chǔ)器件柵極下方的絕緣介質(zhì)層保留下來(lái)。

本實(shí)施例中，所述第二硬掩膜層206的材料與第一硬掩膜層204的材料相同，在后續(xù)刻蝕所述第一硬掩膜層204與第二硬掩膜層206的過(guò)程中可以使用相同的刻蝕氣體，從而簡(jiǎn)化工藝流程。但是，本發(fā)明對(duì)所述第二硬掩膜層206的材料不做限定，所述第二硬掩膜層206的材料還可以為與第一硬掩膜層204不同的材料，具體的，第二硬掩膜層206的材料還可以為氧化硅。

需要說(shuō)明的是，如果所述第二硬掩膜層206的厚度過(guò)小容易造成所形成的存儲(chǔ)器件控制管的擊穿，如果所述第二硬掩膜層206的厚度過(guò)大容易降低相同電壓下存儲(chǔ)器件控制管內(nèi)的電荷量，降低存儲(chǔ)器件的運(yùn)行速度。因此，本實(shí)施例中，所述第二硬掩膜層206的厚度為450～650埃。具體的，所述第二硬掩膜層206的厚度為500埃。

請(qǐng)參考圖12，在第二硬掩膜層206上涂布抗反射涂層207。所述抗反射涂層207用于平坦化刻蝕表面，并且用于在后續(xù)刻蝕柵極層203的步驟中保護(hù)第二硬掩膜層206。

涂布法能夠使抗反射涂層207覆蓋第一區(qū)域A和第二區(qū)域B，并在第一區(qū)域A和第二區(qū)域B形成平坦的刻蝕表面。

本實(shí)施例中，所述抗反射涂層207的材料為有機(jī)絕緣材料，有機(jī)絕緣材料一般為水溶性材料，通過(guò)顯影步驟的沖水很容易去除，因此去除時(shí)對(duì)第二硬掩膜層206的損傷小。

本實(shí)施例中，所述抗反射涂層207的涂布方法為旋轉(zhuǎn)涂布法。

需要說(shuō)明的是，本發(fā)明的形成方法還包括，在第二硬掩膜層206上涂布抗反射涂層207的步驟之后，在所述抗反射涂層207上形成低溫氧化層208，所述低溫氧化層208能夠增加抗反射涂層207與光刻膠之間的粘附性，同時(shí)能夠在后續(xù)刻蝕柵極層203的步驟中起到保護(hù)第二硬掩膜層206的作用。

具體的，本實(shí)施例中，所述低溫氧化層208的材料為氧化硅，所述低溫氧化層208的形成方法為低溫化學(xué)低壓氣相沉積工藝，所述低溫化學(xué)低壓氣相沉積工藝能夠形成致密的氧化硅層，對(duì)第二硬掩膜層206的保護(hù)作用較好。

請(qǐng)參考圖13，圖形化第一區(qū)域A的第一硬掩膜層204、第二硬掩膜層206和抗反射涂層207，以及第二區(qū)域B的第二硬掩膜層206和抗反射涂層207，在第一區(qū)域A形成第一柵極硬掩膜210(圖13示出的第一柵極硬掩膜210的數(shù)量為兩個(gè))，并在第二區(qū)域B形成第二柵極硬掩膜220。

具體地，形成第一柵極硬掩膜210和第二柵極硬掩膜220的步驟包括：圖形化所述低溫氧化層208，保留用做第一柵極硬掩膜210、第二柵極硬掩膜220和第三柵極硬掩膜230的低溫氧化層208。

本實(shí)施例中，所述第一柵極硬掩膜210包括：第一硬掩膜層204、第二硬掩膜層206、抗反射涂層207和低溫氧化層208；所述第二柵極硬掩膜220包括:第二硬掩膜層206、抗反射涂層207和低溫氧化層208。

需要說(shuō)明的是，在所述圖形化的過(guò)程中，由于抗反射涂層207對(duì)下方第二硬掩膜層206的保護(hù)作用，后續(xù)形成的第二柵極上方的第二硬掩膜層206受刻蝕的影響小。因此，圖形化之后，后續(xù)形成的第二柵極上方的第二硬掩膜層206的厚度基本不變。本實(shí)施例中，第二硬掩膜層206的厚度仍為450～650埃，具體的，所述第二硬掩膜層206的厚度為500埃。

本實(shí)施例中，所述存儲(chǔ)器件包括存儲(chǔ)管、位于存儲(chǔ)管上方的控制管和與存儲(chǔ)管共漏極的選擇管。因此，本實(shí)施例中，圖形化第一區(qū)域A的第一硬掩膜層204、第二硬掩膜層206和抗反射涂層207，以及第二區(qū)域B的第二硬掩膜層206和抗反射涂層207，在第一區(qū)域A形成第一柵極硬掩膜210(本實(shí)施例中示出的第一柵極硬掩膜210的數(shù)量為兩個(gè))，并在第二區(qū)域B形成第二柵極硬掩膜220的步驟，還包括：圖形化第二區(qū)域B的第二硬掩膜層206、抗反射涂層207，在第二區(qū)域B形成第三柵極硬掩膜230。所述第三柵極硬掩膜230用于作為掩膜對(duì)柵極層203進(jìn)行刻蝕，形成所述存儲(chǔ)器件選擇管的柵極。所述第三柵極硬掩膜230包括：第二硬掩膜層206、抗反射涂層207和低溫氧化層208。

本實(shí)施例中，所述圖形化的步驟包括：在所述低溫氧化層208上形成光刻膠，所述光刻膠覆蓋第一柵極硬掩膜210、第二柵極硬掩膜220和第三柵極硬掩膜230形成處；通過(guò)干法刻蝕、濕法刻蝕或干法與濕法刻蝕的共同作用 的刻蝕方法對(duì)第一區(qū)域A的第一硬掩膜層204、第二硬掩膜層206、抗反射涂層207和低溫氧化層208，以及第二區(qū)域B的第二硬掩膜層206、抗反射涂層207和低溫氧化層208進(jìn)行刻蝕。

結(jié)合參考圖13和14，以所述第一柵極硬掩膜210、第二柵極硬掩膜220為掩膜刻蝕所述柵極層203，在第一區(qū)域A襯底200和第二區(qū)域B襯底200上分別形成第一柵極211和第二柵極221。所述第一柵極211構(gòu)成邏輯器件的柵極，所述第二柵極221構(gòu)成存儲(chǔ)器件存儲(chǔ)管的浮柵極。

本實(shí)施例中，刻蝕所述柵極層203的方法為干法刻蝕，刻蝕氣體為Br₂或HBr。所述刻蝕氣體能夠?qū)艠O層203產(chǎn)生各向異性刻蝕并對(duì)氧化層202和第二硬掩膜層206有很高的選擇比，能夠減小刻蝕過(guò)程中對(duì)第二硬掩膜層206的損傷，保證第二硬掩膜層206的均勻性。但是，本發(fā)明對(duì)刻蝕所述柵極層203的方法不做限定，刻蝕所述柵極層203的方法還可以為濕法刻蝕或干法可以與濕法刻蝕共同作用的刻蝕法。

需要說(shuō)明的是，本實(shí)施例中，在第一區(qū)域A襯底200和第二區(qū)域B襯底200上分別形成第一柵極211和第二柵極221的步驟中，還包括：以第三柵極硬掩膜230為掩膜刻蝕所述柵極層203，在第二區(qū)域B襯底200上形成選擇柵極231，所述選擇柵極231用于構(gòu)成存儲(chǔ)器件選擇管的選擇柵。

結(jié)合參考圖13和圖14，去除第二硬掩膜層206上的抗反射涂層207。

本實(shí)施例中，所述抗反射涂層207為水溶性的有機(jī)絕緣材料。有機(jī)絕緣材料的去除方法簡(jiǎn)單，可以通過(guò)顯影步驟中的沖水去除。因此，對(duì)所述第二硬掩膜層206的損傷小，從而提高第二硬掩膜層206的均勻性。

需要說(shuō)明的是，本實(shí)施例中，在去除所述抗反射涂層207之前，還包括：去除所述抗反射涂層207上的低溫氧化層208和低溫氧化層208上的光刻膠209。

還需要說(shuō)明的是，本實(shí)施例中，在去除抗反射涂層207之后，在第一柵極211、第二柵極221和選擇柵極231上形成側(cè)墻209。所述側(cè)墻209能夠在后續(xù)形成源區(qū)或漏區(qū)過(guò)程中，保護(hù)所述第一柵極211、第二柵極221和選擇柵極231，防止更大劑量的源漏離子過(guò)于接近溝道以致發(fā)生源漏穿通。

結(jié)合參考圖15和圖16，在第二柵極221表面的第二硬掩膜層206上形成第三柵極240。

本實(shí)施例中，所述形成第三柵極240的步驟包括：去除第二硬掩膜層206上的抗反射涂層207(如圖13所示)之后，形成覆蓋上述半導(dǎo)體結(jié)構(gòu)的第二柵極層240a(如圖15所示)；圖形化所述第二柵極層240a，去除第一柵極211上方、選擇柵極231上方和第二柵極221側(cè)壁上的第二柵極層240a，保留第二柵極221上方的第二柵極層240a，所述保留在第二柵極221上方的第二柵極層240a構(gòu)成第三柵極240(如圖16所示)，所述第三柵極240為存儲(chǔ)器控制管的控制柵。

請(qǐng)結(jié)合參考圖15和圖16，去除第一柵極211上剩余的第一硬掩膜層204和第二硬掩膜層206。

本實(shí)施例中，所述第二柵極221上的位于第二柵極221和第三柵極240之間的第二硬掩膜層206構(gòu)成存儲(chǔ)器件控制柵下方的絕緣介質(zhì)層241。

需要說(shuō)明的是，本實(shí)施例中，所述絕緣介質(zhì)層241是由未經(jīng)刻蝕的第二硬掩膜層206形成的。所述絕緣介質(zhì)層241與現(xiàn)有技術(shù)中作為存儲(chǔ)器件控制管絕緣介質(zhì)層的經(jīng)刻蝕減薄留下的硬掩膜層相比，厚度相近，且厚度均在保證存儲(chǔ)器最佳性能的厚度范圍內(nèi)，但是本發(fā)明中的絕緣介質(zhì)層241具有更好的均勻性，因此，能夠改善存儲(chǔ)器件的性能。

本實(shí)施例中，去除第一柵極211上的第一硬掩膜層204和第二硬掩膜層206的步驟還包括：去除選擇柵極231上的第二硬掩膜層206。

因此，具體的，本實(shí)施例中，去除第一柵極211上剩余的第一硬掩膜層204和第二硬掩膜層206的方法為：形成覆蓋第二柵極221的第二光刻膠，所述第二光刻膠露出第一柵極211和選擇柵極231；通過(guò)干法刻蝕對(duì)第一柵極211上剩余的第一硬掩膜層204、第二硬掩膜層206，以及選擇柵極231上的第二硬掩膜層206進(jìn)行刻蝕，去除第二硬掩膜層206；通過(guò)濕法刻蝕去除第一柵極211上的第一硬掩膜層204；去除第二光刻膠。這樣的刻蝕方法可以通過(guò)干法刻蝕保證一定的線寬控制，又可以通過(guò)濕法刻蝕提高對(duì)選擇柵極231的選擇比，減少選擇柵極231上第二硬掩膜層206被刻蝕去除后，繼續(xù)刻蝕第 一柵極211上的第一硬掩膜層204時(shí)，對(duì)選擇柵極231的影響。

具體的，本實(shí)施例中，所述干法刻蝕的刻蝕氣體包括氧氣和CF₄，其中氧氣在所述刻蝕氣體中所占的體積百分比為20％。這樣的刻蝕氣體的刻蝕速率快，且相對(duì)于多晶硅材料的柵極層而言，所述刻蝕氣體對(duì)氮化硅材料的第二硬掩膜層206的去除速率較大。

請(qǐng)參考圖17，對(duì)第一柵極211兩側(cè)的襯底200進(jìn)行摻雜形成第一源區(qū)212和第一漏區(qū)213，以形成用作邏輯器件的第一晶體管；對(duì)第二柵極221和第三柵極231兩側(cè)的襯底200進(jìn)行摻雜形成第二源區(qū)223和第二漏區(qū)222，以形成用作存儲(chǔ)器件的第二晶體管，所述第二柵極為所述第二晶體管的浮柵，所述第三柵極為所述第二晶體管的控制柵。所述第一晶體管構(gòu)成邏輯器件的晶體管，所述第二晶體管構(gòu)成存儲(chǔ)器件的存儲(chǔ)管。

本實(shí)施例中，對(duì)第二柵極221和第三柵極241兩側(cè)的襯底200進(jìn)行摻雜形成第二源區(qū)223和第二漏區(qū)222，以形成用作存儲(chǔ)器件的第二晶體管的步驟還包括：對(duì)第二柵極221和選擇柵極231之間的襯底200進(jìn)行摻雜形成公共漏區(qū)，所述公共漏極即為所述第二漏區(qū)222；對(duì)第二柵極221遠(yuǎn)離公共漏區(qū)一側(cè)的襯底200進(jìn)行摻雜形成第二源區(qū)223；對(duì)選擇柵極231遠(yuǎn)離公共漏區(qū)一側(cè)的襯底200進(jìn)行摻雜形成第三源區(qū)233。所述公共漏區(qū)、第三源區(qū)和選擇柵極構(gòu)成所述第三晶體管。

需要說(shuō)明的是，繼續(xù)參考圖17，本實(shí)施例的形成方法還包括：形成源漏區(qū)之后，形成覆蓋第一晶體管、第二晶體管的層間介質(zhì)層250；分別在第一源區(qū)212和第三柵極240上的層間介質(zhì)層250中形成通孔，兩個(gè)通孔分別露出第一源區(qū)212和第三柵極240。并在所述通孔中填充導(dǎo)電材料，形成插塞251，以實(shí)現(xiàn)邏輯器件和存儲(chǔ)器件與外部電路的電連接。此步驟與現(xiàn)有技術(shù)相同，在此不多做贅述。

圖18至圖22是本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法另一實(shí)施例各步驟的結(jié)構(gòu)示意圖。

本實(shí)施例與前一實(shí)施例的相同之處在此不做贅述，不同之處在于：形成第三柵極的步驟不同。具體地，本實(shí)施例中形成第三柵極的步驟包括：

請(qǐng)參考圖18，在第二硬掩膜層303上涂布抗反射涂層之前，在第二硬掩膜層303上形成第二柵極層304。在涂布抗反射涂層之前，形成第二柵極層304能夠使第二柵極層304在后續(xù)圖形化柵極層301的過(guò)程中保護(hù)第二硬掩膜層303，從而進(jìn)一步提高存儲(chǔ)器件控制管的絕緣介質(zhì)層的均勻性。

結(jié)合參考圖19至圖21，圖形化第一區(qū)域M的第一硬掩膜層302、第二硬掩膜層303和抗反射涂層305，以及第二區(qū)域N的第二硬掩膜層303和抗反射涂層305，在第一區(qū)域M形成第一柵極硬掩膜310a，并在第二區(qū)域N形成第二柵極硬掩膜320a的步驟還包括，圖形化第二硬掩膜層303之前，圖形化所述第二柵極層304。

具體的，如圖19和圖20所示，所述圖形化所述第二柵極層304的步驟包括：在低溫氧化層306上形成光刻膠307，所述光刻膠307覆蓋第一柵極硬掩膜310a、第二柵極硬掩膜320a和第三柵極硬掩膜330a形成處；通過(guò)干法刻蝕，濕法刻蝕或干法、濕法刻蝕的共同作用的刻蝕法對(duì)第一區(qū)域M和第二區(qū)域N的抗反射涂層305、低溫氧化層306和第二柵極層304進(jìn)行刻蝕。在第一區(qū)域M形成第一硬掩膜，并在第二區(qū)域N形成第二硬掩膜和第三硬掩膜。

請(qǐng)參考圖21，以第一硬掩膜為掩膜對(duì)第一區(qū)域M的第一硬掩膜層302和第二硬掩膜層303進(jìn)行圖形化，在第一區(qū)域M形成第一柵極硬掩膜310a，以第二硬掩膜和第三硬掩膜為掩膜對(duì)第二區(qū)域N的第二硬掩膜層303進(jìn)行圖形化，在第二區(qū)域N形成第二柵極硬掩膜320a及第三柵極硬掩膜330a。

其中，所述第一柵極硬掩膜310a包括：第一硬掩膜層302、第二硬掩膜層303、第二柵極層304、抗反射涂層305和低溫氧化層306；所述第二柵極硬掩膜320a和第三柵極硬掩膜330a包括：第二硬掩膜層303、第二柵極層304、抗反射涂層305和低溫氧化層306。

請(qǐng)參考圖22，在去除第一柵極310上剩余的第一硬掩膜層302和第二硬掩膜層303的步驟中，還包括去除第一柵極310上的第二柵極層304(如圖20所示)，保留第二柵極320上方的第二柵極層304，保留在第二柵極320上方的第二柵極層304形成第三柵極330，所述第三柵極構(gòu)成存儲(chǔ)器件控制管的控制柵。

以上實(shí)施例是針對(duì)具有選擇管的存儲(chǔ)器件進(jìn)行說(shuō)明的，但是本發(fā)明對(duì)此不作限定，本發(fā)明的半導(dǎo)體結(jié)構(gòu)的存儲(chǔ)器件還可以僅包括存儲(chǔ)管和位于存儲(chǔ)管上的控制管。在其他未形成有存儲(chǔ)管的實(shí)施例中，所述未形成有選擇管的實(shí)施例與前一實(shí)施例的相同之處在此不做贅述，不同之處包括：

所述在第一區(qū)域形成第一柵極硬掩膜并在第二區(qū)域形成第二柵極硬掩膜的步驟包括：圖形化第一區(qū)域的第一、第二硬掩膜層和抗反射涂層，以及第二區(qū)域的第二硬掩膜層和抗反射涂層，形成第一柵極硬掩膜和第二柵極硬掩膜，不形成第三柵極硬掩膜。

刻蝕柵極層形成第一柵極和第二柵極的步驟中僅包括：通過(guò)所述第一柵極硬掩膜刻蝕所述柵極層在第一區(qū)域襯底上形成第一柵極，通過(guò)所述第二柵極硬掩膜刻蝕所述柵極層在第二區(qū)域襯底上形成第二柵極。不包括：通過(guò)所述第三柵極硬掩膜刻蝕所述柵極層在第二柵極附近的第二區(qū)域襯底上形成選擇柵極。

所述去除第一柵極上剩余第一硬掩膜層和第二硬掩膜層的步驟中不包括：去除選擇柵極上的第二硬掩膜層。

具體的，所述去除第一柵極上剩余的第一硬掩膜層和第二硬掩膜層的方法包括：形成覆蓋第二柵極的第二光刻膠，所述第二光刻膠露出第一柵極和選擇柵極；通過(guò)干法刻蝕、濕法刻蝕或干法、濕法刻蝕的共同作用的刻蝕法去除第一柵極上的第一硬掩膜層和第二硬掩膜層，保留第二柵極上的第二硬掩膜層；去除第二光刻膠。

形成用作存儲(chǔ)器件的第二晶體管的步驟包括：對(duì)第二柵極和第三柵極兩側(cè)的襯底進(jìn)行摻雜形成第二源區(qū)和第二漏區(qū)，所述第二源區(qū)、第二漏區(qū)、第三柵極和第三柵極構(gòu)成第二晶體管。其中，所述第二柵極為第二晶體管的浮柵，第三柵極為第二晶體管的控制柵。

形成存儲(chǔ)器件與外界電路的電連接的步驟僅包括：在第一晶體管的第一源區(qū)和第三柵極上的層間介質(zhì)層內(nèi)形成通孔，所述通孔露出所述第一源區(qū)和第三柵極，在所述通孔中形成導(dǎo)電材料，以形成插塞。

綜上，本發(fā)明的形成方法中，在柵極層上形成第一硬掩膜層之后，去除 第二區(qū)域的第一硬掩膜層，保留第一區(qū)域的第一硬掩膜層，并在剩余第一硬掩膜層和第二區(qū)域的柵極層上形成第二硬掩膜層，所述第二硬掩膜層的厚度小于第一硬掩膜層。因此，當(dāng)?shù)诙惭谀硬唤?jīng)過(guò)刻蝕減薄而直接作為第三柵極下方的絕緣介質(zhì)層保留下來(lái)時(shí)，其厚度不至于過(guò)大而影響存儲(chǔ)器的性能。而且第一區(qū)域的第一硬掩膜層和第二硬掩膜層還可以在后續(xù)的刻蝕工藝中充分保護(hù)第一柵極，保證邏輯器件的性能不受影響。此外，在對(duì)第一硬掩膜層、第二硬掩膜層和柵極層進(jìn)行刻蝕之前，在第二硬掩膜層上涂布抗反射涂層。所述抗反射涂層可以使光刻膠下方形成平坦刻蝕表面的同時(shí)，還可以在刻蝕過(guò)程中保護(hù)第二區(qū)域的第二硬掩膜層不被刻蝕，保證第二硬掩膜層的均勻性。從而增加所述第三柵極下方的絕緣介質(zhì)層的均勻性。進(jìn)而改善存儲(chǔ)器件的性能，如提高運(yùn)行速度和耦合效率。

此外，在形成第一光刻膠后對(duì)第二區(qū)域的襯底進(jìn)行離子注入，則第一硬掩膜層不僅在后續(xù)工藝刻蝕柵極層的步驟中起到了保護(hù)第一柵極的作用，而且在所述對(duì)第二區(qū)域進(jìn)行離子注入的步驟中起到保護(hù)第一區(qū)域襯底的作用。因此，節(jié)省了對(duì)第二區(qū)域襯底進(jìn)行離子注入時(shí)所需要的掩膜層。從而避免了材料浪費(fèi)，降低了成本。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。