本發(fā)明是有關于一種半導體結構，特別是有關于一種高壓半導體結構。

背景技術：

高壓半導體裝置技術適用于高電壓與高功率的集成電路領域。傳統(tǒng)高壓半導體裝置，例如垂直式擴散金屬氧化物半導體(vertically diffused metal oxide semiconductor，VDMOS)晶體管及水平擴散金屬氧化物半導體(LDMOS)晶體管，主要用于18V以上的元件應用領域。高壓裝置技術的優(yōu)點在于符合成本效益，且易相容于其它工藝，已廣泛應用于顯示器驅動IC元件、電源供應器、電力管理、通信、車用電子或工業(yè)控制等領域中。

技術實現(xiàn)要素：

本發(fā)明提供一種高壓半導體結構，包括一基板、一第一摻雜區(qū)、一阱、一第二摻雜區(qū)、一第三摻雜區(qū)、一第四摻雜區(qū)以及一柵極結構?；寰哂幸坏谝粚щ娦汀５谝粨诫s區(qū)具有第一導電型，并形成在基板中。阱具有一第二導電型，并形成在基板中。第二摻雜區(qū)具有第二導電型，并形成在第一摻雜區(qū)中。第三摻雜區(qū)具有第一導電型，并形成在阱中。第四摻雜區(qū)具有第二導電型，并形成在阱中。柵極結構形成在基板之上，并重疊部分第一摻雜區(qū)及阱。

通過實施本發(fā)明，可令絕緣柵雙極晶體管元件快速地被導通。

為讓本發(fā)明的特征和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1為本發(fā)明的高壓半導體結構的示意圖。

圖2A～圖2D為本發(fā)明的高壓半導體結構的其它可能示意圖。

圖3A～圖3E為本發(fā)明的高壓半導體結構的其它可能示意圖。

附圖標號

100、200A～200C、300A～300E：高壓半導體結構；

110：基板；

120：阱；

131～138：摻雜區(qū)；

141～143：絕緣層；

150：柵極結構；

151：柵極介電層；

152：柵極電極；

160、171、172：間隙；

ML₁～ML₇：金屬連接線；

AR₁～AR₆、AR₃₁～AR₃₅、AR₄₁～AR₄₄：區(qū)域；

161～163：電源線。

具體實施方式

圖1為本發(fā)明的高壓半導體結構的示意圖。如圖所示，高壓半導體結構100包括一基板110、一阱120、摻雜區(qū)131～135、絕緣層141～142以及柵極結構150?；?10具有一第一導電型。在一可能實施例中，基板110可為一半導體基板，例如硅基板。此外，上述半導體基板亦可為元素半導體，包括鍺(germanium)；化合物半導體，包括碳化硅(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；合金半導體，包括硅鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)及/或磷砷銦鎵合金(GaInAsP)或上述材料的組合。此外，基板110也可以是絕緣層上覆半導體(semiconductor on insulator)。在一實施例中，此基板110可為未摻雜的基板。然而，在其它實施例中，基板110亦可為輕摻雜的基板，例如輕摻雜的P型或N型基板。

阱120具有一第二導電型，并形成在基板110中。在本實施例中，第一導電型與第二導電型相異。在一可能實施例中，可通過離子注入步驟形成阱120。舉例而言， 當此第二導電型為N型時，可于預定形成阱120的區(qū)域注入磷離子或砷離子以形成阱120。然而，當此第二導電型為P型時，可于預定形成阱120的區(qū)域注入硼離子或銦離子以形成阱120。

摻雜區(qū)131具有第一導電型，并形成在基板110中。在本實施例中，摻雜區(qū)131的雜質濃度高于基板110的雜質濃度。在一可能實施例中，通過植入P型雜質以形成P型摻雜區(qū)131。在此例中，摻雜區(qū)131作為一P型本體(PBODY)。在另一可能實施例中，通過植入N型雜質以形成N型摻雜區(qū)131。在此例中，摻雜區(qū)131作為一N型本體(PBODY)。

摻雜區(qū)132具有第一導電型，并形成在摻雜區(qū)131中。摻雜區(qū)133具有第二導電型，亦形成在第一摻雜區(qū)131中。在一可能實施例中，通過植入P型雜質以形成P+型摻雜區(qū)132，并植入N型雜質以形成N+型摻雜區(qū)133。在另一可能實施例中，通過植入N型雜質以形成N+型摻雜區(qū)132，并植入P型雜質以形成P+型摻雜區(qū)133。P型雜質包括例如硼、鎵、鋁、銦或其結合的雜質。N型雜質包括例如磷、砷、氮、銻或其結合的雜質。

在其它實施例中，摻雜區(qū)132與133是通過一圖案化掩膜(未顯示)配合執(zhí)行一植入步驟所形成。另外，雜質濃度可視工藝技術及元件特性而定，在此并不加以限制。在本實施例中，摻雜區(qū)131與132均摻雜第一導電型的雜質，其中摻雜區(qū)132的雜質濃度高于摻雜區(qū)131的雜質濃度。

摻雜區(qū)134具有第一導電型，并形成在阱120中。在一可能實施例中，摻雜區(qū)134的雜質濃度相似摻雜區(qū)132的雜質濃度。在此例中，摻雜區(qū)134為一P+型摻雜區(qū)或是一N+型摻雜區(qū)。摻雜區(qū)135具有第二導電型，并形成在阱120中。在一可能實施例中，摻雜區(qū)135的雜質濃度高于阱120的雜質濃度。舉例而言，摻雜區(qū)135為一N+型摻雜區(qū)或是一P+型摻雜區(qū)。

柵極結構150形成在基板110之上，并重疊部分摻雜區(qū)131及阱120。柵極結構150包括一柵極介電層151以及一柵極電極152。在一可能實施例中，可先依序毯覆性沉積一介電材料層(用以形成柵極介電層151)及位于其上的導電材料層(用以形成柵極電極1152)于基板110上，再通過一光刻與刻蝕工藝將介電材料層及導電材料層分別圖案化以形成柵極介電層151及柵極電極152。

上述介電材料層的材料(亦即柵極介電層151的材料)可為氧化硅、氮化硅、氮氧 化硅、高介電常數(shù)(high-k)介電材料或其它任何適合的介電材料或上述的組合。此高介電常數(shù)(high-k)介電材料的材料可為金屬氧化物、金屬氮化物、金屬硅化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、鋯硅酸鹽、鋯鋁酸鹽。例如，此高介電常數(shù)(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta₂O₅、Y₂O₃、SrTiO₃(STO)、BaTiO₃(BTO)、BaZrO、HfO₂、HfO₃、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO₃(BST)、Al₂O₃、其它適當材料的其它高介電常數(shù)介電材料或上述組合。此介電材料層可通過前述化學氣相沉積法(CVD)或旋轉涂布法形成。

前述導電材料層的材料(亦即柵極電極152的材料)可為非晶硅、多晶硅、一種或多種金屬、金屬氮化物、導電金屬氧化物或上述的組合。上述金屬可包括但不限于鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限于氮化鉬(molybdenum nitride)、氮化鎢(tungsten nitride)、氮化鈦(titanium nitride)以及氮化鉭(tantalum nitride)。上述導電金屬氧化物可包括但不限于釕金屬氧化物(ruthenium oxide)以及銦錫金屬氧化物(indium tin oxide)。此導電材料層的材料可通過前述的化學氣相沉積法(CVD)、濺射法、電阻加熱蒸發(fā)法、電子束蒸發(fā)法或其它任何適合的沉積方式形成，例如，在一實施例中，可用低壓化學氣相沉積法(LPCVD)在525℃～650℃之間沉積而制得非晶硅導電材料層或多晶硅導電材料層，其厚度范圍可為約至約

絕緣層141形成在基板110之中。在本實例中，絕緣層141重疊部分的基板110及摻雜區(qū)131。絕緣層142形成在阱120之中，并位于摻雜區(qū)133與134之間。在一可能實施例中，第一導電型為P型，第二導電型為N型。在另一可能實施例中，第一導電型為N型，第二導電型為P型。

在一可能實施例中，摻雜區(qū)132與133通過金屬連接線ML₁～ML₂耦接至電源線161，柵極電極152通過金屬連接線ML₃耦接至電源線162，摻雜區(qū)134與135通過金屬連接線ML₄～ML₇耦接至電源線163。當電源線161～163分別被施予電壓，并且電源線161的電壓大于電源線163的電壓時，電流將從摻雜區(qū)132、133開始，經摻雜區(qū)131、阱120、摻雜區(qū)135流入電流線163。由于摻雜區(qū)135的位準增加，故可增加摻雜區(qū)134與阱120之間的壓差。當摻雜區(qū)134與阱120之間的壓差到達摻雜區(qū)134與阱120之間的PN結的導通電壓時，便可觸發(fā)導通摻雜區(qū)132、134與柵極電極 152所構成的一絕緣柵雙極晶體管(Insulated Gate Bipolar Transistor；IGBT)。

圖2A～圖2D為本發(fā)明的高壓半導體結構的其它實施例。圖2A與圖1相似，不同之處在于圖2A的高壓半導體結構200A多了摻雜區(qū)136。摻雜區(qū)136具有第二導電型，并形成在絕緣層142與摻雜區(qū)134之間。在一可能實例中，通過植入P型雜質以形成P+型摻雜區(qū)136，或是植入N型雜質以形成N+型摻雜區(qū)136。在本實施例中，摻雜區(qū)136并沒有電連接至電源線163。通過形成摻雜區(qū)136，可改善摻雜區(qū)132、134與柵極電極152所構成的IGBT的崩潰電壓。

圖2B與圖2A相似，不同之處在于圖2B的高壓半導體結構200B具有一間隙160。間隙160形成在摻雜區(qū)134與135之間，用以分隔摻雜區(qū)134與135。由于摻雜區(qū)134與135之間具有間隙160，因此，流經摻雜區(qū)134進入電源線163的電流變大，因而增加摻雜區(qū)134與阱120之間的壓差，使得摻雜區(qū)132、134與柵極電極152所構成的IGBT快速地被觸發(fā)。在本實施例中，摻雜區(qū)134與135之間的距離(即間隙160的寬度)影響IGBT的觸發(fā)電壓。在其它實施例中，間隙160亦可設置在圖1的高壓半導體結構100的摻雜區(qū)134與135之間。

圖2C與圖2B相似，不同之處在于圖2C的高壓半導體結構200C的阱120被劃分成區(qū)域AR₁與AR₂。摻雜區(qū)135完全地位于區(qū)域AR₂之中。摻雜區(qū)134完全地位于區(qū)域AR₁之中。在本實施例中，區(qū)域AR₁的雜質濃度高于區(qū)域AR₂的雜質濃度。在一可能實施例中，區(qū)域AR₁摻雜具有第二導電型的雜質，而區(qū)域AR₂沒有摻雜任何雜質。由于區(qū)域AR₁與摻雜區(qū)135均具有第二導電型的雜質，并且雜質會往區(qū)域AR₂擴散，因此，區(qū)域AR₂亦具有第二導電型的雜質。在此例中，區(qū)域AR₂的雜質濃度低于區(qū)域AR₁的雜質濃度。

由于區(qū)域AR₂的雜質濃度低于區(qū)域AR₁的雜質濃度，因此，區(qū)域AR₂的等效阻抗高于區(qū)域AR₁的等效阻抗。由于區(qū)域AR₂的電壓位準高于區(qū)域AR₁的電壓位準，因而增加摻雜區(qū)134與阱120之間壓差，使得IGBT快速地被導通。

圖2D與圖2C相似，不同之處在于，圖2D的高壓半導體結構200D的阱120的區(qū)域AR₃涵括摻雜區(qū)134的一部分，而阱120的區(qū)域AR₄涵括摻雜區(qū)134的另一部分。舉例而言，摻雜區(qū)134具有區(qū)域AR₅與AR₆。區(qū)域AR₅位于阱120的區(qū)域AR₃中。區(qū)域AR₆位于阱120的區(qū)域AR₄中。

在本實施例中，區(qū)域AR₃的雜質濃度高于區(qū)域AR₄的雜質濃度。因此，區(qū)域AR₄ 的等效阻抗高于區(qū)域AR₃的等效阻抗，故區(qū)域AR₄的電壓位準高于區(qū)域AR₃的電壓位準，因而增加摻雜區(qū)134與阱120之間的壓差，使得摻雜區(qū)132、134與柵極電極152所構成的IGBT元件快速地被導通。

圖3A～圖3E為本發(fā)明的高壓半導體結構的其它可能實施例。圖3A與圖1相似，不同之處在于高壓半導體結構300A多了摻雜區(qū)137。摻雜區(qū)137具有第一導電型，并形成在阱120之中。在本實施例中，摻雜區(qū)137電連接至電源線163。在一可能實施例中，摻雜區(qū)134與137為同一摻雜區(qū)，此摻雜區(qū)圍繞摻雜區(qū)135。

圖3B與圖3A相似，不同之處在于，高壓半導體結構300B多了摻雜區(qū)136與138。摻雜區(qū)136與138具有第二導電型。摻雜區(qū)136位于絕緣層142與摻雜區(qū)134之間。摻雜區(qū)138位于絕緣層143與摻雜區(qū)137之間。在本實施例中，摻雜區(qū)136與138均未電連接至電源線163。

圖3C與圖3B相似，不同之處在于圖3C的高壓半導體結構300C多了間隙171與172。間隙171位于摻雜區(qū)134與135之間，用以分隔摻雜區(qū)134與135。間隙172位于摻雜區(qū)135與137之間，用以分隔摻雜區(qū)135與137。由于摻雜區(qū)134與135之間具有間隙171，因此，流經摻雜區(qū)134的電流變多，使得摻雜區(qū)134與阱120之間的PN結快速被導通。同樣地，由于摻雜區(qū)135與137之間具有間隙172，因此，流經摻雜區(qū)137的電流變多，使得摻雜區(qū)137與阱120之間的PN結快速被導通。本發(fā)明并不限定間隙171與172的寬度。間隙171的寬度可能相同或不同于間隙172的寬度。

圖3D與圖3C相似，不同之處在于高壓半導體結構300D的阱120具有區(qū)域AR₃₁～AR₃₃。在本實施例中，區(qū)域AR₃₁與AR₃₃的雜質濃度相似，均高于區(qū)域AR₃₂的雜質濃度。在一可能實施例中，區(qū)域AR₃₂并沒有摻雜雜質。由于區(qū)域AR₃₁與AR₃₃以及摻雜區(qū)135的雜質擴散至區(qū)域AR₃₂中，故區(qū)域AR₃₂仍具有第二導電型的雜質。在本實施例中，摻雜區(qū)135完全地設置在區(qū)域AR₃₂中。摻雜區(qū)136與134完全地設置在區(qū)域AR₃₁中。摻雜區(qū)137與138完全地設置在區(qū)域AR₃₃中。

圖3E與圖3D相似，不同之處在于，圖3E中的阱120具有區(qū)域AR₃₃～AR₃₅。區(qū)域AR₃₃與AR₃₅的雜質濃度相似，均大于區(qū)域AR₃₄的雜質濃度。在本實施例中，摻雜區(qū)134具有區(qū)域AR₄₁～AR₄₂，摻雜區(qū)137具有區(qū)域AR₄₃～AR₄₄。區(qū)域AR₄₁位于區(qū)域AR₃₃之中。區(qū)域AR₄₂～AR₄₃位于區(qū)域AR₃₄中。區(qū)域AR₄₄位于區(qū)域AR₃₅中。

除非另作定義，在此所有詞匯(包含技術與科學詞匯)均屬本發(fā)明所屬技術領域中普通技術人員的一般理解。此外，除非明白表示，詞匯于一般字典中的定義應解釋為與其相關技術領域的文章中意義一致，而不應解釋為理想狀態(tài)或過分正式的語態(tài)。

雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求所界定者為準。