本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶體管的形成方法。

背景技術(shù)：

隨著集成電路制造技術(shù)的快速發(fā)展，集成電路中半導(dǎo)體器件的尺寸不斷地縮小，以此滿足集成電路發(fā)展的微型化和集成化的要求。晶體管器件作為MOS器件中的重要組成部分之一，隨著其尺寸持續(xù)縮小，現(xiàn)有技術(shù)中以氧化硅或氮氧化硅材料形成的柵介質(zhì)層，已無法滿足晶體管對(duì)于性能的要求。尤其是以氧化硅或氮氧化硅作為柵介質(zhì)層所形成的晶體管容易產(chǎn)生漏電流以及雜質(zhì)擴(kuò)散等一系列問題，從而影響晶體管的閾值電壓，造成晶體管的可靠性和穩(wěn)定性下降。

為解決以上問題，提出了一種以高K柵介質(zhì)層和金屬柵構(gòu)成的晶體管，即高K金屬柵(HKMG，High K Metal Gate)晶體管。所述高K金屬柵晶體管采用高K(介電常數(shù))材料代替常用的氧化硅或氮氧化硅作為柵介質(zhì)材料，以金屬材料或金屬化合物材料替代傳統(tǒng)的多晶硅柵極材料，形成金屬柵。所述高K金屬柵晶體管能夠在縮小尺寸的情況下，大幅度地減小漏電流，降低工作電壓和功耗，提高晶體管的開關(guān)速度，以此提高晶體管的性能。

然而，隨著半導(dǎo)體器件尺寸的縮小，所述高K金屬柵晶體管的尺寸也相應(yīng)縮小，增加了高K金屬柵晶體管的制造難度，同時(shí)也會(huì)引起高K金屬柵晶體管的性能不穩(wěn)定、可靠性降低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是提供一種晶體管的形成方法，所形成的晶體管的性能得到改善、可靠性提高。

為解決上述問題，本發(fā)明實(shí)施例提供一種晶體管的形成方法，包括：提供襯底，所述襯底表面形成有偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)包括位于襯底表面的偽柵氧化層以及位于偽柵氧化層上的偽柵極；在所述襯底表面形成介質(zhì) 層，所述介質(zhì)層覆蓋所述偽柵極結(jié)構(gòu)的側(cè)壁表面，且所述介質(zhì)層表面暴露出所述偽柵極結(jié)構(gòu)的頂部表面；去除所述偽柵極，在所述介質(zhì)層內(nèi)形成開口，所述開口底部暴露出偽柵氧化層；修復(fù)所述開口底部暴露出的偽柵氧化層；在所述開口內(nèi)形成柵極結(jié)構(gòu)。

可選地，所述修復(fù)所述開口底部暴露出的偽柵氧化層，包括：對(duì)所述偽柵氧化層進(jìn)行氧化；對(duì)氧化后的偽柵氧化層進(jìn)行摻氮和退火處理。

可選地，所述對(duì)所述偽柵氧化層進(jìn)行氧化包括采用快速熱氧化工藝，工藝溫度為700℃至1000℃，氧化時(shí)間為100s至1000s,壓力為50T至300T,氧氣或氮?dú)獾牧髁繛?.05slm至0.2slm。

可選地，所述對(duì)氧化后的偽柵氧化層進(jìn)行摻氮和退火處理包括：采用去耦等離子體氮化工藝對(duì)所述偽柵氧化層進(jìn)行摻氮；采用氮化后退火工藝對(duì)摻氮后的偽柵氧化層進(jìn)行退火。

可選地，所述去耦等離子體氮化工藝包括：功率為600W至1000W，氮化時(shí)間為10s至30s，壓力為10mT至30mT，氮?dú)饬髁繛?0sccm至120sccm，氦氣流量為80sccm至150sccm。

可選地，所述氮化后退火工藝包括：退火溫度為950℃至1100℃，退火時(shí)間為10s至30s，壓力為0.4T至1.0T，氧氣流量為0.5slm至2slm。

可選地，所述偽柵氧化層的材料為氧化硅；形成所述偽柵氧化層的方法包括采用原位蒸汽生成工藝，在鰭部的側(cè)壁和頂部表面形成偽柵氧化層；形成所述偽柵氧化層的厚度為至

可選地，所述原位蒸汽生成工藝包括：反應(yīng)溫度為900℃至1100℃，壓力為4T至10T,氫氣流量為0.2slm至2slm,氧氣流量為10slm至40slm，反應(yīng)時(shí)間為5s至30s。

可選地，去除所述偽柵極的工藝包括采用干法刻蝕工藝；所述干法刻蝕工藝包括：溴化氫氣體流量為150sccm至500sccm,氦氣流量為100sccm至400sccm,壓力為3mT至10mT,刻蝕所述偽柵極側(cè)壁的功率為200W至500W，刻蝕所述偽柵極底部的功率為10W至40W,溫度為50℃至100℃。

可選地，形成所述介質(zhì)層包括：在所述襯底表面、所述偽柵極結(jié)構(gòu)的側(cè)壁表面依次形成第一介質(zhì)層和第二介質(zhì)層。

可選地，在所述開口內(nèi)形成柵極結(jié)構(gòu)的方法包括：在所述開口的側(cè)壁表面和開口底部的偽柵氧化層表面形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成填充滿所述開口的柵極。

可選地，所述柵介質(zhì)層的材料為高K柵介質(zhì)材料，包括氧化鉿；所述柵極的材料為金屬，包括銅、鎢、鋁或銀。

可選地，在形成所述柵介質(zhì)層后、形成所述柵極前，還包括在所述柵介質(zhì)層表面形成隔離層；所述隔離層的材料包括氮化鈦。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

本發(fā)明實(shí)施例的形成方法中，在去除偽柵極，在介質(zhì)層內(nèi)形成開口之后，對(duì)開口底部暴露出的偽柵氧化層進(jìn)行修復(fù)，以此來減小形成偽柵極過程中，對(duì)輸入輸出區(qū)的偽柵氧化層造成的損傷，有效地避免了現(xiàn)有技術(shù)中，在刻蝕形成偽柵極之后，直接對(duì)偽柵氧化層進(jìn)行氧化修復(fù)時(shí)，所導(dǎo)致的源漏區(qū)的插塞(contact)與柵極(gate)之間發(fā)生短路的問題，提高了形成的晶體管的性能及可靠性。

可選地，在本發(fā)明的一個(gè)具體實(shí)施例中，在去除偽柵極之后，依次采用快速熱氧化工藝對(duì)偽柵氧化層進(jìn)行氧化；利用去耦等離子體氮化工藝對(duì)所述偽柵氧化層進(jìn)行摻氮處理；并用氮化后退火工藝對(duì)摻氮后的偽柵氧化層進(jìn)行退火，以便修復(fù)受損的偽柵氧化層、提高偽柵氧化層的介電常數(shù)、降低偽柵氧化層的等效氧化層厚度(equivalent oxide thickness，EOT)、增加?xùn)艠O電容和抑制漏電流。

附圖說明

圖1至圖2是一種晶體管形成方法的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；

圖3至圖13是本發(fā)明一個(gè)實(shí)施例的晶體管形成方法的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

如背景技術(shù)所述，隨著半導(dǎo)體器件的尺寸不斷縮小，晶體管的制造工藝受到了挑戰(zhàn)，難以保證晶體管的性能穩(wěn)定。

現(xiàn)結(jié)合晶體管的形成過程分析其性能不穩(wěn)定的原因：

圖1至圖2是一種晶體管形成方法的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。

參考圖1，提供襯底10，所述襯底10包括核心區(qū)10a和輸入輸出區(qū)10b。所述襯底10表面形成有偽柵極12，所述偽柵極12表面形成有圖形化的掩模層13。在形成所述偽柵極12之前，還包括在所述襯底10表面形成偽柵氧化層11。

在刻蝕形成偽柵極12的過程中，很容易對(duì)偽柵極12刻蝕邊緣的偽柵氧化層11造成損傷，如圖中虛線框內(nèi)區(qū)域11a所示，形成受損的偽柵氧化層11a。

為了提高所形成的晶體管的性能及穩(wěn)定性，需要對(duì)所述受損的偽柵氧化層11a進(jìn)行修復(fù)。

參考圖2，采用熱氧化工藝對(duì)偽柵氧化層11(如圖1所示)進(jìn)行修復(fù)，形成偽柵氧化層11b；在所述偽柵極12兩側(cè)形成側(cè)墻15，所述側(cè)墻15覆蓋偽柵極12的側(cè)壁表面，所述側(cè)墻15與偽柵極12共同構(gòu)成偽柵極結(jié)構(gòu)；在偽柵極結(jié)構(gòu)兩側(cè)的襯底10內(nèi)形成源漏區(qū)16；在襯底10表面形成介質(zhì)層17，所述介質(zhì)層17覆蓋所述側(cè)墻15的側(cè)壁表面；平坦化所述介質(zhì)層17，使其表面與偽柵極12的頂部表面齊平。

需要說明的是，在采用熱氧化工藝對(duì)所述偽柵氧化層11進(jìn)行修復(fù)時(shí)，會(huì)在所述偽柵極12的側(cè)壁表面形成偽柵極氧化層14。所述偽柵極氧化層14會(huì)增大所述偽柵極結(jié)構(gòu)的尺寸。

此外，在后續(xù)去除核心區(qū)10a位于偽柵極12之下的偽柵氧化層11b時(shí)，所述偽柵極氧化層14也會(huì)被一同去掉，從而造成核心區(qū)10a的介質(zhì)層17內(nèi)形成的開口的尺寸變大，后續(xù)填充入所述開口內(nèi)的柵極結(jié)構(gòu)的尺寸也相應(yīng)變大，這使得柵極結(jié)構(gòu)邊緣(margin)與源漏區(qū)16之間的距離減小，而側(cè)墻15在去除偽柵極12的過程中通常會(huì)有所損耗，因此極易使得柵極結(jié)構(gòu)與源漏區(qū)16之間產(chǎn)生接觸。

在半導(dǎo)體器件尺寸逐漸微型化與集成化的背景下，柵極結(jié)構(gòu)與源漏區(qū)之間距離的減小非常容易引發(fā)源漏區(qū)的插塞(contact)與柵極(gate)之間發(fā)生短路問題，同時(shí)源漏區(qū)的插塞(contact)與柵極之間的寄生電容(parasitic capacitance)也會(huì)增大，從而影響到形成的晶體管的性能及穩(wěn)定性。

為了解決上述問題，本發(fā)明實(shí)施例提供一種晶體管的形成方法，下面結(jié)合附圖加以詳細(xì)的說明。

圖3至圖13是本發(fā)明一個(gè)實(shí)施例的晶體管形成方法的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。

參考圖3，提供襯底100，所述襯底100具有第一區(qū)域100a和第二區(qū)域100b。所述襯底100表面形成有偽柵氧化層110、偽柵極121及第一掩模層130。

在本實(shí)施例中，所述第一區(qū)域100a用于形成核心器件，所述第二區(qū)域100b用于形成輸入輸出器件；所述第一區(qū)域100a和第二區(qū)域100b所形成的晶體管為鰭式場(chǎng)效應(yīng)晶體管；而且，所述第一區(qū)域100a和第二區(qū)域100b形成的晶體管為高K金屬柵晶體管，所述晶體管采用后柵(gate last)工藝形成。

所述襯底100包括基底101、位于基底101表面的鰭部102。所述襯底100內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)103，所述淺溝槽隔離結(jié)構(gòu)103表面低于所述鰭部102的頂部表面。

在本實(shí)施例中，所述基底101和鰭部102的形成步驟包括：提供半導(dǎo)體基底；刻蝕所述半導(dǎo)體基底，在所述半導(dǎo)體基底內(nèi)形成條狀的鰭部102，相鄰鰭部102之間形成溝槽，剩余的半導(dǎo)體基底形成基底101。所述半導(dǎo)體基底可以為單晶硅襯底、單晶鍺襯底、硅鍺襯底或碳化硅襯底，在本實(shí)施例中所述半導(dǎo)體基底為單晶硅襯底。

在另一實(shí)施例中，所述鰭部102的形成步驟包括：采用外延工藝在基底101表面形成鰭部層；刻蝕所述鰭部層，在所述鰭部層內(nèi)形成若干條狀鰭部，相鄰鰭部102之間形成的溝槽底部暴露出所述基底101。所述基底101為單晶硅襯底、單晶鍺襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底或絕緣體上鍺襯底。所述鰭部層的材料為單晶硅、單晶鍺、硅鍺或碳化硅。

所述淺溝槽隔離結(jié)構(gòu)103用于隔離有源區(qū)，其材料可以為氧化硅、氮化硅、氮氧化硅、低K介質(zhì)材料(介電常數(shù)大于或等于2.5、小于3.9)或超低K介質(zhì)材料(介電系數(shù)小于2.5)。所述淺溝槽隔離結(jié)構(gòu)103的形成步驟包括：在所述基底101和鰭部102表面形成隔離層，所述隔離層表面高于所述鰭部102的頂部表面；平坦化所述隔離層，使隔離層的表面平坦；在平坦化所述隔離層之后，刻蝕所述隔離層，形成所述淺溝槽隔離結(jié)構(gòu)103，使所述淺溝槽隔離結(jié)構(gòu)103的表面低于所述鰭部102的頂部表面。

所述偽柵氧化層110位于所述鰭部102的側(cè)壁和頂部表面，所述偽柵氧化層110用于改變后續(xù)形成的柵極結(jié)構(gòu)與襯底之間的界面態(tài)，同時(shí)起到保護(hù)所述鰭部102的側(cè)壁和頂部表面的作用。

在本實(shí)施例中，所述偽柵氧化層110的材料為氧化硅；形成所述偽柵氧化層110的工藝為原位蒸汽生成(In-situ Steam Generation，ISSG)工藝，所述原位蒸汽生成工藝包括：反應(yīng)溫度為900℃至1100℃，壓力為4T至10T,氫氣流量為0.2slm至2slm,氧氣流量為10slm至40slm，反應(yīng)時(shí)間為5s至30s；形成所述偽柵氧化層110的厚度為至

所述偽柵極121橫跨所述鰭部102，且覆蓋鰭部102的側(cè)壁和頂部表面的偽柵氧化層110的一部分；所述第一區(qū)域100a的偽柵極121投影于襯底100表面的圖形尺寸小于第二區(qū)域100b的偽柵極121投影于襯底100表面的圖形尺寸。在本實(shí)施例中，所述偽柵極121的材料為多晶硅。所述偽柵極121表面形成有第一掩模層130。

形成所述偽柵極121的方法包括：在所述襯底100表面、偽柵氧化層110表面形成偽柵極層；對(duì)所述偽柵極層進(jìn)行平坦化；在所述平坦化的偽柵極層表面形成圖形化的第一掩模材料膜，所述圖形化的第一掩模材料膜覆蓋需要形成偽柵極的偽柵極層表面，以所述圖形化的第一掩模材料膜為掩模，刻蝕所述偽柵極層，直至暴露出襯底100表面以及偽柵氧化層110表面，形成所述偽柵極121及第一掩模層130。

在刻蝕形成所述偽柵極121過程中，很容易對(duì)刻蝕邊緣的偽柵氧化層110造成損傷，如圖中虛線框內(nèi)區(qū)域110a所示。

參考圖4，在所述偽柵極121及掩模層130側(cè)壁表面形成偏移側(cè)墻122；在所述偏移側(cè)墻122側(cè)壁表面形成側(cè)墻123，所述偽柵極121、偏移側(cè)墻122及側(cè)墻123共同組成偽柵極結(jié)構(gòu)120；在所述偽柵極結(jié)構(gòu)120兩側(cè)的襯底100內(nèi)形成源漏區(qū)140。

其中，所述偏移側(cè)墻122用于保護(hù)所述偽柵極121的側(cè)壁表面，并用于定義后續(xù)輕摻雜區(qū)(LDD)相對(duì)于偽柵極121的位置；所述側(cè)墻123用于定義后續(xù)在第一區(qū)域100a的襯底100內(nèi)形成的應(yīng)力層到所述偽柵極121的相對(duì)位置和距離。

所述偏移側(cè)墻122的形成方法包括：在所述襯底100表面、偽柵極121的側(cè)壁表面以及掩模層130表面形成偏移側(cè)墻膜，再回刻蝕所述偏移側(cè)墻膜，在所述偽柵極121及掩模層130的側(cè)壁表面形成偏移側(cè)墻122。

在本實(shí)施例中，所述偏移側(cè)墻122的材料為氮化硅；形成所述偏移側(cè)墻122的方法包括采用原子層沉積工藝(atomic layer deposition，ALD)，反應(yīng)氣體為二氯甲硅烷(SiH₂Cl₂)與氨氣(NH₃)，反應(yīng)溫度為400℃至600℃，壓力為1mT至10mT,氣體流量為1500sccm至4000sccm,反應(yīng)時(shí)間為30至60個(gè)循環(huán)；形成所述偏移側(cè)墻122的厚度為至所述原子層沉積工藝具有良好的階梯覆蓋能力，使所形成的偏移側(cè)墻膜能夠緊密地覆蓋所述襯底100表面、偽柵極121的側(cè)壁表面以及掩模層130表面。

在本實(shí)施例中，在形成所述偏移側(cè)墻122之后，形成側(cè)墻123之前，采用離子注入工藝在所述偽柵極121兩側(cè)的襯底100內(nèi)形成輕摻雜區(qū)(LDD)。

所述側(cè)墻123的形成方法包括：在所述襯底100表面、偏移側(cè)墻122的側(cè)壁表面以及掩模層130表面形成側(cè)墻膜，再回刻蝕所述側(cè)墻膜，在所述偏移側(cè)墻122的側(cè)壁表面形成側(cè)墻123。

所述側(cè)墻123的材料可以為氧化硅、氮化硅、氮氧化硅中的一種或多種組合。在本實(shí)施例中，所述側(cè)墻123的材料為氮化硅；形成所述側(cè)墻的工藝為原子層沉積工藝(atomic layer deposition，ALD)，反應(yīng)氣體為二氯甲硅烷(SiH₂Cl₂)與氨氣(NH₃)，反應(yīng)溫度為400℃至600℃，壓力為1mT至10mT,氣體流量為1500sccm至4000sccm,反應(yīng)時(shí)間為15至60個(gè)循環(huán)；形成所述側(cè) 墻123的厚度為至所述原子層沉積工藝具有良好的階梯覆蓋能力，使所形成的側(cè)墻膜能夠緊密地覆蓋所述襯底100表面、偏移側(cè)墻122的側(cè)壁表面以及掩模層130表面。

本實(shí)施例中，所述源漏區(qū)140的形成步驟包括：在所述偽柵極結(jié)構(gòu)120兩側(cè)的襯底100內(nèi)形成溝槽；采用外延工藝在所述溝槽內(nèi)形成應(yīng)力層；在所述第應(yīng)力層內(nèi)摻雜離子以形成源漏區(qū)140。

所述應(yīng)力層的材料為硅鍺或碳化硅。當(dāng)所形成的晶體管為PMOS晶體管時(shí)，所述應(yīng)力層的材料為硅鍺，在源漏區(qū)140內(nèi)摻雜P型離子，所述應(yīng)力層側(cè)壁與鰭部102的頂部表面呈“Σ”形，且所述應(yīng)力層的側(cè)壁上具有向偽柵極結(jié)構(gòu)120底部延伸的頂角，使得所述應(yīng)力層到PMOS晶體管的溝道區(qū)距離更近，能夠向溝道區(qū)提供更大的應(yīng)力。

在其它實(shí)施例中，當(dāng)所形成的晶體管為NMOS晶體管時(shí)，所述應(yīng)力層的材料為碳化硅，在源漏區(qū)內(nèi)摻雜N型離子。所述應(yīng)力層用于增加NMOS晶體管溝道區(qū)的拉應(yīng)力。在所述源漏區(qū)內(nèi)摻雜離子的工藝為離子注入工藝或原位摻雜工藝。

參考圖5，在所述襯底100表面形成介質(zhì)層150，所述介質(zhì)層150用于定義所述偽柵極結(jié)構(gòu)120的形狀和位置。所述介質(zhì)層150包括第一介質(zhì)層151和第二介質(zhì)層152。所述第一介質(zhì)層151覆蓋襯底100表面、以及偽柵極結(jié)構(gòu)120的部分側(cè)壁表面，且所述第一介質(zhì)層151的表面低于所述偽柵極結(jié)構(gòu)120的頂部表面；在所述第一介質(zhì)層151表面形成第二介質(zhì)層152，所述第二介質(zhì)層152覆蓋所述第一介質(zhì)層151頂部表面，以及偽柵極結(jié)構(gòu)120的剩余部分的側(cè)壁表面。

所述第一介質(zhì)層151的材料包括氧化硅、氮化硅、氮氧化硅、低K介質(zhì)材料或超低K介質(zhì)材料。所述第一介質(zhì)層151的形成方法包括：在襯底100、偽柵極結(jié)構(gòu)120表面形成第一介質(zhì)膜，所述第一介質(zhì)膜的表面高于所述偽柵極結(jié)構(gòu)120的頂部表面；平坦化所述第一介質(zhì)膜直至暴露出所述偽柵極結(jié)構(gòu)120的頂部表面為止；在所述平坦化工藝之后，回刻蝕所述第一介質(zhì)膜，使第一介質(zhì)膜表面低于所述偽柵極結(jié)構(gòu)120的頂部表面，形成第一介質(zhì)層151。

所述第一介質(zhì)層151的形成工藝為化學(xué)氣相沉積工藝或物理氣相沉積工藝。在本實(shí)施例中，所述第一介質(zhì)層151的材料為氧化硅，所述第一介質(zhì)膜的形成工藝為流體化學(xué)氣相沉積工藝(FCVD)；所述流體化學(xué)氣相沉積工藝能夠具有良好的填充能力，能夠使所形成的第一介質(zhì)膜充分填充于相鄰鰭部102之間的溝槽內(nèi)、以及相鄰偽柵極結(jié)構(gòu)120之間的溝槽內(nèi)，使所形成的第一介質(zhì)膜均勻致密。

所述平坦化所述第一介質(zhì)膜的工藝為化學(xué)機(jī)械拋光工藝(CMP)。

回刻蝕所述第一介質(zhì)膜的工藝為各向同性的干法刻蝕工藝、各向異性的干法刻蝕工藝或濕法刻蝕工藝。在本實(shí)施例中，所述回刻蝕工藝為各向同性的干法刻蝕工藝；所述各向同性的干法刻蝕工藝為SICONI工藝。

所述第二介質(zhì)層152用于在后續(xù)平坦化過程中，提高平坦化工藝制程的均勻度,從而提高形成的金屬柵高度的均勻度。所述第二介質(zhì)層152的形成方法包括：在所述第一介質(zhì)層151、偽柵極結(jié)構(gòu)120表面形成第二介質(zhì)膜，所述第二介質(zhì)膜的表面高于所述偽柵極結(jié)構(gòu)120的頂部表面；平坦化所述第二介質(zhì)膜，直至暴露出所述偽柵極結(jié)構(gòu)120的頂部表面為止，形成第二介質(zhì)層152。

所述第二介質(zhì)層152的材料為致密的氧化硅,形成所述第二介質(zhì)膜的方法為高密度等離子體(High Density Plasma，HDP)工藝。所述高密度等離子沉積工藝的參數(shù)包括：氣體包括SiH₄和O₂，所述SiH₄的流量為60sccm至130sccm，所述O₂的流量為100sccm至300sccm，射頻功率為2000W至5000W，氣壓為2mT至8mT。

采用高密度等離子沉積工藝形成的第二介質(zhì)膜密度較高，有利于在后續(xù)的平坦化工藝中保持表面平坦。

在其它實(shí)施例中，所述第二介質(zhì)膜的形成工藝還能夠?yàn)榈入x子體增強(qiáng)化學(xué)氣相沉積工藝(PECVD)或高深寬比化學(xué)氣相沉積工藝(HARP)。

所述平坦化所述第二介質(zhì)膜的工藝為化學(xué)機(jī)械拋光工藝(CMP)。

參考圖6，去除所述偽柵極121(如圖5所示)，在所述介質(zhì)層150內(nèi)形成開口160。在去除所述偽柵極121的過程中，偏移側(cè)墻122及側(cè)墻123容易受到損耗，使得所述開口160底部暴露出較多受損的偽柵氧化層110a。

在本實(shí)施例中，去除所述偽柵極121的工藝為干法刻蝕工藝。所述干法刻蝕工藝為各向異性的刻蝕工藝或各向同性的刻蝕工藝。在其他實(shí)施例中，去除所述偽柵極121的工藝還能夠?yàn)闈穹涛g工藝。

在本實(shí)施例中，所述偽柵極121的材料為多晶硅；刻蝕所述偽柵極121的干法刻蝕工藝的參數(shù)包括：氣體包括溴化氫、氦氣。溴化氫氣體的流量為150sccm至500sccm，氦氣的流量為100sccm至400sccm，壓力為3mT至10mT，刻蝕偽柵極側(cè)壁的功率為200W至500W，刻蝕偽柵極底部的功率為10W至40W，溫度為50℃至100℃。

需要說明的是，在本實(shí)施例中，所述第一區(qū)域100a用于形成核心器件，所述第一區(qū)域100a的器件密度較高，形成于第一區(qū)域100a的晶體管特征尺寸(CD)較小、相鄰晶體管之間的間距較小、工作電壓較?。凰龅诙^(qū)域100b用于形成輸入輸出器件，形成于第二區(qū)域100b的晶體管特征尺寸較大、工作電壓較大。因此，在形成于第一區(qū)域100a和第二區(qū)域100b晶體管中，柵介質(zhì)層與襯底100之間需要具有不同厚度和密度的柵氧化層。

這里的偽柵氧化層110對(duì)于第一區(qū)域100a而言是偽柵氧化層，會(huì)在后續(xù)工藝中被去除并形成替代的界面層，而偽柵氧化層110對(duì)于第二區(qū)域100b而言則是作為真正的柵氧化層，不需要被去除。但由于在前述進(jìn)行多晶硅刻蝕形成所述偽柵極121的過程中，偽柵氧化層110受到損傷，形成了受損的偽柵氧化層110a，因此需要對(duì)所述開口160底部暴露出的偽柵氧化層110進(jìn)行修復(fù)處理，以保證第二區(qū)域100b輸入輸出區(qū)所形成的晶體管的性能及可靠性。本實(shí)施例中對(duì)偽柵氧化層110的修復(fù)包括：對(duì)所述偽柵氧化層110進(jìn)行氧化；對(duì)氧化后的偽柵氧化層進(jìn)行摻氮和退火處理。

參考圖7，采用快速加熱氧化工藝(Rapid Thermal Oxidation，RTO)對(duì)開口160底部暴露出的偽柵氧化層110進(jìn)行修復(fù)，形成偽柵氧化層110b。所述快速加熱氧化工藝的工藝參數(shù)為：工藝溫度為700℃至1000℃，氧化時(shí)間為100s至1000s,壓力為50T至300T,氧氣流量為0.05slm至0.2slm。

需要說明的是，本發(fā)明實(shí)施例將對(duì)偽柵氧化層110的修復(fù)步驟置于去除偽柵極121之后，此時(shí)采用快速加熱氧化工藝對(duì)多晶硅刻蝕邊緣的偽柵氧化 層110進(jìn)行修復(fù)，就不會(huì)在偽柵極121表面形成偽柵極氧化層，也就避免了后續(xù)形成的柵極結(jié)構(gòu)尺寸變大，柵極結(jié)構(gòu)與源漏區(qū)之間的距離減小，從而引發(fā)的源漏區(qū)的插塞(contact)與柵極(gate)之間發(fā)生短路及寄生電容增大的問題。

進(jìn)一步地，為了提高所述偽柵氧化層110b的性能，本實(shí)施例在采用快速加熱氧化工藝對(duì)偽柵氧化層110(如圖6所示)修復(fù)之后，還包括對(duì)所述偽柵氧化層110b進(jìn)行摻氮和氮化后退火處理，以提高偽柵氧化層110b的介電常數(shù)，達(dá)到降低偽柵氧化層的等效氧化層厚度(equivalent oxide thickness，EOT)、增加?xùn)艠O電容和抑制漏電流的目的。

參考圖8，采用去耦等離子體氮化(Decoupled plasma Nitridation，DPN)工藝對(duì)所述偽柵氧化層110b(如圖7所示)進(jìn)行摻氮處理，并采用氮化后退火處理(Post Nitridation Anneal，PNA)對(duì)摻氮后的偽柵氧化層進(jìn)行退火，以穩(wěn)定氮摻雜，并修復(fù)前述摻氮過程中等離子體對(duì)偽柵氧化層造成的損傷，形成偽柵氧化層110c。所述去耦等離子體氮化(DPN)工藝包括：功率為600W至1000W，氮化時(shí)間為10s至30s，壓力為10mT至30mT，氮?dú)饬髁繛?0sccm至120sccm，氦氣流量為80sccm至150sccm。所述氮化后退火工藝包括：退火溫度為950℃至1100℃，退火時(shí)間為10秒至30秒，壓力為0.4T至1.0T，氧氣流量為0.5slm至2slm。

本實(shí)施例中，在修復(fù)形成偽柵氧化層110c之后，需要在第一區(qū)域100a核心區(qū)及第二區(qū)域100b輸入輸出區(qū)的開口160內(nèi)分別形成柵極結(jié)構(gòu)，包括形成柵極層和柵介質(zhì)層。

需要說明的是，由于核心區(qū)與輸入輸出區(qū)的柵介質(zhì)層與襯底100之間需要具有不同厚度和密度的柵氧化層，而所述第一區(qū)域100a核心區(qū)的偽柵氧化層110b(如圖7所示)的厚度和密度不適于形成第一區(qū)域100a的晶體管，因此在形成所述柵極結(jié)構(gòu)之前，還包括去除第一區(qū)域100a核心區(qū)的偽柵氧化層110b(如圖7所示)，并后續(xù)在第一區(qū)域100a的開口160底部的襯底100表面通過氧化工藝或沉積工藝形成厚度及密度適于第一區(qū)域100a晶體管的界面層(Interface Layer,IL)，再在所述界面層(IL)表面形成柵介質(zhì)層。

參考圖9，在所述第二介質(zhì)層152表面、開口160(如圖8所示)內(nèi)形成第二掩模材料膜170。所述第二掩模材料膜170用于形成第二掩模層，所述第二掩膜層用于作為后續(xù)刻蝕去除第一區(qū)域100a核心區(qū)的偽柵氧化層110c的掩模。

在本實(shí)施例中，所述第二掩模材料膜170的材料為有機(jī)材料；所述第二掩模材料膜170的形成步驟包括：在所述第二介質(zhì)層152表面、開口160內(nèi)涂布初始材料膜，所述初始材料膜填充滿所述開口160；平坦化所述初始材料膜，形成第二掩模材料膜170。所述平坦化工藝為化學(xué)機(jī)械拋光工藝或各向異性的干法刻蝕工藝。

所述有機(jī)材料包括深紫外光吸收氧化(DUO，Deep UV Light Absorbing Oxide)材料，所述深紫外光吸收氧化是一種硅氧烷聚合體材料，包括CH₃-SiO_X、Si-OH或SiOH₃等。在其它實(shí)施例中，所述第二掩模材料膜170的材料還能夠?yàn)榈?、氮氧化硅或無定形碳。所述有機(jī)材料具有流動(dòng)性，通過涂布工藝能夠使初始材料膜充分填充于開口160內(nèi)，而且能夠使初始材料膜的表面趨于平坦。

參考圖10，去除第一區(qū)域100a的開口160內(nèi)的第二掩模材料膜170(如圖9所示)，直至暴露出第一區(qū)域100a的偽柵氧化層110c，形成位于第二區(qū)域100b的第二介質(zhì)層152表面和第二區(qū)域100b的開口160(如圖8所示)內(nèi)的第二掩模層170a。

所述第二掩模層170a用于作為后續(xù)去除第一區(qū)域100a的偽柵氧化層110c的掩模。在本實(shí)施例中，所述第二掩模層170a不僅暴露出第一區(qū)域100a的開口160，還暴露出第一區(qū)域100a的第二介質(zhì)層152表面。

去除第一區(qū)域100a的開口160內(nèi)的第二掩模材料膜170的步驟包括：在所述第二掩模材料膜170表面形成圖形化層171，所述圖形化層171暴露出與第一區(qū)域100a的開口160位置對(duì)應(yīng)的區(qū)域；以所述圖形化層171為掩模，刻蝕去除第一區(qū)域100a的第二掩模材料膜170(如圖9所示)，暴露出第一區(qū)域100a的開口160及偽柵氧化層110c，形成第二掩模層170a。

在本實(shí)施例中，所述圖形化層171為圖形化的光刻膠層。所述圖形化層 171的形成步驟包括：在所述掩模材料膜170表面涂布光刻膠膜；對(duì)所述光刻膠膜進(jìn)行曝光顯影工藝以圖形化，形成圖形化層171。在本實(shí)施例中，所述掩模材料膜170的材料為不透光的有機(jī)材料，所述第二掩模材料膜170還能夠作為所述曝光顯影工藝的抗反射層。

刻蝕所述第二掩模材料膜170的工藝為干法刻蝕工藝；所述干法刻蝕工藝為各向異性的刻蝕工藝或各向同性的刻蝕工藝；所述干法刻蝕工藝的參數(shù)包括：刻蝕氣體包括碳氟氣體和載氣，所述碳氟氣體包括CF₄、CHF₃、CH₃F中的一種或多種，所述載氣包括Ar、N₂、H₂中的一種或多種，氣體流量為15sccm至150sccm，偏置電壓為80V至200V，偏置功率為200W至500W。

參考圖11，以所述第二掩模層170a為掩模，刻蝕所述第一區(qū)域100a的開口160底部的偽柵氧化層110c，暴露出第一區(qū)域100a的開口160底部的襯底100表面。所述第一區(qū)域100a的開口160用于形成核心區(qū)晶體管的柵介質(zhì)層和柵極層。

刻蝕所述第一區(qū)域100a的偽柵氧化層110c的工藝為濕法刻蝕工藝或干法刻蝕工藝；所述干法刻蝕工藝為各向異性的刻蝕工藝或各向同性的刻蝕工藝。本實(shí)施例中采用濕法刻蝕工藝去除所述第一區(qū)域100a的開口160所暴露出的位于鰭部102的部分側(cè)壁和頂部表面的偽柵氧化層110c,所述濕法刻蝕工藝采用的刻蝕劑為HF溶液，其中H₂O與HF的體積比為200:1至1000:1。

去除所述第一區(qū)域100a的開口160內(nèi)的偽柵氧化層110c之后，需要在第一區(qū)域100a的開口160底部的襯底100表面形成厚度及密度適于第一區(qū)域100a晶體管的界面層，再在所述界面層表面形成第一區(qū)域100a的柵介質(zhì)層。

參考圖12，去除所述圖形化層171及第二掩模層170a(如圖11所示)，暴露出第二區(qū)域100b的開口160；在第一區(qū)域100a的開口160底部暴露出的襯底100表面形成界面層180。

去除所述圖形化層171及第二掩模層170a的方法包括采用濕法刻蝕工藝或干法刻蝕工藝。在本實(shí)施例中，采用灰化(ash)工藝去除所述圖形化層171及第二掩模層170a；所述灰化工藝的氣體為含氧氣體，所述含氧氣體包括氧氣、臭氧中的一種或兩種。

所述界面層180的材料為氧化硅，所述界面層180的形成工藝為熱氧化工藝。由于采用的是熱氧化工藝，在形成所述界面層180的過程中，所述第二區(qū)域100b的偽柵氧化層110c的厚度也會(huì)相應(yīng)增加。所述界面層180的物理厚度和電學(xué)厚度均小于第二區(qū)域100b的偽柵氧化層110c。

參考圖13，在所述開口160內(nèi)形成柵極結(jié)構(gòu)190，所述柵極結(jié)構(gòu)190包括柵介質(zhì)層191和柵極層192。本實(shí)施例中，所述柵極結(jié)構(gòu)還包括:在形成所述柵極層192之前，形成隔離層193，所述隔離層193形成于所述柵介質(zhì)層191表面，用于隔離柵介質(zhì)層191與柵極層192。

在所述開口160內(nèi)形成柵極結(jié)構(gòu)190的步驟包括：在所述第二介質(zhì)層152表面、開口160的側(cè)壁表面、界面層180以及偽柵氧化層110c的表面形成柵介質(zhì)層191；在所述柵介質(zhì)層191表面形成蓋帽層193；在所述蓋帽層193表面形成填充滿所述開口160的柵極層192；對(duì)所述柵極層192進(jìn)行平坦化處理，直至暴露出所述第二介質(zhì)層152表面為止，形成柵極結(jié)構(gòu)190。所述平坦化所述柵極層192以形成所述柵極結(jié)構(gòu)190的工藝可以為化學(xué)機(jī)械拋光工藝。

在本實(shí)施例中，第一區(qū)域100a和第二區(qū)域100b的柵介質(zhì)層191能夠同時(shí)形成。

所述柵介質(zhì)層191的材料為高K介質(zhì)材料(介電系數(shù)大于3.9)；所述高K介質(zhì)材料包括氧化鉿、氧化鋯、氧化鉿硅、氧化鑭、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦或氧化鋁。

在一實(shí)施例中，所述柵極層192的材料為銅、鎢、鋁、金或銀。在本實(shí)施例中，所述柵極層192還包括位于隔離層193表面的功函數(shù)層、位于功函數(shù)層表面的停止層、以及位于停止層表面的金屬柵；所述功函數(shù)層、停止層和金屬柵的材料為金屬或金屬化合物。

綜上，本發(fā)明實(shí)施例在去除偽柵極，在介質(zhì)層內(nèi)形成開口之后，通過對(duì)開口底部暴露出的偽柵氧化層進(jìn)行修復(fù)，來減小形成偽柵極過程中，對(duì)輸入輸出區(qū)的偽柵氧化層造成的損傷，有效地避免了現(xiàn)有技術(shù)中，在刻蝕形成偽柵極之后，直接對(duì)偽柵氧化層進(jìn)行氧化修復(fù)時(shí)，所導(dǎo)致的柵極結(jié)構(gòu)邊緣(margin)與源漏區(qū)之間的距離減小，進(jìn)而引發(fā)的源漏區(qū)的插塞(contact)與 柵極(gate)之間發(fā)生短路的問題，提高了所形成的晶體管的性能及可靠性。

此外，在本發(fā)明實(shí)施例的可選方案中，在去除偽柵極之后，依次采用快速熱氧化工藝對(duì)偽柵氧化層進(jìn)行氧化；利用去耦等離子體氮化工藝對(duì)所述偽柵氧化層進(jìn)行摻氮處理；并用氮化后退火工藝對(duì)摻氮后的偽柵氧化層進(jìn)行退火，以便修復(fù)受損的偽柵氧化層、提高偽柵氧化層的介電常數(shù)、降低偽柵氧化層的等效氧化層厚度(equivalent oxide thickness，EOT)、增加?xùn)艠O電容和抑制漏電流。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。