本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

嵌入式鍺硅(Embedded SiGe，E-SiGe)工藝被廣泛應(yīng)用于先進(jìn)的CMOS工藝技術(shù)以在溝道區(qū)增加額外的壓應(yīng)力，因此顯著提升PMOS的性能。然而E-SiGe工藝面臨諸多挑戰(zhàn)，包括單元處理過(guò)程(高Ge百分比含量，缺陷控制等)和集成問(wèn)題(應(yīng)力接近、嵌入式SiGe形狀、熱兼容性等)

∑型SiGe源/漏通常被用于產(chǎn)生額外的壓應(yīng)力到溝道以提高空穴遷移率。如圖1A所示，在SiGe層101的頂部形成Si覆蓋層102以保護(hù)SiGe 101層免于受到損傷。在之后的工藝過(guò)程期間，Si覆蓋層102損失過(guò)多以至于不能很好的保護(hù)SiGe層101，如圖1C所示。如圖1B所示，NMOS器件區(qū)間隙壁氮化硅(SiN)103刻蝕工藝期間干法刻蝕和灰化步驟是造成Si覆蓋層102損失的主要原因，而在該步驟期間PMOS區(qū)域的Si源區(qū)和漏區(qū)暴露，干法刻蝕時(shí)產(chǎn)生的等離子體使得Si覆蓋層102受到損傷和氧化。

因此，為解決上述技術(shù)問(wèn)題，有必要提出一種新的半導(dǎo)體器件的制造方法。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法， 包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域，并在所述PMOS區(qū)域和NMOS區(qū)域的所述半導(dǎo)體襯底上形成有若干柵極結(jié)構(gòu)；

沉積間隙壁材料層覆蓋所述柵極結(jié)構(gòu)以及所述半導(dǎo)體襯底的表面；

形成第一光阻層覆蓋所述PMOS區(qū)域暴露所述NMOS區(qū)域；

刻蝕暴露的部分所述間隙壁材料層，以形成位于所述NMOS區(qū)域內(nèi)的所述柵極結(jié)構(gòu)側(cè)壁上的第一間隙壁；

去除所述第一光阻層；

沉積犧牲材料層覆蓋剩余的所述間隙壁材料層的表面、所述第一間隙壁的表面以及所述半導(dǎo)體襯底暴露的表面；

形成第二光阻層覆蓋所述NMOS區(qū)域暴露所述PMOS區(qū)域，依次刻蝕暴露的所述犧牲材料層和所述間隙壁材料層，以形成位于所述PMOS區(qū)域中的所述柵極結(jié)構(gòu)側(cè)壁上的第二間隙壁；

去除所述第二光阻層，在所述PMOS區(qū)域內(nèi)的所述半導(dǎo)體襯底的源/漏區(qū)域形成應(yīng)力層，在所述應(yīng)力層上形成覆蓋層；

去除剩余的所述犧牲材料層、所述第一間隙壁和所述第二間隙壁。

進(jìn)一步地，所述柵極結(jié)構(gòu)包括自下而上的柵極介電層和柵極層。

進(jìn)一步地，所述間隙壁材料層包括氮化物層和氧化物層。

進(jìn)一步地，所述氮化物層位于所述氧化物層的上方。

進(jìn)一步地，所述氮化物層為氮化硅，所述氧化物層為氧化硅。

進(jìn)一步地，所述氮化物層和所述氧化物層的沉積方法選自高溫爐管、化學(xué)氣相沉積、物理氣相沉積或原子層沉積中的一種。

進(jìn)一步地，所述氮化物層的沉積溫度范圍為100℃至600℃。

進(jìn)一步地，所述氧化物層的厚度范圍為10至50埃，所述氮化物層的厚度范圍為50至200埃。

進(jìn)一步地，所述犧牲材料層與所述間隙壁材料層的外層材料具有相同的材質(zhì)。

進(jìn)一步地，在刻蝕暴露的部分所述間隙壁材料層的步驟中，采用 干法刻蝕法刻蝕部分所述氮化物層停止于所述氧化物層，再采用濕法刻蝕法刻蝕部分所述氧化物層。

進(jìn)一步地，所述濕法刻蝕采用稀釋的氫氟酸作為腐蝕液，所述氫氟酸的摩爾濃度范圍為0.01％至1％。

進(jìn)一步地，采用濕法刻蝕的方法去除剩余的所述犧牲材料層、所述第一間隙壁和所述第二間隙壁。

進(jìn)一步地，采用磷酸作為腐蝕液去除剩余的所述犧牲材料層、所述第一間隙壁和所述第二間隙壁，其中，反應(yīng)溫度范圍為100℃至200℃。

進(jìn)一步地，在沉積所述間隙壁材料層之前，在所述柵極結(jié)構(gòu)的側(cè)壁上還形成有偏移側(cè)墻以及在所述柵極結(jié)構(gòu)的頂面上形成有柵極硬掩蔽層。

進(jìn)一步地，所述應(yīng)力層的材料包括鍺硅。

進(jìn)一步地，所述覆蓋層為硅層。

進(jìn)一步地，所述犧牲材料層的沉積溫度范圍為100℃至600℃，所述犧牲材料層的厚度范圍為50至200埃。

根據(jù)本發(fā)明的制造方法，可有效避免產(chǎn)生現(xiàn)有技術(shù)中干法刻蝕工藝時(shí)造成的覆蓋層損失過(guò)多以至于不能很好的保護(hù)SiGe層的問(wèn)題，進(jìn)而使得SiGe層可以很好的給溝道施加壓應(yīng)力來(lái)提高載流子遷移率，最終提高了器件的良率和性能。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1A-圖1C示出了現(xiàn)有的一種半導(dǎo)體器件的制造方法的相關(guān)步驟所獲得器件的剖視圖；

圖2A-2H示出了本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法依次實(shí)施所獲得器件的剖視圖；

圖3為本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法的流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā) 明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來(lái)描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過(guò)注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過(guò)的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

下面，參考圖2A-2H以及圖3對(duì)本發(fā)明一具體實(shí)施例的半導(dǎo)體器件的制造方法做詳細(xì)描述。其中，圖2A-2H示出了本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法依次實(shí)施所獲得器件的剖視圖；圖3為本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法的流程圖。

作為示例，本實(shí)施例中的半導(dǎo)體器件的制造方法，具體包括如下步驟：

首先，執(zhí)行步驟S301，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域，并在所述PMOS區(qū)域和NMOS區(qū)域的所述半導(dǎo)體襯底上形成有若干柵極結(jié)構(gòu)。

具體地，如圖2A所示，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上 層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底200中形成有隔離結(jié)構(gòu)201，隔離結(jié)構(gòu)201為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，作為示例，在所述半導(dǎo)體襯底中形成有淺溝槽隔離(STI)，所述淺溝槽隔離將半導(dǎo)體襯底分為NMOS區(qū)域和PMOS區(qū)域。半導(dǎo)體襯底200中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。

所述半導(dǎo)體襯底200包括PMOS區(qū)域和NMOS區(qū)域，其對(duì)應(yīng)可制作PMOS器件和NMOS器件。

在所述PMOS區(qū)域和NMOS區(qū)域的所述半導(dǎo)體襯底200上形成有若干柵極結(jié)構(gòu)。作為示例，柵極結(jié)構(gòu)包括自下而上依次層疊的柵極介電層2021和柵極層2022。示例性地，所述柵極介電層2021可以是氧化硅(SiO2)或氮氧化硅(SiON)。在一實(shí)施例中，柵極層2022由多晶硅材料組成，一般也可使用金屬、金屬氮化物、金屬硅化物或類似化合物作為柵極層的材料。柵極介電層2021以及柵極層的形成方法包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。

作為示例，在柵極結(jié)構(gòu)的側(cè)壁上還形成有偏移側(cè)墻2024(offset spacer)。所述偏移側(cè)墻2024的材料例如是氮化硅、氧化硅或者氮氧化硅等絕緣材料。進(jìn)一步地，在柵極結(jié)構(gòu)的頂面上還可形成有柵極硬掩蔽層2023，柵極硬掩蔽層2023的材料可以是氮化硅、氧化硅或者氮氧化硅等，其還可以具有與偏移側(cè)墻2024相同的材料。

接下來(lái)，執(zhí)行步驟S302，沉積間隙壁材料層覆蓋所述柵極結(jié)構(gòu)以及所述半導(dǎo)體襯底的表面。

如圖2A所示，本實(shí)施例中，間隙壁材料層覆蓋柵極結(jié)構(gòu)上的柵極硬掩蔽層2023以及偏移側(cè)墻2024和暴露的半導(dǎo)體襯底200的表面。

間隙壁材料層可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構(gòu)成。作為本實(shí)施例的一個(gè)較佳地實(shí)施方式，所述間隙壁材料層為氧化硅2031、氮化硅2032共同組成，其中，氮化硅2032位于氧化硅2031的上方?？刹捎帽绢I(lǐng)域技術(shù)人員熟知的任何方法沉積形成氧化硅2031和氮化硅2032，例如高溫爐管(furnace)、化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD)，其中，對(duì)于形成氧化硅2031，高溫爐管為高溫爐管氧化，而對(duì)于形成氮化硅2032，高溫爐管為高溫爐管氮化。

本實(shí)施例中，氧化硅2031的沉積溫度范圍可以為100℃至600℃，氧化硅2031的厚度范圍為10至50埃。

作為示例，氮化硅2032的沉積溫度范圍可以為100℃至600℃，氮化硅2032的厚度范圍為50至200埃。

接下來(lái)，執(zhí)行步驟S303，形成第一光阻層覆蓋所述PMOS區(qū)域暴露所述NMOS區(qū)域。

如圖2B所示，形成第一光阻層2041覆蓋所述PMOS區(qū)域暴露所述NMOS區(qū)域。形成第一光阻層2041的方法，可以包括涂膠、曝光、顯影等步驟。

接下來(lái)，執(zhí)行步驟S304，刻蝕暴露的部分所述間隙壁材料層，以形成位于所述NMOS區(qū)域內(nèi)的所述柵極結(jié)構(gòu)側(cè)壁上的第一間隙壁。

如圖2C所示，作為示例，當(dāng)所述間隙壁材料層包括依次層疊的氧化硅2031和氮化硅2032時(shí)，可先采用干法刻蝕法刻蝕部分所述氮化硅2032停止于氧化硅2031，再采用濕法刻蝕法刻蝕部分氧化硅2031。其中，干法刻蝕為各向異性刻蝕。干法刻蝕工藝，例如反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合。可以使用單一的刻蝕方法，或者也可以使用多于一個(gè)的刻蝕方法。

在一個(gè)示例中，采用稀釋的氫氟酸作為腐蝕液，濕法刻蝕氧化硅2031，所述氫氟酸的摩爾濃度范圍為0.01％至1％。

在本實(shí)施例中，經(jīng)過(guò)本步驟的刻蝕形成位于所述NMOS區(qū)域內(nèi)的所述柵極結(jié)構(gòu)側(cè)壁上的第一間隙壁203a，而同時(shí)將位于NMOS區(qū) 域的半導(dǎo)體襯底200表面上的間隙壁材料層去除，暴露出半導(dǎo)體襯底200的部分表面。示例性地，當(dāng)半導(dǎo)體襯底的表面上形成有柵極介電層2021時(shí)，還包括刻蝕部分柵極介電層2021暴露出半導(dǎo)體襯底200的部分表面的步驟。

接下來(lái)，執(zhí)行步驟S305，去除所述第一光阻層。

如圖2D所示，去除第一光阻層2041?？刹捎帽绢I(lǐng)域技術(shù)人員技術(shù)人員熟知的任何方法去除該第一光阻層，例如，灰化的方法等。

接下來(lái)，執(zhí)行步驟S306，沉積犧牲材料層覆蓋剩余的所述間隙壁材料層的表面、所述第一間隙壁的表面以及所述半導(dǎo)體襯底暴露的表面。

如圖2E所示，沉積犧牲材料層205覆蓋剩余的所述間隙壁材料層的表面、所述第一間隙壁203a的表面以及所述半導(dǎo)體襯底200暴露的表面。沉積犧牲材料層205的材料例如是氮化硅、氧化硅或者氮氧化硅等絕緣材料。較佳地，該犧牲材料層205與所述間隙壁材料層的外層材料具有相同的材質(zhì)，例如，間隙壁材料層包括依次層疊的氧化硅2031和氮化硅2032時(shí)，則犧牲材料層205的材料可以為氮化硅?？刹捎帽绢I(lǐng)域技術(shù)人員熟知的任何方法沉積形成犧牲材料層205，例如高溫爐管(furnace)、化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD)，犧牲材料層205的沉積溫度范圍可以為100℃至600℃，犧牲材料層205的厚度范圍為50至200埃。

接下來(lái)，執(zhí)行步驟S307，形成第二光阻層覆蓋所述NMOS區(qū)域暴露所述PMOS區(qū)域，依次刻蝕暴露的所述犧牲材料層和所述間隙壁材料層，以形成位于所述PMOS區(qū)域中的所述柵極結(jié)構(gòu)側(cè)壁上的第二間隙壁。

如圖2F所示，形成第二光阻層2042覆蓋所述NMOS區(qū)域暴露所述PMOS區(qū)域，依次刻蝕暴露的所述犧牲材料層205和所述間隙壁材料層，以形成位于所述PMOS區(qū)域中的所述柵極結(jié)構(gòu)側(cè)壁上的第二間隙壁203b。

作為示例，形成第二光阻層2042的方法，可以包括涂膠、曝光、顯影等步驟。

作為示例，當(dāng)所述間隙壁材料層包括依次層疊的氧化硅2031和氮化硅2032時(shí)，可先采用干法刻蝕法刻蝕部分所述氮化硅2032停止于氧化硅2031，再采用濕法刻蝕法刻蝕部分氧化硅2031。其中，干法刻蝕為各向異性刻蝕。干法刻蝕工藝，例如反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個(gè)的刻蝕方法。

在一個(gè)示例中，采用稀釋的氫氟酸作為腐蝕液，濕法刻蝕氧化硅2031，所述氫氟酸的摩爾濃度范圍為0.01％至1％。

在本實(shí)施例中，經(jīng)過(guò)本步驟的刻蝕形成位于所述PMOS區(qū)域內(nèi)的所述柵極結(jié)構(gòu)側(cè)壁上的第一間隙壁203b，而同時(shí)將位于PMOS區(qū)域的半導(dǎo)體襯底200表面上的間隙壁材料層去除，暴露出半導(dǎo)體襯底200的部分表面。示例性地，當(dāng)半導(dǎo)體襯底的表面上形成有柵極介電層2021時(shí)，還包括刻蝕部分柵極介電層2021暴露出半導(dǎo)體襯底200的部分表面的步驟。

接著，執(zhí)行步驟S308，去除所述第二光阻層，在所述PMOS區(qū)域內(nèi)的所述半導(dǎo)體襯底的源/漏區(qū)域形成應(yīng)力層，在所述鍺硅應(yīng)力層上形成覆蓋層。

作為示例，如圖2G所示，去除所述第二光阻層2042，在所述PMOS區(qū)域內(nèi)的所述半導(dǎo)體襯底200的源/漏區(qū)域形成應(yīng)力層206，在所述應(yīng)力層206上形成覆蓋層207。

示例性地，可采用例如灰化法或者剝離法等方法去除第二光阻層2042。所述應(yīng)力層206可以選用任何具有壓應(yīng)力的材料，其中，較佳地，所述應(yīng)力層206的材料包括鍺硅。鍺硅(SiGe)可以通過(guò)給溝道施加壓應(yīng)力來(lái)提高載流子遷移率。

在一個(gè)示例中，形成鍺硅應(yīng)力層206的工藝包括：在PMOS區(qū)域的半導(dǎo)體襯底中的源/漏區(qū)域形成凹槽，該凹槽的形成較佳地為Σ型，之后采用選擇性外延生長(zhǎng)工藝在凹槽中形成嵌入式鍺硅應(yīng)力層206。所述選擇性外延生長(zhǎng)工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、超高真空化學(xué) 氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。在本實(shí)施例中，所述選擇性外延生長(zhǎng)工藝可以在低溫下實(shí)施，所述低溫的范圍為500-850℃。

形成鍺硅應(yīng)力層206之后，在鍺硅應(yīng)力層206上形成覆蓋層207，所述覆蓋層207為一硅層或者一具有低鍺含量的鍺硅層。

接著，執(zhí)行步驟S309，去除剩余的所述犧牲材料層、所述第一間隙壁和所述第二間隙壁。

如圖2H所示，去除剩余的犧牲材料層205、第一間隙壁203a和第二間隙壁203b。

作為示例，采用濕法刻蝕的方法去除剩余的所述犧牲材料層205、所述第一間隙壁203a和所述第二間隙壁203b。在犧牲材料層205、所述第一間隙壁203a和所述第二間隙壁203b的材料包括氮化硅時(shí)，可采用磷酸作為腐蝕液去除，其中，反應(yīng)溫度范圍為100℃至200℃。

在一個(gè)示例中，本步驟中，還包括去除柵極硬掩蔽層2023的步驟。

至此完成了本發(fā)明實(shí)施例中的關(guān)鍵步驟的介紹，其中，對(duì)于形成完整的器件，還包括其他中間步驟例如進(jìn)行離子注入形成源極和漏極或者之后的工藝步驟等，在此均不再贅述。

綜上所述，根據(jù)本發(fā)明的制造方法，可有效避免現(xiàn)有技術(shù)中干法刻蝕工藝時(shí)造成的覆蓋層損失過(guò)多以至于不能很好的保護(hù)SiGe層的問(wèn)題的產(chǎn)生，進(jìn)而使得SiGe層可以很好的給溝道施加壓應(yīng)力來(lái)提高載流子遷移率，最終提高了器件的良率和性能。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。