本申請要求共同擁有的于2014年7月16日提交的題為“NON-VOLATILE ONE-TIME PROGRAMMABLE MEMORY DEVICE(非易失性一次性可編程存儲器器件)”的美國臨時(shí)專利申請?zhí)?2/025,138、以及于2014年9月24日提交的美國非臨時(shí)專利申請?zhí)?4/495,507的優(yōu)先權(quán)，這兩個(gè)申請的內(nèi)容通過援引全部明確納入于此。

Ⅱ.領(lǐng)域

本公開一般涉及非易失性一次性可編程存儲器器件。

Ⅲ.相關(guān)技術(shù)描述

技術(shù)進(jìn)步已產(chǎn)生越來越小且越來越強(qiáng)大的計(jì)算設(shè)備。例如，當(dāng)前存在各種各樣的便攜式個(gè)人計(jì)算設(shè)備，包括較小、輕量且易于由用戶攜帶的無線電話，諸如移動和智能電話、平板以及膝上型計(jì)算機(jī)。這些設(shè)備可在無線網(wǎng)絡(luò)上傳達(dá)語音和數(shù)據(jù)分組。另外，許多此類設(shè)備納入附加功能性，諸如數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、數(shù)字記錄器以及音頻文件播放器。同樣，此類設(shè)備可以處理可執(zhí)行指令，包括可被用于訪問因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。如此，這些設(shè)備可包括顯著的計(jì)算能力。

無線電話和其他電子設(shè)備可包括存儲器器件以存儲信息。常規(guī)存儲器器件可包括易失性存儲器器件(例如，只要電壓被施加到存儲器器件就存儲數(shù)據(jù)的存儲器器件)和非易失性存儲器器件(例如，無論電壓是否被施加到存儲器器件均存儲數(shù)據(jù)的存儲器器件)。例如，金屬氧化物半導(dǎo)體(MOS)晶體管可被用在無線電話中作為易失性存儲器器件。然而，常規(guī)MOS晶體管無法在非易失性狀態(tài)中存儲數(shù)據(jù)。

Ⅳ.概述

公開了用于在一次性可編程(OTP)存儲器器件中存儲非易失性可編程狀態(tài)的技術(shù)和方法。OTP存儲器器件可以包括金屬柵極和高介電常數(shù)(k)氧化層(例如，二氧化鉿)或多晶硅柵極和二氧化硅層。該OTP存儲器器件的閾值電壓可與電荷陷阱、鐵電場的取向、或可導(dǎo)致金屬柵極費(fèi)米能級再釘扎的界面缺陷生成等等相關(guān)。當(dāng)二氧化鉿與二氧化硅接觸時(shí)，可以生成鐵電場和偶極子。為了解說，n型OTP器件(例如，n型金屬氧化物半導(dǎo)體(NMOS)晶體管)的閾值電壓可基于鐵電場的取向來改變。例如，n型OTP存儲器器件的閾值電壓可在鐵電場具有“向下”取向時(shí)增大，并且n型OTP存儲器器件的閾值電壓可在鐵電場具有“向上”取向時(shí)減小?！跋蛳隆被颉跋蛏稀鼻袚Q可以一次性地發(fā)生。P型OTP器件(例如，p溝道金屬氧化物半導(dǎo)體(PMOS)晶體管)的鐵電場的取向可對閾值電壓具有反向的影響。例如，p型OTP器件的閾值電壓可在鐵電場具有向上取向時(shí)增大，并且p型OTP存儲器器件的閾值電壓可在鐵電場具有向下取向時(shí)減小。然而，基于PMOS OTP器件的I-V曲線，PMOS OTP切換可以不基于鐵電界面偶極子切換，而是可與電荷陷阱或?qū)е沦M(fèi)米能級再釘扎的界面缺陷生成或其他機(jī)制相關(guān)。

改變OTP存儲器器件的閾值電壓，并且由此改變OTP存儲器器件的平帶電壓、功函數(shù)、費(fèi)米能級、或電介質(zhì)中的電荷陷阱可使OTP存儲器器件以不同的模式操作。例如，OTP存儲器器件可在OTP未被編程為增大具有第一取向(對應(yīng)于具有向下取向的鐵電偶極子)的閾值電壓(Vt)時(shí)以原始閾值電壓模式操作，并且該OTP存儲器器件可在平帶電壓增大、電荷陷阱改變或功函數(shù)改變以增大具有第二取向(對應(yīng)于具有向上取向的鐵電偶極子或電荷陷阱或功函數(shù)改變等)的閾值電壓時(shí)以已編程模式操作。在已編程模式中，OTP存儲器器件可對應(yīng)于特定非易失性可編程狀態(tài)。與原始狀態(tài)相比，可針對非易失性可編程狀態(tài)感測OTP存儲器器件。例如，可從漏極電流或源極電流感測(例如，讀取)OTP器件以確定OTP器件是否已編程。

一種可用于改變鐵電場(并且由此改變閾值電壓)的技術(shù)可以包括切換二氧化鉿與二氧化硅之間的偶極子(例如，電偶極子)取向；然而，該偶極子不能切換回到先前取向。例如，二氧化硅可被耦合在二氧化鉿與OTP存儲器器件的溝道之間。偶極子的取向(例如，方向)可與鐵電場的取向相反。另外，對柵極介電層的注入電荷可以改變鐵電場、或者用于釘扎金屬柵極費(fèi)米能級的界面缺陷可以改變鐵電場，這可以將閾值電壓改變成表示已編程狀態(tài)。

二氧化鉿與二氧化硅之間的偶極子的取向可基于提供給金屬柵極的電壓來切換。為了解說關(guān)于n溝道金屬氧化物半導(dǎo)體(NMOS)配置，增大施加到柵極的電壓可將偶極子取向改變?yōu)椤跋蛏稀比∠?，而增大施加到柵極的正電壓不能將偶極子取向改變?yōu)椤跋蛳隆比∠?。為了解說關(guān)于p溝道金屬氧化物半導(dǎo)體(PMOS)配置，增大施加到柵極的負(fù)電壓可將偶極子取向改變?yōu)橄蛳氯∠颍龃笫┘拥綎艠O的正電壓不能將偶極子取向改變?yōu)橄蛏先∠?。另一OTP編程技術(shù)可包括將電荷注入到二氧化鉿(HfO₂)層中并且在二氧化鉿(HfO₂)層中捕獲電荷。增加界面缺陷也可導(dǎo)致金屬柵極費(fèi)米能級釘扎使功函數(shù)移位等。

在NMOS配置中，偶極子具有向下取向(例如，鐵電場具有向上取向)可以減小OTP存儲器器件的閾值電壓以使得OTP存儲器器件具有第一非易失性可編程狀態(tài)(例如，邏輯“0”狀態(tài))，而偶極子具有向上取向(例如，鐵電場具有向下取向)可以增大OTP存儲器器件的閾值電壓以使得OTP存儲器器件具有第二非易失性可編程狀態(tài)(例如，邏輯“1”狀態(tài))。在PMOS配置中，偶極子具有向上取向(例如，鐵電場具有向下取向)可以減小OTP存儲器器件的閾值電壓以使得OTP存儲器器件具有第一非易失性可編程狀態(tài)，而偶極子具有向下取向(例如，鐵電場具有向上取向)可以增大OTP存儲器器件的閾值電壓以使得OTP存儲器器件具有第二非易失性可編程狀態(tài)。如果閾值電壓編程或移位是因OTP器件的HfO₂/SiO₂界面偶極子引起的，則PMOS OTP可具有非常強(qiáng)的偶極子。

如果PMOS OTP編程技術(shù)涉及介電膜內(nèi)的電荷捕獲，則因熱空穴注入和柵極介電膜內(nèi)的陷阱而使閾值電壓移位是可能的。然而，熱載流子注入(“HCI注入”)將因固定的柵極和漏極電壓的高溫而被減少。PMOS OTP可在高溫下易于編程。例如，F(xiàn)owler-Nordheim隧穿電流在低溫條件期間可能是微弱的(例如，較小)；而高溫可以產(chǎn)出較高的Fowler-Nordheim隧穿電流。Fowler-Nordheim隧穿還可以用比HCI注入編程電壓更高的柵極電壓來使PMOS閾值電壓移位。因此Fowler-Nordheim隧穿可以與PMOS OTP編程的測試結(jié)果相關(guān)。當(dāng)柵極電流超過某個(gè)電平時(shí)，PMOS OTP編程可以開始并且閾值電壓均被移位，無論HCI注入或Fowler-Nordheim隧穿技術(shù)如何。較高柵極電流可在界面(例如，HfO₂/金屬柵極界面、Si/SiO₂界面、或SiO₂/HfO₂界面)處生成電荷或者可在電介質(zhì)中生成陷阱電荷。因?yàn)樵谲洆舸┲癙MOS OTP器件具有“相當(dāng)大的”閾值電壓移位而NMOS器件不具有相當(dāng)大的閾值電壓移位，所以PMOS OTP編程技術(shù)可在編程之后在HfO₂/TiN金屬功函數(shù)界面處生成缺陷并引發(fā)P金屬柵極費(fèi)米能級再釘扎。費(fèi)米能級釘扎可以增大平帶電壓和閾值電壓。

在特定方面，一種裝置包括金屬柵極、基板材料、以及該金屬柵極與該基板材料之間的氧化層。該氧化層包括接觸金屬柵極的二氧化鉿層以及接觸基板材料并接觸該二氧化鉿層的二氧化硅層。該金屬柵極、基板材料、以及氧化層被包括在一次性可編程(OTP)存儲器器件中。該OTP存儲器器件包括晶體管。該OTP存儲器器件的非易失性狀態(tài)基于該OTP存儲器器件的閾值電壓移位。

在另一特定方面，一種方法包括執(zhí)行寫操作以將一次性可編程(OTP)存儲器器件編程為非易失性狀態(tài)。該非易失性狀態(tài)基于OTP存儲器器件的閾值電壓移位，且該OTP存儲器器件包括晶體管，該晶體管包括金屬柵極、基板材料以及該金屬柵極與該基板材料之間的氧化層。該氧化層包括接觸金屬柵極的二氧化鉿層以及接觸基板材料并接觸該二氧化鉿層的二氧化硅層。該方法還包括執(zhí)行讀操作以讀取OTP存儲器器件處的非易失性狀態(tài)。

在另一特定方面，一種非瞬態(tài)計(jì)算機(jī)可讀介質(zhì)包括指令，這些指令在由處理器執(zhí)行時(shí)使該處理器執(zhí)行寫操作以將一次性可編程(OTP)存儲器器件編程為非易失性狀態(tài)。該非易失性狀態(tài)基于OTP存儲器器件的閾值電壓移位，且該OTP存儲器器件包括晶體管，該晶體管包括金屬柵極、基板材料以及該金屬柵極與該基板材料之間的氧化層。該氧化層包括接觸金屬柵極的二氧化鉿層以及接觸基板材料并接觸該二氧化鉿層的二氧化硅層。這些指令還可執(zhí)行以使該處理器執(zhí)行讀操作以讀取OTP存儲器器件處的非易失性狀態(tài)。

在另一特定方面，一種裝備包括用于接收柵極電壓信號的裝置。該裝備還包括基板材料以及用于將基板材料與用于接收柵極電壓信號的裝置隔離的裝置。該用于隔離的裝置包括接觸用于接收柵極電壓信號的裝置的二氧化鉿層

以及接觸基板材料并且接觸二氧化鉿層的二氧化硅層。該用于接收柵極電壓信號的裝置、基板材料、以及用于隔離的裝置被包括在一次性可編程(OTP)存儲器器件中。該OTP存儲器器件包括晶體管。該OTP存儲器器件的非易失性狀態(tài)基于該OTP存儲器器件的閾值電壓移位。

在另一特定方面，一種方法包括接收表示半導(dǎo)體器件的至少一個(gè)物理屬性的設(shè)計(jì)信息。該半導(dǎo)體器件包括金屬柵極、基板材料、以及該金屬柵極與該基板材料之間的氧化層。該氧化層包括接觸金屬柵極的二氧化鉿層以及接觸基板材料并接觸該二氧化鉿層的二氧化硅層。該金屬柵極、基板材料、以及氧化層被包括在一次性可編程(OTP)存儲器器件中。該OTP存儲器器件包括晶體管。該OTP存儲器器件的非易失性狀態(tài)基于該OTP存儲器器件的閾值電壓移位。該方法還包括轉(zhuǎn)換設(shè)計(jì)信息以遵循文件格式，以及生成包括經(jīng)轉(zhuǎn)換的設(shè)計(jì)信息的數(shù)據(jù)文件(例如，GDSII格式數(shù)據(jù)文件或GERBER格式數(shù)據(jù)文件)。

由所公開的實(shí)施例中的至少一個(gè)實(shí)施例提供的一個(gè)特定優(yōu)點(diǎn)是使用高介電常數(shù)(高K)金屬柵極(HK/MG)器件(例如，具有耦合到金屬柵極的高K電介質(zhì)界面的晶體管)作為非易失性存儲器器件的能力。HK/MG器件(例如，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件)可比其他非易失性存儲器器件更便宜地制造。本公開的其他方面、優(yōu)點(diǎn)和特征將在閱讀了整個(gè)申請后變得明了，整個(gè)申請包括以下章節(jié)：附圖簡述、詳細(xì)描述、以及權(quán)利要求書。

Ⅴ.附圖簡述

圖1A描繪了具有第一非易失性可編程狀態(tài)的一次性可編程(OTP)存儲器器件以及通過偶極子切換客體模型而具有第二非易失性可編程狀態(tài)的OTP存儲器器件的示圖；

圖1B描繪了具有第一新鮮狀態(tài)的一次性可編程(OTP)存儲器器件以及由界面缺陷生成和費(fèi)米能級再釘扎客體模型解釋的具有第二非易失性可編程狀態(tài)的OTP存儲器器件的示圖；

圖1C描繪了p型金屬氧化物半導(dǎo)體(PMOS)OTP的預(yù)編程和編程后Id對Vg曲線；

圖1D描繪了PMOS OTP的預(yù)編程和編程后Id對Vg曲線；

圖2是在單晶體管配置中對OTP存儲器器件執(zhí)行寫操作的特定解說性實(shí)施例的示圖；

圖3是對圖2的OTP存儲器器件執(zhí)行讀操作的特定解說性實(shí)施例的示圖；

圖4是在雙晶體管配置中對OTP存儲器器件執(zhí)行寫操作的特定解說性實(shí)施例的示圖；

圖5是對圖4的OTP存儲器器件執(zhí)行讀操作的特定解說性實(shí)施例的示圖；

圖6是包括圖2的OTP器件的高密度OTP存儲器陣列的特定解說性實(shí)施例的示圖；

圖7是用于對OTP存儲器器件進(jìn)行編程的方法的特定實(shí)施例的流程圖；

圖8是包括可操作以對OTP存儲器器件進(jìn)行編程的組件的無線設(shè)備的框圖；以及

圖9是用于制造包括可操作以對OTP存儲器器件進(jìn)行編程的組件的電子設(shè)備的制造過程的特定解說性實(shí)施例的數(shù)據(jù)流圖。

Ⅵ.詳細(xì)描述

參照圖1A，示出了器件的第一實(shí)施例100以及該器件的第二實(shí)施例150。在特定實(shí)施例中，該器件可以是一次性可編程(OTP)存儲器器件。例如，該器件可以是可從第一預(yù)編程狀態(tài)編程為第二非易失性可編程狀態(tài)的晶體管。第一實(shí)施例100表示處于第一預(yù)編程狀態(tài)的該器件，而第二實(shí)施例150表示處于第二非易失性可編程狀態(tài)的該器件。

該器件可包括金屬柵極102、二氧化鉿層104、二氧化硅層106、基板材料108、源極110以及漏極112。如本文所使用的，“氧化層”可對應(yīng)于二氧化鉿層104以及二氧化硅層106。在所解說的實(shí)施例中，該器件是p型器件(例如，p型金屬氧化物半導(dǎo)體(PMOS)晶體管)。例如，金屬柵極102可以是p型金屬柵極，基板材料108可包括n型阱半導(dǎo)體材料，源極110可包括p型半導(dǎo)體材料，而漏極112可包括p型半導(dǎo)體材料。在另一特定實(shí)施例中，該器件可以是n型器件(例如，n型金屬氧化物半導(dǎo)體(NMOS)晶體管)。例如，金屬柵極102可以是n型金屬柵極，基板材料108可包括p型阱半導(dǎo)體材料，源極110可包括n型半導(dǎo)體材料，而漏極112可包括n型半導(dǎo)體材料。

除非另有聲明，以下描述將對應(yīng)于其中器件是p型器件的配置。然而，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，這些技術(shù)、方法和概念也可被應(yīng)用于其中器件是n型器件的配置。

二氧化鉿層104可包括具有高介電常數(shù)(k)的材料(諸如二氧化鉿(HfO₂))。由此，該器件可以是高k金屬柵極(HK/MG)器件。該器件的非易失性可編程狀態(tài)可至少部分地基于二氧化硅柵極106與二氧化鉿層104之間的鐵電界面偶極子和鐵電場(E_de)。例如，二氧化硅層106與二氧化鉿層104之間的鐵電場(E_de)可以基于二氧化鉿層104與二氧化硅層106之間的偶極子114(例如，鐵電偶極子)。具體地，偶極子114的取向(例如，正和負(fù)電荷的位置)與鐵電場(E_de)的取向相反。偶極子114可在二氧化鉿層104與二氧化硅層106接觸時(shí)因兩個(gè)層104、106具有不同化學(xué)成分和密度而形成。

當(dāng)鐵電場(E_de)具有第一取向(例如，“向下”取向)時(shí)，器件可以具有第一預(yù)可編程狀態(tài)，如在第一實(shí)施例100中所解說的。當(dāng)鐵電場(E_de)具有第二取向(例如，“向上”取向)時(shí)，器件可以具有第二非易失性可編程狀態(tài)，如在第二實(shí)施例150中所解說的。在特定實(shí)施例中，第一預(yù)可編程狀態(tài)對應(yīng)于該器件被編程為邏輯“0”，而第二非易失性可編程狀態(tài)對應(yīng)于該器件被編程為邏輯“1”。然而，在替換實(shí)施例中，第一預(yù)可編程狀態(tài)可對應(yīng)于該器件被編程為邏輯“1”，而第二非易失性可編程狀態(tài)可對應(yīng)于該器件被編程為邏輯“0”。

參照圖1A的第一實(shí)施例100，當(dāng)偶極子114由二氧化鉿層104中的正電荷和二氧化硅層106中的負(fù)電荷的累積(例如，向上取向)來表征時(shí)，鐵電場(E_de)的取向在“向下”方向上。當(dāng)偶極子114具有向上取向時(shí)，器件的閾值電壓可以相對較低。在特定實(shí)施例中，偶極子114的向上取向(例如，相對較低的閾值電壓)可以移位(例如，減小)該器件的平帶電壓并減少溝道摻雜物(例如，增大耗盡區(qū)的大小)。由此，低閾值電壓可以使該器件表示第一預(yù)可編程狀態(tài)。

替換地，當(dāng)偶極子114由二氧化鉿層104中的負(fù)電荷和二氧化硅層106中的正電荷的累積(例如，向下取向)來表征時(shí)，鐵電場(E_de)的取向在“向上”方向上(如在第二實(shí)施例150中所解說的)。當(dāng)偶極子114具有向下取向時(shí)，器件的閾值電壓可以相對較高。在特定實(shí)施例中，偶極子114的向下取向(例如，相對較高的閾值電壓)可以增大該器件的平帶電壓并增加溝道摻雜物(例如，減小耗盡區(qū)的大小)。由此，高閾值電壓可以使該器件表示第二非易失性可編程狀態(tài)。

由此，切換偶極子114的取向可以改變該器件的閾值電壓以及該器件的非易失性可編程狀態(tài)。偶極子114的取向(以及由此非易失性可編程狀態(tài))可以基于施加到金屬柵極102的電壓、施加到源極110的電壓以及施加到漏極112的電壓。第一觸點(diǎn)116可被耦合成向金屬柵極102提供第一電壓(例如，柵極電壓)，第二觸點(diǎn)118可被耦合成向源極110提供第二電壓(例如，源極電壓)，并且第三觸點(diǎn)120可被耦合成向漏極112提供第三電壓(例如，漏極電壓)。

經(jīng)由第一觸點(diǎn)116將小于器件的負(fù)柵極擊穿電壓的第一寫電壓(例如，切換電壓)施加到金屬柵極102可將偶極子114的取向從向上取向切換到向下取向。由此，將第一寫電壓施加到金屬柵極102可將該器件的預(yù)可編程狀態(tài)從第一預(yù)可編程狀態(tài)改變?yōu)榈诙且资钥删幊虪顟B(tài)。改變預(yù)可編程狀態(tài)可以發(fā)生在“軟擊穿”之前。柵極“軟擊穿”意味著柵極仍可以通過施加?xùn)艠O電壓來控制溝道電流，并且通常與PMOS OTP器件相關(guān)聯(lián)。

在特定實(shí)施例中，將切換電壓施加到金屬柵極102可在金屬柵極102處創(chuàng)建擊穿條件124。例如，當(dāng)?shù)谝粚戨妷罕皇┘拥浇饘贃艠O102并且第二寫電壓(例如，正電壓)被施加到基板材料108時(shí)，跨氧化物106和104的電勢(例如，電壓差)可以足夠大以使得在氧化物106和104處發(fā)生禁止金屬柵極102控制源極110與漏極112之間的電流的擊穿條件124。

擊穿條件124也可被稱為“硬擊穿”。如本文所使用的，“硬擊穿”對應(yīng)于使得柵極不再能夠控制在溝道中流動的電流量的場景。由此，當(dāng)器件經(jīng)歷硬擊穿時(shí)，該器件可不被切換回到先前的預(yù)可編程狀態(tài)(例如，器件可不從第二非易失性可編程狀態(tài)切換回到第一預(yù)可編程狀態(tài))。當(dāng)OTP器件處于柵極“硬擊穿”模式時(shí)，PMOS和NMOS器件可被用作OTP器件。

關(guān)于圖1A所描述的技術(shù)可被用于將高介電常數(shù)(k)金屬柵極(HK/MG)器件實(shí)現(xiàn)為用于邏輯電路的非易失性存儲器器件。例如，器件可被編程為第一預(yù)可編程狀態(tài)(例如，第一實(shí)施例100)以在邏輯電路中使用或者被編程為第二非易失性可編程狀態(tài)(例如，第二實(shí)施例150)以在邏輯電路中使用。切換該器件的偶極子114的取向可以使得該器件能夠被用作存儲器器件(例如，非易失性存儲器器件)。

盡管圖1A是在切換偶極子114的取向以切換鐵電場(E_de)的取向的上下文中描述的，但在其他實(shí)施例中，可使用不同的技術(shù)來切換鐵電場(E_de)的取向。作為非限定性示例，注入和/或移除電子或空穴(例如，電荷注入/移除)可被用于切換這些OTP器件的閾值電壓。

參照圖1B，針對PMOS OTP器件解說了另一可能的OTP編程技術(shù)。在第一預(yù)編程狀態(tài)中，高k/金屬柵極電介質(zhì)可以是相對干凈的并且可以具有相對較少的缺陷。作為結(jié)果，電介質(zhì)電荷相對較小且閾值電壓相對較低。在負(fù)電壓被施加到P金屬柵極并且施加漏極電壓之后，硅溝道可以經(jīng)歷從N型到P型的反轉(zhuǎn)，柵極電流可由于HCI注入而增大。溝道熱載流子(CHC)(空穴)注入可以發(fā)生在柵極電介質(zhì)中，并且可在氧化物和高k電介質(zhì)中生成電介質(zhì)陷阱電荷。當(dāng)生成電介質(zhì)陷阱電荷時(shí)，PMOS的閾值電壓將被增大。當(dāng)施加漏極電壓時(shí)，柵極電壓可因HCI注入而增大并且柵極編程電壓可被減小。

參照圖1C，針對PMOS OTP器件解說了其他可能的OTP編程技術(shù)。在第一預(yù)編程狀態(tài)中，高k/金屬柵極界面可以是相對干凈的并且可以具有相對較少的缺陷。作為結(jié)果，存在減少的金屬柵極的費(fèi)米能級釘扎。平帶電壓(Vfb)相對較小且閾值電壓相對較低。在負(fù)電壓被施加到P金屬柵極之后，硅溝道可以經(jīng)歷從N型到P型的反轉(zhuǎn)。空穴FN隧穿可以發(fā)生在柵極電介質(zhì)中并且可在高k/金屬柵極界面處生成界面缺陷。當(dāng)生成界面缺陷時(shí)，這些界面缺陷可以充當(dāng)來自金屬柵極的施體或受體。這些界面缺陷可以形成高k電介質(zhì)與金屬柵極之間的強(qiáng)偶極子，且該偶極子可導(dǎo)致金屬柵極功函數(shù)費(fèi)米能級再釘扎。平帶電壓可以增大且閾值電壓可以增大以用于第二可編程狀態(tài)。當(dāng)施加漏極電壓時(shí)，柵極電流可由于HCI注入而增大并且柵極編程電壓可被減小。

參照圖1D，示出了p型金屬氧化物半導(dǎo)體(PMOS)OTP的編程前(預(yù)編程)和編程后Id對Vg曲線。一伏(1V)信號可被施加到源極和N阱,且接地電壓可被施加到PMOS OTP器件的漏極。對于柵極電壓(Vg)大于-2V時(shí)的預(yù)編程，漏極電流(Id)增大直至Vg＝-2V。閾值電壓在漏極電流(Id)增大時(shí)開始增大。然而，閾值電壓的增大可以是漸進(jìn)(例如，緩慢)的，導(dǎo)致約300mV的閾值電壓移位的弱編程狀態(tài)。當(dāng)柵極電壓(Vg)小于-2V并且大于-3V時(shí)，漏極電流(Id)減小且柵極電流(Ig)具有基本上類似的趨勢。由此，閾值電壓可在對柵極電流應(yīng)用電流一致(current compliance)的情況下被增大以在Vg＝-3V處的軟擊穿之前減小漏極電流。當(dāng)柵極電壓(Vg)小于-3V時(shí)，可在柵極電流一致的情況下發(fā)生軟擊穿。對于預(yù)軟擊穿(-2V>Vg>-3V)和軟擊穿(Vg<-3V)，柵極電壓可以控制源極與漏極之間的溝道電流。柵極電流對于軟擊穿而言增大但是對于預(yù)軟擊穿而言不增大。漏極電流可在預(yù)軟擊穿和軟擊穿期間顯著地減小，因?yàn)殚撝惦妷涸龃蟆τ谟矒舸?，不存在柵極電流一致，對柵極介電膜發(fā)生永久損壞，并且在該柵極介電膜中形成導(dǎo)電路徑。柵極電壓可在硬擊穿期間失去漏極電流的控制，并且該漏極電流可以比預(yù)編程狀態(tài)大。預(yù)軟擊穿、軟擊穿或硬擊穿狀態(tài)可被用作OTP器件的第二非易失性可編程狀態(tài)。

參照圖2，示出了在單晶體管配置中對一次性可編程(OTP)存儲器器件202執(zhí)行寫操作的特定解說性實(shí)施例200的示圖。在特定實(shí)施例中，OTP存儲器器件202可對應(yīng)于圖1B的器件。

字線204可被耦合至OTP存儲器器件202的柵極。例如，字線204可被耦合成經(jīng)由第一觸點(diǎn)116向圖1B的器件的金屬柵極102提供柵極電壓。位線206可被耦合至OTP存儲器器件202的源極。例如，位線206可被耦合成經(jīng)由第二觸點(diǎn)118向圖1B的器件的源極110提供源極電壓。漏極線208可被耦合至OTP存儲器器件202的漏極。例如，漏極線208可被耦合成經(jīng)由第三觸點(diǎn)120向圖1B的器件的漏極112提供漏極電壓。阱線210可被耦合至OTP存儲器器件202的阱(例如，圖1B的基板材料108)。

在寫操作期間，位線206可將供電電壓(Vdd)或編程電壓的一半施加到OTP存儲器器件202的源極，漏極線208可將接地電壓(例如，0V)施加到OTP存儲器器件202的漏極，并且字線204可將第一寫電壓(例如，-V_pg/2)施加到OTP存儲器器件202的柵極。另外，阱線210可將第二寫電壓(例如，V_pg/2)施加到OTP存儲器器件202的阱。將第一寫電壓(-V_pg/2)施加到柵極并將第二寫電壓(V_pg/2)施加到阱可使得OTP存儲器器件202的介電層中的陷阱電荷Q_trap將閾值電壓從新鮮的低Vt改變?yōu)橐丫幊痰母遃t。例如，寫電壓(-V_pg/2)可使得介電層中捕獲的電荷(例如，圖1B的陷阱電荷114)增大閾值電壓，如關(guān)于圖1B的第二實(shí)施例150所描述的。添加陷阱電荷可在軟擊穿區(qū)域之前或在軟擊穿區(qū)域處將OTP存儲器器件202的狀態(tài)從第一預(yù)可編程狀態(tài)改變?yōu)榈诙且资钥删幊虪顟B(tài)。

將第一寫電壓(-V_pg/2)施加到柵極并將第二寫電壓(V_pg/2)施加到阱也可在OTP存儲器器件202的柵極處生成預(yù)軟擊穿、軟擊穿或硬擊穿。例如，對于硬擊穿，跨柵極的電勢(例如，電壓差)可以足夠大以使得在柵極處發(fā)生“擊穿條件”并在柵極介電層中形成導(dǎo)電路徑，這禁止柵極控制源極與漏極之間的電流。由此，柵極處的硬擊穿可以禁止OTP存儲器器件202的非易失性可編程狀態(tài)切換回到第一預(yù)可編程狀態(tài)。對于軟擊穿，柵極電流是一致的并且沒有在柵極介電膜中形成硬導(dǎo)電路徑，但是可存在軟導(dǎo)電路徑。柵極電壓可以控制源極與漏極之間的溝道電流。對于預(yù)軟擊穿，閾值電壓開始切換，并且OTP器件作為高閾值電壓器件操作而柵極電流不增大。對于軟擊穿編程或預(yù)軟擊穿編程，高閾值電壓狀態(tài)(例如，第二狀態(tài))不能切換回到第一預(yù)編程狀態(tài)。

參照圖3，示出了對圖2的OTP存儲器器件202執(zhí)行讀操作的特定解說性實(shí)施例300的示圖。

在讀操作(例如，感測操作)期間，位線206可將供電電壓(Vdd)施加到OTP存儲器器件202的源極，漏極線208可將接地電壓(例如，0V)施加到OTP存儲器器件202的漏極，字線204可將讀電壓(V_read)施加到OTP存儲器器件202的柵極，并且阱線210可將供電電壓(Vdd)施加到OTP存儲器器件202的阱。

如果沒有陷阱電荷(例如，如果OTP存儲器器件202具有第一預(yù)可編程狀態(tài))，則OTP存儲器器件202的閾值電壓可以相對較低。由此，讀電壓(V_read)可以大于閾值電壓，導(dǎo)致OTP存儲器器件202的溝道導(dǎo)通并具有較高漏極電流(例如，導(dǎo)致OTP存儲器器件202的反轉(zhuǎn)溝道區(qū)域增大)，并且從而導(dǎo)致源極與漏極之間顯著更高的讀電流。

如果存在陷阱電荷(例如，如果OTP存儲器器件202具有第二非易失性可編程狀態(tài))，則OTP存儲器器件202的閾值電壓可以相對較高。由此，讀電壓(V_read)可以仍大于閾值電壓，導(dǎo)致溝道微弱地導(dǎo)通(例如，導(dǎo)致反轉(zhuǎn)區(qū)域減小)并且導(dǎo)致源極與漏極之間較小的讀電流。

感測放大器可將OTP存儲器器件202的“導(dǎo)電性”與參考器件(例如，參考晶體管)的“導(dǎo)電性”進(jìn)行比較以確定OTP存儲器器件202對應(yīng)于第一預(yù)狀態(tài)還是第二非易失性狀態(tài)。例如，跨OTP存儲器器件202(例如，第一單元)的電流或電壓可與跨參考器件(例如，第二單元)的電流或電壓進(jìn)行比較以確定OTP存儲器器件202的非易失性狀態(tài)。

關(guān)于圖2所描述的技術(shù)可以使得高介電常數(shù)(k)金屬柵極(HK/MG)器件(例如，OTP存儲器器件202)能夠被實(shí)現(xiàn)為非易失性存儲器件。例如，對應(yīng)于邏輯值的非易失性狀態(tài)可以基于電荷陷阱來從OTP存儲器器件202感測。關(guān)于圖2所描述的技術(shù)也可以啟用二氧化硅多晶柵極(poly/SiON)器件。

參照圖4，示出了在雙晶體管配置中對一次性可編程(OTP)存儲器器件404執(zhí)行寫操作的特定解說性實(shí)施例400的示圖。在特定實(shí)施例中，OTP存儲器器件404可對應(yīng)于圖1B的器件。存取晶體管402可被耦合至OTP存儲器器件404。圖4的雙晶體管配置可以使得單獨(dú)的字線(例如，耦合至存取晶體管402的字線)能夠控制OTP存儲器器件404的選擇。

第一字線406可被耦合至OTP存儲器器件404的柵極。例如，第一字線406可被耦合成經(jīng)由第一觸點(diǎn)116向圖1A的器件的金屬柵極102提供柵極電壓。第二字線408可被耦合至存取晶體管402的柵極。

位線410可被耦合至存取晶體管402的源極，而源線412可被耦合至OTP存儲器器件404的漏極。例如，源線412可被耦合成經(jīng)由第三觸點(diǎn)120向圖1A的器件的漏極112提供漏極電壓。存取晶體管402的漏極可被耦合至OTP存儲器器件404的源極。例如，存取晶體管402的漏極可被耦合成經(jīng)由第二觸點(diǎn)118向圖1B的器件的源極110提供源極電壓。阱線414可被耦合至存取晶體管402的阱以及OTP存儲器器件404的阱(例如，基板材料108)。

在寫操作期間，位線410可將供電電壓(Vdd)或編程電壓的一半施加到存取晶體管402的源極，源線412可將接地電壓(例如，0V)施加到OTP存儲器器件404的漏極，第二字線408可將接地電壓施加到存取晶體管402的柵極，并且第一字線406可將第一寫電壓(例如，-V_pg/2)施加到OTP存儲器器件404的柵極。另外，阱線414可將第二寫電壓(例如，V_pg/2)施加到OTP存儲器器件404的阱以及存取晶體管402的阱。

將第一寫電壓(-V_pg/2)施加到OTP存儲器器件404的柵極并將第二寫電壓(V_pg/2)施加到OTP存儲器器件404的阱可使得在OTP存儲器器件404的介電層中捕獲的電荷改變閾值電壓。例如，寫電壓(-V_pg/2)可使得在介電層內(nèi)捕獲的電荷(例如，圖1B的陷阱電荷114)增大閾值電壓，如關(guān)于圖1B的第二實(shí)施例150所描述的。添加陷阱電荷可將OTP存儲器器件404的狀態(tài)從第一預(yù)可編程狀態(tài)改變?yōu)榈诙且资钥删幊虪顟B(tài)。

將第一寫電壓(-V_pg/2)施加到OTP存儲器器件404的柵極并將第二寫電壓(V_pg/2)施加到OTP存儲器器件404的阱也可在OTP存儲器器件404的柵極處生成預(yù)軟擊穿、軟擊穿或硬擊穿。例如，跨柵極電介質(zhì)的電勢(例如，電壓差)可以足夠大以使得在柵極處發(fā)生“擊穿條件”并在柵極介電層中形成導(dǎo)電路徑，這禁止柵極控制源極與漏極之間的電流。由此，柵極處的硬擊穿可以禁止OTP存儲器器件404的非易失性可編程狀態(tài)切換回到第一預(yù)可編程狀態(tài)。對于軟擊穿，柵極電流是一致的并且沒有在柵極介電膜中形成硬導(dǎo)電路徑。在特定實(shí)施例中，對于軟擊穿，軟導(dǎo)電路徑可存在于柵極介電膜中。柵極電壓可以控制源極與漏極之間的溝道電流。對于預(yù)軟擊穿，閾值電壓開始切換并且OTP器件作為高閾值電壓器件操作而柵極電流不增大。對于軟或預(yù)軟擊穿編程，高閾值電壓狀態(tài)不能切換回到第一預(yù)編程狀態(tài)。

因?yàn)槭┘拥絆TP存儲器器件404的柵極的電壓為負(fù)(例如，小于施加到存取晶體管402的柵極的電壓)，所以跨存取晶體管402的柵極的電勢可以小于跨OTP存儲器器件404的柵極的電勢?？绱嫒【w管402的柵極的減小的電勢可以防止OTP編程條件發(fā)生在存取晶體管402處。

在讀操作(例如，感測操作)期間，位線410可將供電電壓(Vdd)施加到存取晶體管402的源極，而源線412可將接地電壓(例如，0V)施加到OTP存儲器器件404的漏極。第二字線408可將接地電壓施加到存取晶體管402的柵極以使能導(dǎo)電(例如，單元選擇)，而阱線414可將供電電壓(Vdd)施加到存取晶體管402和OTP存儲器器件404的阱。為了確定(例如，讀取)OTP存儲器器件404的非可編程狀態(tài)，第一字線406可將讀電壓(V_read)施加到OTP存儲器器件404的柵極。

如果介電層中沒有陷阱電荷(例如，如果OTP存儲器器件404具有第一預(yù)可編程狀態(tài))，則OTP存儲器器件404的閾值電壓可以相對較低。由此，讀電壓(V_read)可以大于閾值電壓，導(dǎo)致OTP存儲器器件404的溝道導(dǎo)通并具有較高漏極電流(例如，導(dǎo)致OTP存儲器器件404的反轉(zhuǎn)溝道區(qū)域增大)，并且導(dǎo)致源極與漏極之間顯著更高的讀電流。

如果介電層中有陷阱電荷(例如，如果OTP存儲器器件404具有第二非易失性可編程狀態(tài))，則OTP存儲器器件404的閾值電壓可以相對較高。由此，在此情形中讀電壓(V_read)可以仍高于閾值電壓，導(dǎo)致溝道微弱地導(dǎo)通(例如，導(dǎo)致反轉(zhuǎn)溝道區(qū)域減小)并且導(dǎo)致源極與漏極之間較小的讀電流。

感測放大器可以將OTP存儲器器件404的“導(dǎo)電性”與參考器件(例如，參考晶體管)的“導(dǎo)電性”進(jìn)行比較以確定OTP存儲器器件404對應(yīng)于第一預(yù)狀態(tài)還是第二非易失性狀態(tài)。例如，跨OTP存儲器器件404(例如，第一單元)的電流或電壓可與跨參考器件(例如，第二單元)的電流或電壓進(jìn)行比較以確定OTP存儲器器件404的非易失性狀態(tài)。

關(guān)于圖5所描述的技術(shù)可以使得高介電常數(shù)(k)金屬柵極(HK/MG)器件(例如，OTP存儲器器件404)能夠被實(shí)現(xiàn)為非易失性存儲器件。例如，對應(yīng)于邏輯值的非易失性狀態(tài)可以基于電荷陷阱來從OTP存儲器器件504感測。關(guān)于圖5所描述的技術(shù)也可以啟用二氧化硅多晶柵極(poly/SiON)器件。

參照圖6，示出了高密度OTP存儲器陣列600的特定解說性實(shí)施例。存儲器陣列600可包括多個(gè)存儲器單元。存儲器陣列600中的每個(gè)存儲器單元包括用于啟用存儲器陣列600(例如，高密度存儲器陣列)中的相對較大數(shù)量的存儲器單元的OTP存儲器器件(例如，與兩個(gè)晶體管形成對比的單個(gè)PMOS晶體管)。

為了解說，第一OTP存儲器器件601可被包括在存儲器陣列600的第一存儲器單元中，第二OTP存儲器器件602可被包括在存儲器陣列600的第二存儲器單元中，第三OTP存儲器器件603可被包括在存儲器陣列600的第三存儲器單元中，第四OTP存儲器器件604可被包括在存儲器陣列600的第四存儲器單元中，并且圖2的OTP存儲器器件202(例如，第五OTP存儲器器件)可被包括在存儲器陣列600的第五存儲器單元中。另外，第六OTP存儲器器件606可被包括在存儲器陣列600的第六存儲器單元中，第七OTP存儲器器件607可被包括在存儲器陣列600的第七存儲器單元中，第八OTP存儲器器件608可被包括在存儲器陣列600的第八存儲器單元中，并且第九OTP存儲器器件609可被包括在存儲器陣列600的第九存儲器單元中。

圖2的字線204可被耦合至OTP存儲器器件202的柵極。例如，OTP存儲器器件202可對應(yīng)于圖1B的器件且字線204可被耦合成經(jīng)由第一觸點(diǎn)116向圖1A的器件的金屬柵極102提供柵極電壓。字線204還可被耦合至第四OTP存儲器器件604的柵極以及第六OTP存儲器器件606的柵極。圖2的位線206可被耦合至OTP存儲器器件202的源極。例如，位線206可被耦合成經(jīng)由第二觸點(diǎn)向圖1A的器件的源極提供源極電壓。位線206還可被耦合至第二OTP存儲器器件602的源極以及第八OTP存儲器器件608的源極。

圖2的漏極線208可被耦合至OTP存儲器器件202的漏極。例如，漏極線208可被耦合成經(jīng)由第三觸點(diǎn)120向圖1A的器件的漏極112提供漏極電壓。漏極線208還可被耦合至第二OTP存儲器器件602的漏極以及第八OTP存儲器器件608的漏極。圖2的阱線210可被耦合至OTP存儲器器件202的阱(例如，圖1A的基板材料)。阱線210還可被耦合至存儲器陣列600中的其他OTP存儲器器件601-604、606-609的阱。

在編程條件(例如，寫操作)期間，OTP存儲器器件的閾值電壓可以移位至少300mV。以下關(guān)于存儲器陣列600中的OTP存儲器器件202來描述編程條件。然而，類似的技術(shù)可被應(yīng)用于其他OTP存儲器器件601-604、606-609以實(shí)現(xiàn)類似的結(jié)果和類似的技術(shù)益處。例如，其他字線610、612、其他位線614、618以及其他漏極線616、620可按照基本上類似于以下關(guān)于OTP存儲器器件202所描述的方式來將電壓施加到其他OTP存儲器器件601-604、606-609。

在第一編程條件(例如，“選擇”編程條件)期間，字線204可將柵極電壓(例如，-3V)施加到OTP存儲器器件202的柵極且位線206可將源極電壓(例如，0V)施加到OTP存儲器器件202的源極以使得編程電壓(例如，V_GS)約等于(或低于)3V。另外，漏極線208可將漏極電壓(例如，-2V)施加到OTP存儲器器件202的漏極且阱線210可將阱電壓(例如，0V)施加到OTP存儲器器件202的阱。編程電流(例如，I_DS)可以低于1毫安(mA)，這可以節(jié)約編程期間的功率。編程電壓結(jié)合編程電流可以提供OTP存儲器器件202處的閾值電壓移位以將OTP存儲器器件202的狀態(tài)從第一非易失性狀態(tài)(例如，預(yù)編程狀態(tài))改變?yōu)榈诙且资誀顟B(tài)。

在第二編程條件(例如，“半選”編程條件)期間，字線204可將柵極電壓(例如，-1.5V)施加到OTP存儲器器件202的柵極且位線206可將源極電壓(例如，0V)施加到OTP存儲器器件202的源極以使得編程電壓約為1.5V(例如，約為第一編程條件的編程電壓的一半)。類似于第一編程條件，漏極線208可將漏極電壓(例如，-2V)施加到OTP存儲器器件202的漏極且阱線210可將阱電壓(例如，0V)施加到OTP存儲器器件202的阱。根據(jù)第二編程條件，OTP存儲器器件202處的閾值電壓移位可以不將OTP存儲器器件202的狀態(tài)從第一非易失性狀態(tài)改變?yōu)榈诙且资誀顟B(tài)。

與Kilopass型OTP存儲器器件相比，這些編程條件可在OTP存儲器器件202處展現(xiàn)出減小的柵極泄漏。例如，Kilopass型OTP存儲器器件可在編程之后展現(xiàn)出相對較大的柵極泄漏增加(柵極反熔絲)，而OTP存儲器器件202可以展現(xiàn)出與Kilopass型OTP存儲器器件相比較小的柵極泄漏增加，但編程是晶體管閾值電壓。另外，編程條件可以展現(xiàn)出與Kilopass型OTP存儲器器件相比減小的激活能量。作為非限定性示例，OTP存儲器器件202可利用0.22eV的激活能量，而Kilopass型OTP存儲器器件可利用0.55eV的激活能量。

以下關(guān)于存儲器陣列600中的OTP存儲器器件202描述了讀條件(例如，讀操作)。然而，相似的技術(shù)可被應(yīng)用于其他OTP存儲器器件601-604、606-609以實(shí)現(xiàn)相似的結(jié)果和相似的技術(shù)益處。例如，其他字線610、612、其他位線614、618以及其他漏極線616、620可按照基本上類似于以下關(guān)于OTP存儲器器件202所描述的方式來將電壓施加到其他OTP存儲器器件601-604、606-609。

為了在OTP存儲器器件202處執(zhí)行感測操作(例如，讀操作)，字線204可將柵極電壓(例如，-0.5V)施加到OTP存儲器器件202的柵極且位線206可將源極電壓(例如，0V)施加到OTP存儲器器件202的源極。另外，漏極線208可將漏極電壓(例如，-1V)施加到OTP存儲器器件202的漏極且阱線210可將阱電壓(例如，0V)施加到OTP存儲器器件202的阱。感測放大器可將OTP存儲器器件202的“導(dǎo)電性”與參考器件(例如，參考晶體管)的“導(dǎo)電性”進(jìn)行比較以確定OTP存儲器器件202對應(yīng)于第一非易失性狀態(tài)(例如，預(yù)編程狀態(tài))還是第二非易失性狀態(tài)(例如，已編程狀態(tài))。例如，跨OTP存儲器器件202(例如，存儲器陣列600的第五單元)的電流或電壓可與跨參考器件(例如，第二單元)的電流或電壓進(jìn)行比較以確定OTP存儲器器件202的非易失性狀態(tài)。

如果OTP存儲器器件202處于第一非易失性狀態(tài)(例如，預(yù)編程狀態(tài))，則讀電流可以大于10微安(uA)。該讀電流可與SRAM單元的讀電流相當(dāng)，這可以提高單元感測速度。例如，單元感測速度可以足夠快以直接與中央處理單元(CPU)進(jìn)行通信，這與可利用高速緩存處的預(yù)讀取操作的較慢感測速度形成對比。如果OTP存儲器器件202處于第二非易失性狀態(tài)(例如，編程后狀態(tài))，則讀電流可以小于0.3uA。為了在讀操作期間不選擇第五單元(例如，OTP存儲器器件202)，字線204可以增大柵極電壓。例如，字線可以將柵極電壓從-0.5V增大到0V。

參照圖7，示出了用于對一次性可編程(OTP)存儲器器件進(jìn)行編程的方法700的特定實(shí)施例的流程圖。該方法可以使用關(guān)于圖1-6所描述的技術(shù)來執(zhí)行。

方法700包括在702執(zhí)行寫操作以將一次性可編程(OTP)存儲器器件編程為非易失性狀態(tài)。該非易失性狀態(tài)可以基于該OTP存儲器器件的閾值電壓移位，且該OTP存儲器器件可以是包括金屬柵極、基板材料以及該金屬柵極與該基板材料之間的氧化層的晶體管。該氧化層包括接觸該金屬柵極的二氧化鉿層以及接觸該基板材料并接觸該二氧化鉿層的二氧化硅層。

例如，參照圖1A，第一寫電壓(例如，圖2的第一寫電壓(–V_pg/2))可經(jīng)由第一觸點(diǎn)被施加到金屬柵極102且第二寫電壓(例如，圖2的第二寫電壓(V_pg/2))可被施加到基板材料108。將第一寫電壓(-V_pg/2)施加到金屬柵極102并將第二寫電壓(V_pg/2)施加到基板材料108可使得在OTP存儲器器件的介電層中捕獲的電荷改變閾值電壓。例如，第一寫電壓(-V_pg/2)可使得在圖1B的介電層中捕獲的電荷切換到較高閾值電壓，如關(guān)于圖1B的第二實(shí)施例150所描述的。在介電層中添加陷阱電荷可將OTP存儲器器件的狀態(tài)從第一預(yù)可編程狀態(tài)改變?yōu)榈诙且资钥删幊虪顟B(tài)。

將第一寫電壓(-V_pg/2)施加到金屬柵極102并將第二寫電壓(V_pg/2)施加到基板材料108也可在OTP存儲器器件的柵極處生成預(yù)軟擊穿、軟擊穿或硬擊穿。例如，跨氧化物104和106的電勢(例如，電壓差)可以足夠大以使得在氧化物104和106處發(fā)生“擊穿條件”并在柵極介電層中形成導(dǎo)電路徑以禁止金屬柵極102控制源極110與漏極112之間的電流。由此，金屬柵極102處的硬擊穿可以禁止OTP存儲器器件的非易失性可編程狀態(tài)切換回到第一預(yù)可編程狀態(tài)。對于軟擊穿，柵極電流是一致的并且沒有在柵極介電膜中形成硬導(dǎo)電路徑。在特定實(shí)施例中，對于軟擊穿，軟導(dǎo)電路徑可存在于柵極介電膜中。柵極電壓可以控制源極與漏極之間的溝道電流。對于預(yù)軟擊穿，閾值電壓開始切換并且OTP器件作為高閾值電壓器件操作而柵極電流不增大。對于軟或預(yù)軟擊穿編程，高閾值電壓狀態(tài)不能切換回到第一預(yù)編程狀態(tài)。

在704，可以執(zhí)行讀操作以讀取OTP存儲器器件處的非易失性狀態(tài)。例如，參照圖1B，感測放大器可將OTP存儲器器件的“導(dǎo)電性”與參考器件(例如，參考晶體管)的“導(dǎo)電性”進(jìn)行比較以確定OTP存儲器器件對應(yīng)于第一預(yù)狀態(tài)還是第二非易失性狀態(tài)。例如，跨OTP存儲器器件(例如，第一單元)的電流或電壓可與跨參考器件(例如，第二單元)的電流或電壓進(jìn)行比較以確定OTP存儲器器件的非易失性狀態(tài)。

由此，圖7的方法700能夠使用高介電常數(shù)(k)金屬柵極(HK/MG)器件作為用于邏輯電路的非易失性存儲器器件。

參考圖8，示出了包括可操作以對一次性可編程(OTP)存儲器器件890進(jìn)行編程的組件的無線設(shè)備800的框圖。設(shè)備800包括耦合至存儲器832的處理器810，諸如數(shù)字信號處理器(DSP)。

圖8還示出了耦合至處理器810和顯示器828的顯示器控制器826。編碼器/解碼器(CODEC)834也可耦合至處理器810。揚(yáng)聲器836和話筒838可耦合至CODEC 834。圖8還指示無線控制器840可被耦合至處理器810和天線842。射頻(RF)接口880可以被布置在無線控制器840與天線842之間。

存儲器832可以是包括可執(zhí)行指令856的有形非瞬態(tài)處理器可讀存儲介質(zhì)。指令856可以由處理器(諸如處理器810)執(zhí)行以執(zhí)行圖7的方法700。例如，指令856可由處理器810執(zhí)行以使得處理器810偏置OTP存儲器器件890的端子。在特定實(shí)施例中，OTP存儲器器件890可對應(yīng)于或包括圖1A的器件、圖2-3的OTP存儲器器件202、圖4-5的OTP存儲器器件404、OTP存儲器器件陣列(諸如圖6的存儲器陣列600)、或其任何組合。在另一特定實(shí)施例中，OTP存儲器器件890可被包括在處理器810或者包括CMOS電路系統(tǒng)的其他邏輯中。

在特定實(shí)施例中，處理器810、顯示器控制器826、存儲器832、CODEC 834以及無線控制器840被包括在系統(tǒng)級封裝或片上系統(tǒng)設(shè)備822中。在特定實(shí)施例中，輸入設(shè)備830和電源844耦合至片上系統(tǒng)設(shè)備822。此外，在特定實(shí)施例中，如圖8中所解說的，顯示器828、輸入設(shè)備830、揚(yáng)聲器836、話筒838、天線842和電源844在片上系統(tǒng)設(shè)備822外部。然而，顯示器828、輸入設(shè)備830、揚(yáng)聲器836、話筒838、天線842和電源844中的每一者可被耦合至片上系統(tǒng)設(shè)備822的組件，諸如接口或控制器。

結(jié)合所描述的實(shí)施例，一種裝備包括用于接收柵極電壓信號的裝置。例如，用于接收柵極電壓信號的裝置可包括圖1B的金屬柵極102，一個(gè)或多個(gè)其他器件、電路、模塊、或其任何組合。

該裝備還可包括用于將基板材料與用于接收柵極電壓信號的裝置隔離的裝置。例如，該用于隔離的裝置可包括圖1B的二氧化鉿層104、圖1B的二氧化硅層106、一個(gè)或多個(gè)其它器件、電路、模塊、或其任何組合。

上文公開的設(shè)備和功能性可被設(shè)計(jì)和配置在存儲于計(jì)算機(jī)可讀介質(zhì)上的計(jì)算機(jī)文件(例如，RTL、GDSII、GERBER等)中。一些或全部此類文件可被提供給制造處理人員以基于此類文件來制造器件。結(jié)果產(chǎn)生的產(chǎn)品包括晶片，其隨后被切割成管芯并被封裝成芯片。這些芯片隨后被用在以上描述的設(shè)備中。圖9描繪了電子器件制造過程900的特定解說性實(shí)施例。

物理器件信息902在制造過程900處(諸如在研究計(jì)算機(jī)906處)被接收。物理器件信息902可包括表示OTP存儲器器件的至少一個(gè)物理屬性(諸如參照圖1-6所描述的器件的物理屬性)的設(shè)計(jì)信息。例如，物理器件信息902可包括經(jīng)由耦合至研究計(jì)算機(jī)906的用戶接口904輸入的物理參數(shù)、材料特性、以及結(jié)構(gòu)信息。研究計(jì)算機(jī)906包括耦合至計(jì)算機(jī)可讀介質(zhì)(諸如存儲器910)的處理器908，諸如一個(gè)或多個(gè)處理核。存儲器910可存儲計(jì)算機(jī)可讀指令，其可被執(zhí)行以使處理器908將物理器件信息902轉(zhuǎn)換成遵循文件格式并生成庫文件912。

在特定實(shí)施例中，庫文件912包括至少一個(gè)包括經(jīng)轉(zhuǎn)換的設(shè)計(jì)信息的數(shù)據(jù)文件。例如，庫文件912可包括被提供以與電子設(shè)計(jì)自動化(EDA)工具920聯(lián)用的OTP存儲器器件(例如，半導(dǎo)體器件)庫，其包括參照圖1-6所描述的OTP存儲器器件。

庫文件912可在設(shè)計(jì)計(jì)算機(jī)914處與EDA工具920協(xié)同使用，設(shè)計(jì)計(jì)算機(jī)914包括耦合至存儲器918的處理器916，諸如一個(gè)或多個(gè)處理核。EDA工具920可被存儲為存儲器918處的處理器可執(zhí)行指令，以使得設(shè)計(jì)計(jì)算機(jī)914的用戶能夠使用庫文件912來設(shè)計(jì)包括參照圖1-6所描述的OTP存儲器器件的電路。例如，設(shè)計(jì)計(jì)算機(jī)914的用戶可經(jīng)由耦合至設(shè)計(jì)計(jì)算機(jī)914的用戶接口924來輸入電路設(shè)計(jì)信息922。電路設(shè)計(jì)信息922可包括表示OTP存儲器器件(諸如參照圖1-6所描述的OTP存儲器器件)的至少一個(gè)物理屬性的設(shè)計(jì)信息。為了解說，電路設(shè)計(jì)屬性可包括特定電路的標(biāo)識以及與電路設(shè)計(jì)中其他元件的關(guān)系、定位信息、特征尺寸信息、互連信息、或表示電子器件的物理屬性的其他信息。

設(shè)計(jì)計(jì)算機(jī)914可被配置成轉(zhuǎn)換設(shè)計(jì)信息(包括電路設(shè)計(jì)信息922)以遵循某一文件格式。為了解說，該文件格式可包括以分層格式表示關(guān)于電路布局的平面幾何形狀、文本標(biāo)記、以及其他信息的數(shù)據(jù)庫二進(jìn)制文件格式，諸如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式。設(shè)計(jì)計(jì)算機(jī)914可被配置成生成包括經(jīng)轉(zhuǎn)換的設(shè)計(jì)信息的數(shù)據(jù)文件，諸如包括描述參照圖1-6所描述的OTP存儲器器件的信息以及其他電路或信息的GDSII文件926。為了解說，數(shù)據(jù)文件可包括與包括參照圖1-6所描述的OTP存儲器器件且還包括SOC內(nèi)的附加電子電路和組件的片上系統(tǒng)(SOC)或芯片中介體組件相對應(yīng)的信息。

GDSII文件926可在制造過程928處被接收以根據(jù)GDSII文件926中的經(jīng)轉(zhuǎn)換的信息來制造參照圖1-6所描述的OTP存儲器器件。例如，器件制造過程可包括將GDSII文件926提供給掩模制造商930以創(chuàng)建一個(gè)或多個(gè)掩模，諸如用于與光刻處理聯(lián)用的掩模，其在圖9中被解說為代表性掩模932。掩模932可在制造過程期間被用于生成一個(gè)或多個(gè)晶片933，晶片933可被測試并被分成管芯，諸如代表性管芯936。管芯936包括電路，其包括參照圖1-6所描述的OTP存儲器器件。

在特定實(shí)施例中，制造過程928可由處理器934來發(fā)起或控制。處理器934可訪問包括可執(zhí)行指令(諸如計(jì)算機(jī)可讀指令或處理器可讀指令)的存儲器935?？蓤?zhí)行指令可包括可由計(jì)算機(jī)(諸如處理器934)執(zhí)行的一個(gè)或多個(gè)指令。

制造過程928可由全自動化或部分自動化的制造系統(tǒng)來實(shí)現(xiàn)。例如，制造過程928可以是自動化的，并且可以根據(jù)調(diào)度來執(zhí)行處理步驟。制造系統(tǒng)可包括用于執(zhí)行一個(gè)或多個(gè)操作以形成電子器件的制造裝備(例如，處理工具)。例如，制造裝備可被配置成使用集成電路制造工藝(例如，濕法蝕刻、化學(xué)氣相蝕刻、干法蝕刻、沉積、化學(xué)氣相沉積、平坦化、光刻、原位烘焙、或其組合)來執(zhí)行參照圖1-6所描述的過程中的一者或多者。

制造系統(tǒng)可具有分布式架構(gòu)(例如，層級結(jié)構(gòu))。例如，該制造系統(tǒng)可包括根據(jù)該分布式架構(gòu)分布的一個(gè)或多個(gè)處理器(諸如處理器934)、一個(gè)或多個(gè)存儲器(諸如存儲器935)、和/或控制器。該分布式架構(gòu)可包括控制或發(fā)起一個(gè)或多個(gè)低級系統(tǒng)的操作的高級處理器。例如，制造過程928的高級部分可包括一個(gè)或多個(gè)處理器(諸如處理器934)，并且低級系統(tǒng)可各自包括一個(gè)或多個(gè)相應(yīng)控制器或可受其控制。特定低級系統(tǒng)的特定控制器可從高級系統(tǒng)接收一個(gè)或多個(gè)指令(例如，命令)、可向下級模塊或處理工具發(fā)布子命令、以及可反過來向高級系統(tǒng)傳達(dá)狀態(tài)數(shù)據(jù)。一個(gè)或多個(gè)低級系統(tǒng)中的每個(gè)低級系統(tǒng)可與一件或多件相應(yīng)制造裝備(例如，處理工具)相關(guān)聯(lián)。在一特定實(shí)施例中，該制造系統(tǒng)可包括分布在該制造系統(tǒng)中的多個(gè)處理器。例如，該制造系統(tǒng)的低級系統(tǒng)組件的控制器可包括處理器，諸如處理器934。

替換地，處理器934可以是該制造系統(tǒng)的高級系統(tǒng)、子系統(tǒng)、或組件的一部分。在另一實(shí)施例中，處理器934包括制造系統(tǒng)的各種等級和組件處的分布式處理。

管芯936可被提供給封裝過程938，其中管芯936被納入到代表性封裝940中。例如，封裝940可包括單個(gè)管芯936或多個(gè)管芯，諸如系統(tǒng)級封裝(SiP)安排。封裝940可被配置成遵循一個(gè)或多個(gè)標(biāo)準(zhǔn)或規(guī)范，諸如電子器件工程聯(lián)合委員會(JEDEC)標(biāo)準(zhǔn)。

關(guān)于封裝940的信息可被分發(fā)給各產(chǎn)品設(shè)計(jì)者(諸如經(jīng)由存儲在計(jì)算機(jī)946處的組件庫)。計(jì)算機(jī)946可包括耦合至存儲器950的處理器948，諸如一個(gè)或多個(gè)處理核。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令被存儲在存儲器950處以處理經(jīng)由用戶接口944從計(jì)算機(jī)946的用戶接收的PCB設(shè)計(jì)信息942。PCB設(shè)計(jì)信息942可包括經(jīng)封裝電子器件在電路板上的物理定位信息，該經(jīng)封裝電子器件對應(yīng)于包括參照圖1-6所描述的OTP存儲器器件的封裝940。

計(jì)算機(jī)946可被配置成轉(zhuǎn)換PCB設(shè)計(jì)信息942以生成數(shù)據(jù)文件，諸如具有包括經(jīng)封裝電子器件在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數(shù)據(jù)的GERBER文件952，其中經(jīng)封裝電子器件對應(yīng)于包括參照圖1-6所描述的OTP存儲器器件的封裝940。在其他實(shí)施例中，由經(jīng)轉(zhuǎn)換的PCB設(shè)計(jì)信息生成的數(shù)據(jù)文件可具有GERBER格式以外的其他格式。

GERBER文件952可在板組裝過程954處被接收并且被用于創(chuàng)建根據(jù)GERBER文件952內(nèi)存儲的設(shè)計(jì)信息來制造的PCB，諸如代表性PCB 956。例如，GERBER文件952可被上傳到一個(gè)或多個(gè)機(jī)器以執(zhí)行PCB生產(chǎn)過程的各個(gè)步驟。PCB 956可填充有電子組件(包括封裝940)以形成代表性印刷電路組裝件(PCA)958。

PCA 958可在產(chǎn)品制造商960處被接收，并被集成到一個(gè)或多個(gè)電子設(shè)備(諸如第一代表性電子設(shè)備962和第二代表性電子設(shè)備964)中。作為解說性而非限定性示例，第一代表性電子設(shè)備962、第二代表性電子設(shè)備964、或這兩者可選自機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、個(gè)人數(shù)字助理(PDA)、固定位置的數(shù)據(jù)單元以及計(jì)算機(jī)，其中集成了參照圖1-6所描述的OTP存儲器器件。作為另一解說性而非限定性示例，電子設(shè)備962和964中的一者或多者可以是遠(yuǎn)程單元(諸如移動電話)、手持式個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(諸如個(gè)人數(shù)據(jù)助理)、啟用全球定位系統(tǒng)(GPS)的設(shè)備、導(dǎo)航設(shè)備、固定位置的數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其他設(shè)備、或其任何組合。盡管圖9解說了根據(jù)本公開的教導(dǎo)的遠(yuǎn)程單元，但本公開并不限于這些所解說的單元。本公開的實(shí)施例可合適地用在包括具有存儲器和片上電路系統(tǒng)的有源集成電路系統(tǒng)的任何設(shè)備中。

包括參照圖1-6所描述的OTP存儲器器件的設(shè)備可被制造、處理、并且納入到電子設(shè)備中，如在解說性制造過程900中所描述的。關(guān)于圖1-6所公開的實(shí)施例的一個(gè)或多個(gè)方面可被包括在各個(gè)處理階段，諸如被包括在庫文件912、GDSII文件926、以及GERBER文件952內(nèi)，以及被存儲在研究計(jì)算機(jī)906的存儲器910、設(shè)計(jì)計(jì)算機(jī)914的存儲器918、計(jì)算機(jī)946的存儲器950、在各個(gè)階段(諸如在板組裝過程954處)使用的一個(gè)或多個(gè)其他計(jì)算機(jī)或處理器(未示出)的存儲器處，并且還被納入到一個(gè)或多個(gè)其他物理實(shí)施例中，諸如掩模932、管芯936、封裝940、PCA 958、其他產(chǎn)品(諸如原型電路或設(shè)備(未示出))、或其任何組合。盡管參照圖1-8描繪了各種代表性階段，但在其他實(shí)施例中，可使用較少階段或者可包括附加階段。類似地，圖9的過程900可由單個(gè)實(shí)體或由執(zhí)行制造過程900的各個(gè)階段的一個(gè)或多個(gè)實(shí)體來執(zhí)行。

技術(shù)人員將進(jìn)一步領(lǐng)會，結(jié)合本文所公開的實(shí)施例來描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可實(shí)現(xiàn)為電子硬件、由處理器執(zhí)行的計(jì)算機(jī)軟件、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性是被實(shí)現(xiàn)為硬件還是處理器可執(zhí)行指令取決于具體應(yīng)用和加諸于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文所公開的實(shí)施例描述的方法或算法的各個(gè)步驟可直接用硬件、由處理器執(zhí)行的軟件模塊或這兩者的組合來實(shí)現(xiàn)。軟件模塊可駐留在隨機(jī)存取存儲器(RAM)、閃存、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦式可編程只讀存儲器(EPROM)、電可擦式可編程只讀存儲器(EEPROM)、寄存器、硬盤、可移動盤、壓縮盤只讀存儲器(CD-ROM)、或本領(lǐng)域中所知的任何其他形式的非瞬態(tài)存儲介質(zhì)。示例性存儲介質(zhì)被耦合至處理器，以使得處理器能從/向該存儲介質(zhì)讀取/寫入信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在專用集成電路(ASIC)中。ASIC可駐留在計(jì)算設(shè)備或用戶終端中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件駐留在計(jì)算設(shè)備或用戶終端中。

提供前面對所公開的實(shí)施例的描述是為了使本領(lǐng)域技術(shù)人員皆能制作或使用所公開的實(shí)施例。對這些實(shí)施例的各種修改對于本領(lǐng)域技術(shù)人員而言將是顯而易見的，并且本文所定義的原理可被應(yīng)用于其他實(shí)施例而不會脫離本公開的范圍。因此，本公開并非旨在被限定于本文示出的實(shí)施例，而是應(yīng)被授予與如由所附權(quán)利要求定義的原理和新穎性特征一致的最廣的可能范圍。