本申請(qǐng)要求于2014年8月7日提交且題為“Semiconductor Structure with Multiple Active Layers in an SOI Wafer(具有SOI晶片中的多個(gè)有效層的半導(dǎo)體結(jié)構(gòu))”的美國(guó)非臨時(shí)專利申請(qǐng)No.14/454,262的優(yōu)先權(quán)，該專利申請(qǐng)由此出于所有目的通過(guò)引用納入于此。

發(fā)明背景

集成電路(IC)垂直集成技術(shù)利用單個(gè)管芯上的多個(gè)有效/器件層。這些技術(shù)允許每IC組件數(shù)目的顯著增加而不會(huì)增大所需要的管芯面積。管芯厚度可能增大，但是管芯面積通常是更受限的設(shè)計(jì)考量，并且總體結(jié)果可以是減小的總管芯體積和IC封裝重量。由此，對(duì)于其中電子器件必須相對(duì)較小且輕質(zhì)的技術(shù)(例如，蜂窩/智能電話、筆記本/平板PC等)而言，垂直集成技術(shù)的發(fā)展是極其重要的。

概述

本發(fā)明的諸實(shí)施例涉及具有從SOI晶片形成的多個(gè)有效層的半導(dǎo)體結(jié)構(gòu)。典型SOI晶片具有在基板層與半導(dǎo)體層之間的絕緣體層(例如，埋氧化物)。在該半導(dǎo)體層之中和之上形成第一有效層。在該基板層之中和之上形成第二有效層。在一些實(shí)施例中，操作晶片接合至該SOI晶片，并且該基板層在形成第二有效層之前被打薄。在一些實(shí)施例中，可在該操作晶片的基板中形成第三有效層。在一些實(shí)施例中，第一和第二有效層包括在這些層之一中的MEMS器件以及在另一層中的CMOS器件。

對(duì)本公開及其范圍、以及其實(shí)現(xiàn)上述改進(jìn)的方式的更完整領(lǐng)會(huì)可通過(guò)參考下文結(jié)合以下簡(jiǎn)述的附圖對(duì)當(dāng)前優(yōu)選實(shí)施例的詳細(xì)描述以及所附權(quán)利要求來(lái)獲得。

附圖簡(jiǎn)述

圖1是納入了本發(fā)明一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的簡(jiǎn)化橫截面。

圖2-5是根據(jù)本發(fā)明諸實(shí)施例的在圖1所示的半導(dǎo)體結(jié)構(gòu)的制造中的中間階段的半導(dǎo)體結(jié)構(gòu)的簡(jiǎn)化橫截面。

圖6是納入了本發(fā)明一實(shí)施例的替換半導(dǎo)體結(jié)構(gòu)的簡(jiǎn)化橫截面。

發(fā)明詳細(xì)描述

根據(jù)一些實(shí)施例，本發(fā)明使用絕緣體上覆半導(dǎo)體(SOI)晶片來(lái)達(dá)成單片形成的IC半導(dǎo)體結(jié)構(gòu)(例如，圖1的半導(dǎo)體結(jié)構(gòu)100)中的有效層的垂直集成。總體而言，在SOI晶片之中和之上形成第一有效層之后，SOI晶片被翻轉(zhuǎn)，并且在底層基板之中和之上形成第二有效層，如以下更詳細(xì)描述的。此技術(shù)一般能夠?qū)崿F(xiàn)各種類型的有效層相對(duì)緊湊的垂直集成，且具有顯著減小的管芯面積以及增加的每晶片管芯。另外，在一些實(shí)施例中，多個(gè)有效層可使得CMOS器件能夠與其他類型的器件(諸如薄膜體聲波諧振器、表面聲波器件、薄膜板聲波諧振器(FPAR)、聲波濾波器、RF開關(guān)、無(wú)源組件、以及其他微機(jī)電系統(tǒng)(MEMS)器件)集成在同一單片半導(dǎo)體結(jié)構(gòu)中。

在圖1所示的示例中，半導(dǎo)體結(jié)構(gòu)100一般具有與操作晶片102接合的翻轉(zhuǎn)SOI晶片101。SOI晶片101一般具有在絕緣體層105(例如，埋氧化物)的兩個(gè)相對(duì)側(cè)(即，頂側(cè)/底側(cè)或上側(cè)/下側(cè))上的兩個(gè)有效層103和104。第一有效層103形成在SOI晶片101的常規(guī)半導(dǎo)體層106之中和之上。第二有效層104形成在SOI晶片101的底層常規(guī)基板層107、或在打薄原始基板層107之后留下的部分之中和之上。有效層103和104內(nèi)所示的組件僅是出于解說(shuō)性目的提供的，而并不必然描繪對(duì)本發(fā)明的限制。

另外，SOI晶片101一般包括互連層108和109，藉此可在有效層103和104的各種組件之間作出電連接?；ミB層108和109內(nèi)所示的組件僅是出于解說(shuō)性目的提供的，而并不必然描繪對(duì)本發(fā)明的限制。在一些實(shí)施例中，例如，這些有效層之一(例如，104)可包括RF/MEMS器件110(除其他組件以外)，并且另一有效層(例如，103)可包括用于控制MEMS器件110的操作的電路系統(tǒng)的CMOS器件111(除其他組件以外)。

操作晶片102一般包括操作基板層112、接合層113、以及可任選的富陷阱層(TRL)114。在形成第一有效層103和第一互連層108之后，操作晶片102接合至(如圖所示翻轉(zhuǎn)的)SOI晶片101的頂表面。操作晶片102一般用于在處理SOI晶片101的基板層107以及形成第二有效層104和第二互連層109時(shí)為半導(dǎo)體結(jié)構(gòu)100提供結(jié)構(gòu)穩(wěn)定性。在一些實(shí)施例中，結(jié)構(gòu)穩(wěn)定性方面使得SOI晶片101的基板層107能夠在形成第二有效層104之前被打薄。

本文中將第一和第二有效層103和104以及第一和第二互連層108和109描述為被分別構(gòu)建到半導(dǎo)體層106和基板層107之中和之上。這種類型的制造技術(shù)被稱為“單片”式制造。一種不同的有效層制造技術(shù)被稱為“層轉(zhuǎn)移”式，其涉及在多個(gè)分開的晶片之中和之上形成有效層，之后將這些有效層之一轉(zhuǎn)移到另一有效層的晶片之上。對(duì)于這兩種技術(shù)而言存在各種優(yōu)點(diǎn)和缺點(diǎn)。例如，單片式一般要求串行處理每個(gè)制造步驟；而層轉(zhuǎn)移式允許并行處理多個(gè)晶片，由此潛在地減少了制造最終半導(dǎo)體結(jié)構(gòu)的總時(shí)間。然而，單片式一般不需要花費(fèi)多個(gè)基板，不需要晶片接合或晶片分裂步驟，不需要顯著的研磨或回蝕步驟，不需要精確的晶片對(duì)準(zhǔn)以供接合，并且不需要資本投資于可執(zhí)行晶片接合相關(guān)步驟的制造機(jī)器。在一些情境(諸如對(duì)操作晶片102的晶片接合)中可能發(fā)生這些優(yōu)點(diǎn)的一些一般例外。然而，由于在接合之前操作晶片102不具有附加電路系統(tǒng)，因此不需要晶片101和102的高精度對(duì)準(zhǔn)。由此，與其中多個(gè)晶片上的多個(gè)有效層經(jīng)由層轉(zhuǎn)移工藝來(lái)集成的辦法相比，操作晶片102的接合步驟可以相對(duì)簡(jiǎn)單且便宜。

根據(jù)用于形成圖1的半導(dǎo)體結(jié)構(gòu)100的一些實(shí)施例的簡(jiǎn)化示例制造過(guò)程通過(guò)圖2-5來(lái)示出。該過(guò)程一般始于SOI晶片101具有在半導(dǎo)體層106與基板層107之間的絕緣體層105(例如，埋氧化物)，如圖2所示。隨后使用大多數(shù)是常規(guī)的工藝步驟來(lái)在半導(dǎo)體層106的“頂”或“上”表面之中和之上形成第一有效層103。在其中有效層103中的有效器件是CMOS晶體管的情境中，這些工藝步驟是通常與單晶片單片CMOS制造相關(guān)聯(lián)的那些工藝步驟。另外，作為操作晶片102中的TRL 114的替代或補(bǔ)充，SOI晶片101可包括如在與本申請(qǐng)同日提交的具有代理人案卷號(hào)IOSEP009CIP4的美國(guó)專利申請(qǐng)__/__,__中所公開地那樣形成的TRL。該申請(qǐng)的公開內(nèi)容通過(guò)引用被完整納入于此。

隨后在第一有效層103的“頂”或“上”表面上形成第一互連層108。由于SOI晶片101隨后從圖2所示的取向被翻轉(zhuǎn)，出于描述一致性的益處，SOI晶片101參照?qǐng)D2被稱為“頂部”(或“上部”或“前部”)的部分將繼續(xù)在本文中被稱為“頂部”(或“上部”或“前部”)，并且SOI晶片101被稱為“底部”(或“下部”或“背部”)的部分將繼續(xù)在本文中被稱為“底部”(或“下部”或“背部”)，即便在SOI晶片101已被翻轉(zhuǎn)之后也如此。因此，在圖1中，總體半導(dǎo)體結(jié)構(gòu)100的“頂部”被認(rèn)為與SOI晶片101的“底部”相同。同樣，當(dāng)總體半導(dǎo)體結(jié)構(gòu)100的頂部正被處理時(shí)，這被認(rèn)為是對(duì)SOI晶片101的“背側(cè)”處理。

另外，出于本文描述的目的，當(dāng)材料或?qū)颖惶砑又辆瑫r(shí)，所添加的材料或?qū)颖徽J(rèn)為變成該晶片的一部分。同樣，當(dāng)材料或?qū)颖粡木瞥龝r(shí)，所移除的材料或?qū)硬辉俦徽J(rèn)為是該晶片的一部分。因此，例如，附圖中被指定為SOI晶片101或操作晶片102的元件可在其正被處理時(shí)在尺寸或厚度上增大或減小。

同樣，出于本文描述的目的，在材料或?qū)颖惶砑又辆驈木瞥龝r(shí)的處理期間，被稱為晶片的“頂表面”或“底表面”的表面可以改變。例如，第一有效層103通過(guò)前側(cè)處理被形成在SOI晶片101的頂表面之中和之上，但是被置于SOI晶片101上的材料創(chuàng)建新的頂表面。由此，第一互連層108形成在該新的頂表面上。然后，當(dāng)操作晶片102接合至SOI晶片101時(shí)，其被接合至SOI晶片101的又一新的頂表面。

此外，本文描述了各種材料層。然而，這些層中的一些層之間不必然存在明顯的分界線。例如，在互連層108或109的制造期間形成的一些材料可延伸到其他層中。例如，穿半導(dǎo)體通孔(TSV)可被形成為穿過(guò)有效層103或104以及絕緣體層105。交疊層的其他示例也可變得明顯。

根據(jù)用于形成圖1的半導(dǎo)體結(jié)構(gòu)100的一些實(shí)施例的該簡(jiǎn)化示例制造過(guò)程繼續(xù)形成操作晶片102，如圖3所示。在操作基板層112上形成接合層113和TRL 114。操作基板層112一般足夠厚以便為半導(dǎo)體結(jié)構(gòu)100提供結(jié)構(gòu)穩(wěn)定性或強(qiáng)度。TRL 114通過(guò)任何恰適的技術(shù)(例如，注入高能粒子的離子(例如，惰性氣體、硅、氧、碳、鍺等)、輻照操作晶片102、沉積高電阻率材料、損壞操作基板層112的暴露表面等)來(lái)形成。在一些實(shí)施例中，TRL 114如在與本申請(qǐng)同日提交的具有代理人案卷號(hào)IOSEP009CIP4的美國(guó)專利申請(qǐng)__/__,中所公開地那樣來(lái)形成。該申請(qǐng)的公開內(nèi)容通過(guò)引用被完整納入于此。接合層113可以是能夠接合至SOI晶片101頂表面處的材料的任何恰適的材料。對(duì)于有或沒(méi)有接合層113的其他實(shí)施例也可使用其他接合技術(shù)。在一些實(shí)施例中，接合層113可與TRL 114相組合。在一些實(shí)施例中，整個(gè)操作晶片102將是TRL 114。

如圖4所示，圖2的SOI晶片101接合至圖3的操作晶片102。SOI晶片101相對(duì)于其在圖2中的取向在圖4中被翻轉(zhuǎn)。操作晶片102所接合到的SOI晶片101的表面是頂表面，其與基板層107的絕緣體層相對(duì)。該步驟使得SOI晶片101的底側(cè)或背側(cè)暴露以供處理。操作晶片102在該處理期間提供結(jié)構(gòu)穩(wěn)定性。

基板層107的一部分被移除，由此打薄基板層107，如圖5所示。基板層107的剩余部分足夠厚以被用作新半導(dǎo)體層以用于形成第二有效層(諸如圖1中的第二有效層104)。

在一些實(shí)施例中，由于MEMS器件110要形成在第二有效層104中，因此可在基板層107中形成腔體115。腔體115至少部分地圍繞MEMS器件110。腔體115可通過(guò)任何恰適的技術(shù)(例如，定向蝕刻、各向異性蝕刻、各向同性蝕刻等)來(lái)形成。腔體115提供隔離、改善的熱性能和/或用于釋放MEMS器件110的材料。填充材料隨后被放置在腔體115內(nèi)并例如通過(guò)CMP被平坦化。填充材料針對(duì)形成第二有效層104的材料而言可具有選擇性，因此填充材料可稍后被移除以釋放MEMS器件110。在一些實(shí)施例中，腔體115可延伸到絕緣體層105中，因此填充材料針對(duì)該絕緣體材料而言可具有選擇性。

隨后在基板層107的剩余部分之中和之上形成第二有效層104。在一些實(shí)施例中，在第二有效層104內(nèi)制造MEMS器件110是按與常規(guī)工藝相反的次序來(lái)進(jìn)行的。此相反過(guò)程可輔助簡(jiǎn)化針對(duì)低溫(例如，小于200℃)的接合和互連。

隨后在第二有效層104上(并且穿過(guò)這兩個(gè)有效層103和104)形成第二互連層109以產(chǎn)生圖1所示的半導(dǎo)體結(jié)構(gòu)100。在一些實(shí)施例中，這兩個(gè)有效層103和104之間的一些電連接可用埋觸點(diǎn)來(lái)形成(例如，在總體制造過(guò)程早期形成TSV)。還可形成電連接焊盤116和重分布層(未示出)以用于外部電連接。穿過(guò)不止一個(gè)層的電互連(例如，TSV)可提供這兩個(gè)互連層108和109以及有效層103和104中的任何兩個(gè)或更多個(gè)組件之間的電連接，例如，互連層108和109中的金屬化之間的TSV互連、或者互連層108或109之一中的金屬化與有效層108或109之一中的有效器件(例如，源極、漏極或柵極區(qū)域)之間的TSV互連。

納入了本發(fā)明的替換實(shí)施例的替換半導(dǎo)體結(jié)構(gòu)200在圖6中示出。在此情形中，許多元件類似于圖1所示的實(shí)施例中的元件，因?yàn)榇藢?shí)施例可從半導(dǎo)體結(jié)構(gòu)100來(lái)構(gòu)建。然而，操作基板層112的一部分被移除，由此打薄操作基板層112。操作基板層112的剩余部分足夠厚以被用作新半導(dǎo)體層以用于形成第三有效層201，由此單片地形成又一有效層。在一些實(shí)施例中，如果半導(dǎo)體結(jié)構(gòu)100的現(xiàn)有厚度未提供足夠的結(jié)構(gòu)穩(wěn)定性，則另一操作晶片(未示出)可接合至半導(dǎo)體結(jié)構(gòu)100以在后續(xù)處理期間提供結(jié)構(gòu)穩(wěn)定性。

在一些實(shí)施例中，MEMS器件202形成在第三有效層201中，以使得可能需要在操作基板層112中形成腔體203。腔體203可通過(guò)任何恰適的技術(shù)(例如，定向蝕刻、各向異性蝕刻、各向同性蝕刻等)來(lái)形成。腔體203提供隔離、改善的熱性能和/或用于釋放MEMS器件202的材料。填充材料隨后被放置在腔體203內(nèi)并例如通過(guò)CMP被平坦化。填充材料針對(duì)第三有效層201的材料而言可具有選擇性，因此填充材料可稍后被移除以釋放MEMS器件202。

隨后在操作基板層112的剩余部分之中和之上形成第三有效層201。

隨后在第三有效層201上(并且穿通至第一有效層103)形成第三互連層204以產(chǎn)生圖6所示的半導(dǎo)體結(jié)構(gòu)200。在一些實(shí)施例中，第一和第三有效層103和201之間的一些電連接可用埋觸點(diǎn)來(lái)形成(例如，在總體制造過(guò)程早期形成TSV)。第三有效層201還可經(jīng)由這些層與互連層108中的共用電路節(jié)點(diǎn)之間的觸點(diǎn)被連接至第二有效層104。還可形成電連接焊盤(未示出)和重分布層(未示出)以用于該替換半導(dǎo)體結(jié)構(gòu)200底側(cè)上的外部電連接。替換地或組合地，還可形成電連接焊盤116和重分布層(未示出)以用于至該替換半導(dǎo)體結(jié)構(gòu)200底側(cè)的外部電連接。

盡管本發(fā)明的實(shí)施例已經(jīng)主要參照其特定實(shí)施例作了討論，但是其他變型也是可能的。所描述的系統(tǒng)的各種配置可被用于替代或者補(bǔ)充本文中呈現(xiàn)的配置。例如，可在恰適的地方包括附加組件。作為另一示例，諸配置是一般性地參照某些半導(dǎo)體組件類型和組合來(lái)描述的，但是其他半導(dǎo)體組件類型和/或組合可作為所描述的配置的補(bǔ)充或替換來(lái)使用。

本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，前面的描述僅作為示例，而并非旨在限定本發(fā)明。除非在權(quán)利要求中另行指示，否則本公開中的任何內(nèi)容都不應(yīng)當(dāng)指示本發(fā)明限定于所示出和描述的具有特定類型的半導(dǎo)體組件的系統(tǒng)。除非在權(quán)利要求中另行指示，否則本公開中的任何內(nèi)容都不應(yīng)當(dāng)指示本發(fā)明限定于要求特定形式的半導(dǎo)體處理或集成電路的系統(tǒng)。一般而言，所呈現(xiàn)的任何示圖僅僅旨在指示一個(gè)可能的配置，并且很多變形是可能的。本領(lǐng)域技術(shù)人員還將領(lǐng)會(huì)，與本發(fā)明一致的方法和系統(tǒng)適用于在廣范圍的應(yīng)用中使用。

盡管已經(jīng)參考本發(fā)明的具體實(shí)施例詳細(xì)描述了本說(shuō)明書，但是應(yīng)領(lǐng)會(huì)，本領(lǐng)域技術(shù)人員在理解了上述內(nèi)容之后，可以容易地想到這些實(shí)施例的變更、變型或等效方案。對(duì)本發(fā)明的這些及其他修改和變型可由本領(lǐng)域技術(shù)人員實(shí)踐，而不脫離本發(fā)明的精神和范圍，這在所附權(quán)利要求中更加具體地進(jìn)行了闡述。