本發(fā)明涉及半導(dǎo)體裝置。

背景技術(shù)：

在MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)等半導(dǎo)體裝置中，能夠?qū)?nèi)置二極管用作回流二極管。例如，在專利文獻(xiàn)1中，提出了將作為回流二極管的SBD(Schottky Barrier Diode，肖特基勢(shì)壘二極管)內(nèi)置于MOSFET的部件單元內(nèi)而進(jìn)行利用的方法。

專利文獻(xiàn)1：日本特開(kāi)2003－017701號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

在MOSFET等半導(dǎo)體裝置中內(nèi)置有pn二極管。因此，當(dāng)在針對(duì)pn二極管施加有正向的電壓的狀態(tài)下pn二極管進(jìn)行動(dòng)作時(shí)，對(duì)漂移層注入少數(shù)載流子。

此時(shí)，已知所注入的少數(shù)載流子與漂移層中的多數(shù)載流子發(fā)生再次結(jié)合，由于與其相伴地產(chǎn)生的能量(再次結(jié)合能量)，根據(jù)半導(dǎo)體，其周期構(gòu)造被擾亂，產(chǎn)生結(jié)晶缺陷。特別在碳化硅的情況下，其帶隙大，所以再次結(jié)合能量大，還具有各種穩(wěn)定的結(jié)晶構(gòu)造，所以結(jié)晶構(gòu)造容易變化。因此，容易產(chǎn)生pn二極管的動(dòng)作所致的結(jié)晶缺陷。

被擾亂的結(jié)晶構(gòu)造電性地成為高電阻，所以特別是當(dāng)在MOSFET的有源區(qū)域(即具有包括溝道的部件單元的區(qū)域)產(chǎn)生這樣的現(xiàn)象時(shí)，導(dǎo)通電阻、即針對(duì)源極漏極之間的正向電流的元件電阻變大，使得通過(guò)相同的電流密度的情況下的導(dǎo)通損耗變大。

通電損耗是MOSFET中的支配性的損耗之一，所以在MOSFET中，有源區(qū)域的pn二極管的動(dòng)作所引起的結(jié)晶缺陷的產(chǎn)生引起使MOSFET的放熱增大并使長(zhǎng)期性的穩(wěn)定動(dòng)作變得困難的問(wèn)題。

在內(nèi)置有SBD的MOSFET的情況下，通過(guò)將SBD的擴(kuò)散電位設(shè)計(jì)得比pn結(jié)的擴(kuò)散電位低，在回流動(dòng)作時(shí)，在直至有源區(qū)域的pn二極管進(jìn)行動(dòng)作的期間，在所內(nèi)置的SBD中流過(guò)單極性電流。因此，關(guān)于一定量的電流，能夠在沒(méi)有pn二極管的動(dòng)作的狀態(tài)下使得通過(guò)回流電流，能夠避免導(dǎo)通電阻的增大。

但是，在專利文獻(xiàn)1所記載的末端布局中，在增加在MOSFET中流過(guò)的回流電流的情況下，存在如下問(wèn)題：從MOSFET的部件單元群中的配置在接近末端部的區(qū)域的部件單元向配置在有源區(qū)域的中央的部件單元，pn二極管依次以低的源極漏極間電壓進(jìn)行動(dòng)作。

在如超過(guò)這樣的電壓那樣的使用條件下長(zhǎng)時(shí)間使用半導(dǎo)體裝置的情況下，產(chǎn)生如下問(wèn)題：從外周部向中央部，部件單元中的導(dǎo)通電阻依次增大，芯片整體的導(dǎo)通電阻也增大。

為了將芯片整體的導(dǎo)通電阻的增大抑制為容許量以下，需要限制在元件整體中流過(guò)的回流電流，限制在配置在接近末端部的區(qū)域的部件單元的pn二極管中流過(guò)的電流。這意味著需要使為了使所期望的電流流過(guò)而所需的芯片尺寸增大，意味著使芯片成本增大。

本發(fā)明是為了解決如上所述的問(wèn)題而完成的，其目的在于提供能夠在末端附近的部件單元中的pn二極管進(jìn)行動(dòng)作之前使在芯片整體中流過(guò)的電流值增大并實(shí)現(xiàn)芯片尺寸縮小和基于此的芯片成本降低的半導(dǎo)體裝置。

本發(fā)明的一個(gè)方式涉及的半導(dǎo)體裝置具備：第一導(dǎo)電類型的漂移層，形成在第一導(dǎo)電類型的半導(dǎo)體基板上；第二導(dǎo)電類型的第一阱區(qū)域，在所述漂移層表面層相互相離地設(shè)置有多個(gè)；第二導(dǎo)電類型的第二阱區(qū)域，在所述漂移層表面層在俯視時(shí)夾著多個(gè)所述第一阱區(qū)域整體而形成，所述第二阱區(qū)域的形成面積比各所述第一阱區(qū)域?qū)?；第一?dǎo)電類型的第一相離區(qū)域，在各所述第一阱區(qū)域內(nèi)，從各所述第一阱區(qū)域表面層沿深度方向貫通而形成；第一導(dǎo)電類型的源極區(qū)域，在各所述第一阱區(qū)域表面層，在俯視時(shí)夾著所述第一相離區(qū)域而形成；第一肖特基電極，設(shè)置在所述第一相離區(qū)域上；第一歐姆電極，與各所述第一阱區(qū)域和各所述源極區(qū)域接觸，并設(shè)置在各所述第一阱區(qū)域上和各所述源極區(qū)域上；第一導(dǎo)電類型的第二相離區(qū)域，是使各所述第一阱區(qū)域相互相離的區(qū)域；第二歐姆電極，設(shè)置在所述第二阱區(qū)域上；第一導(dǎo)電類型的第三相離區(qū)域，在所述第二阱區(qū)域內(nèi)的與所述第二歐姆電極相比更接近第一阱區(qū)域的位置處，從所述第二阱區(qū)域表面層沿深度方向貫通而形成；第二肖特基電極，設(shè)置在所述第三相離區(qū)域上；柵極電極，在除了設(shè)置有所述第一及第二肖特基電極和所述第一及第二歐姆電極的位置以外的所述第一及第二阱區(qū)域上的一部分處，隔著第一絕緣膜設(shè)置；第二絕緣膜，覆蓋所述柵極電極而形成；以及源極電極，覆蓋所述第一及第二肖特基電極、所述第一及第二歐姆電極以及所述第二絕緣膜而設(shè)置。

另外，本發(fā)明的另一方式涉及的半導(dǎo)體裝置具備：第一導(dǎo)電類型的漂移層，形成在第一導(dǎo)電類型的半導(dǎo)體基板上；第二導(dǎo)電類型的第一阱區(qū)域，在所述漂移層表面層相互相離地設(shè)置有多個(gè)；第二導(dǎo)電類型的第二阱區(qū)域，在所述漂移層表面層在俯視時(shí)夾著多個(gè)所述第一阱區(qū)域中的一部分而形成，所述第二阱區(qū)域的形成面積比各所述第一阱區(qū)域?qū)?；傳感區(qū)域，包括多個(gè)所述第一阱區(qū)域中的至少一個(gè)所述第一阱區(qū)域，且在俯視時(shí)被第二阱區(qū)域夾著，從而與其它所述第一阱區(qū)域分離；第一導(dǎo)電類型的第一相離區(qū)域，至少在所述傳感區(qū)域處的各所述第一阱區(qū)域內(nèi)，從各所述第一阱區(qū)域表面層沿深度方向貫通而形成；第一導(dǎo)電類型的源極區(qū)域，至少在所述傳感區(qū)域處的各所述第一阱區(qū)域表面層，在俯視時(shí)夾著所述第一相離區(qū)域而形成；第一肖特基電極，設(shè)置在所述第一相離區(qū)域上；第一歐姆電極，至少設(shè)置在所述傳感區(qū)域處的各所述第一阱區(qū)域上和各所述源極區(qū)域上；第一導(dǎo)電類型的第二相離區(qū)域，是使各所述第一阱區(qū)域相互相離的區(qū)域；第二歐姆電極，設(shè)置在所述第二阱區(qū)域上；第一導(dǎo)電類型的第三相離區(qū)域，在所述第二阱區(qū)域內(nèi)的與所述第二歐姆電極相比更接近所述傳感區(qū)域的位置處，從所述第二阱區(qū)域表面層沿深度方向貫通而形成；第二肖特基電極，設(shè)置在所述第三相離區(qū)域上；柵極電極，在除了設(shè)置有所述第一及第二肖特基電極和所述第一及第二歐姆電極的位置以外的所述第一及第二阱區(qū)域上的一部分處，隔著第一絕緣膜設(shè)置；第二絕緣膜，覆蓋所述柵極電極而形成；以及傳感電極，覆蓋所述第一肖特基電極和所述第一歐姆電極而設(shè)置。

根據(jù)本發(fā)明的上述方式，通過(guò)具備從第二阱區(qū)域表面層沿深度方向貫通而形成的第一導(dǎo)電類型的第三相離區(qū)域和設(shè)置在第三相離區(qū)域上的第二肖特基電極，在回流狀態(tài)下發(fā)生該第二肖特基電極周邊的漂移層中的電壓下降，緩和對(duì)位于有源區(qū)域的第一阱區(qū)域的pn二極管施加的電壓。因此，能夠抑制pn二極管的動(dòng)作，能夠使更多的電流在SBD中回流。其結(jié)果，在芯片整體中以單極性電流流過(guò)的回流電流變大，能夠降低芯片尺寸。

本發(fā)明的目的、特征、局面以及優(yōu)點(diǎn)通過(guò)以下的詳細(xì)的說(shuō)明和附圖變得更加清楚。

附圖說(shuō)明

圖1是實(shí)施方式的SBD內(nèi)置MOSFET的部件單元的剖面示意圖。

圖2是實(shí)施方式的SBD內(nèi)置MOSFET的部件單元的俯視示意圖。

圖3是實(shí)施方式的SBD內(nèi)置MOSFET的部件單元的俯視示意圖。

圖4是示意地表示實(shí)施方式的半導(dǎo)體裝置整體的俯視示意圖。

圖5是實(shí)施方式的半導(dǎo)體裝置的剖面示意圖、俯視示意圖以及不使用本發(fā)明的情況下的剖面示意圖。

圖6是實(shí)施方式的半導(dǎo)體裝置的剖面示意圖、俯視示意圖以及不使用本發(fā)明的情況下的剖面示意圖。

圖7是示出針對(duì)SBD內(nèi)置MOSFET的部件單元，通過(guò)器件仿真計(jì)算回流狀態(tài)下的電流電壓特性而得到的結(jié)果的圖。

圖8是不內(nèi)置SBD的MOSFET的部件單元的剖面示意圖。

圖9是示出驗(yàn)證實(shí)施方式的效果而得到的仿真結(jié)果的圖。

圖10是示出驗(yàn)證實(shí)施方式的效果而得到的仿真結(jié)果的圖。

圖11是示出在MOSFET中在源極漏極之間施加電壓的情況下的等電位線的圖。

圖12是示出針對(duì)SBD內(nèi)置MOSFET的部件單元，通過(guò)器件仿真計(jì)算回流狀態(tài)下的電流電壓特性而得到的結(jié)果的圖。

圖13是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖14是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖15是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖16是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖17是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖18是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖19是實(shí)施方式的半導(dǎo)體裝置的俯視示意圖。

圖20是示意地表示內(nèi)置實(shí)施方式的電流傳感器的半導(dǎo)體裝置整體的俯視示意圖。

圖21是實(shí)施方式的半導(dǎo)體裝置的剖面示意圖。

圖22是不使用本發(fā)明的情況下的剖面示意圖。

圖23是實(shí)施方式的半導(dǎo)體裝置的剖面示意圖。

圖24是實(shí)施方式的SBD內(nèi)置MOSFET的部件單元的剖面示意圖。

符號(hào)說(shuō)明

10：基板；20：漂移層；21：第二相離區(qū)域；22：第一相離區(qū)域；23、23b、23c、23d：第三相離區(qū)域；24：第四相離區(qū)域；30：阱區(qū)域；31、31a、31b、31c、31f：寬域阱區(qū)域；35、35f：第一阱接觸區(qū)域；37：JTE區(qū)域；40：源極區(qū)域；50：柵極絕緣膜；52：場(chǎng)絕緣膜；55、55a：層間絕緣膜；60、60a、82：柵極電極；70：歐姆電極；71：背面歐姆電極；75：肖特基電極；80、80a：源極電極；81：傳感電極；85：漏極電極；91：阱接觸孔；92：SBD接觸孔；95：柵極接觸孔。

具體實(shí)施方式

以下，參照添加的附圖，說(shuō)明實(shí)施方式。此外，附圖是示意地示出的，在不同的附圖中分別示出的圖像的尺寸以及位置的相互關(guān)系未必準(zhǔn)確地記載，而能夠適當(dāng)?shù)刈兏?。另外，在以下的說(shuō)明中，設(shè)為對(duì)同樣的結(jié)構(gòu)要素附加相同的符號(hào)而圖示，它們的名稱以及功能也是同樣的。因此，有時(shí)省略關(guān)于它們的詳細(xì)的說(shuō)明。

另外，在以下的說(shuō)明中，有時(shí)使用“上”、“下”、“側(cè)”、“底”、“表”或者“背”等意味著特定的位置以及方向的用語(yǔ)，但這些用語(yǔ)是為了便于容易理解實(shí)施方式的內(nèi)容而使用的，與實(shí)際實(shí)施時(shí)的方向無(wú)關(guān)。

在以下的實(shí)施方式中，使用碳化硅(SiC)半導(dǎo)體裝置作為半導(dǎo)體裝置的一個(gè)例子，特別，將以第一導(dǎo)電類型為n型、以第二導(dǎo)電類型為p型的n溝道碳化硅MOSFET舉出為例子來(lái)進(jìn)行說(shuō)明。

<第一實(shí)施方式>

<結(jié)構(gòu)>

首先，說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)。圖1是配置在有源區(qū)域的SBD內(nèi)置MOSFET的部件單元的剖面示意圖。圖2是從上觀察SBD內(nèi)置MOSFET的部件單元的圖，透過(guò)圖1的電極或者絕緣膜等，而僅表現(xiàn)形成半導(dǎo)體層的區(qū)域(半導(dǎo)體區(qū)域)。

如圖1所示，在半導(dǎo)體裝置中，在具有4H的多型的、包含n型(第一導(dǎo)電類型)、低電阻的碳化硅的基板10的第一主面上，形成有包含n型(第一導(dǎo)電類型)的碳化硅的漂移層20。

在圖1以及圖2中，關(guān)于包含碳化硅的基板10，第一主面的面方位是(0001)面，相對(duì)c軸方向傾斜4°。

漂移層20是第一雜質(zhì)濃度的n型(第一導(dǎo)電類型)半導(dǎo)體層。在漂移層20的表面層，相互相離地形成有多個(gè)含有作為p型(第二導(dǎo)電類型)的雜質(zhì)的鋁(Al)的p型(第二導(dǎo)電類型)的阱區(qū)域30。阱區(qū)域30的p型(第二導(dǎo)電類型)的雜質(zhì)濃度設(shè)為第二雜質(zhì)濃度。

在部件單元內(nèi)剖視時(shí)，圖1所示的阱區(qū)域30在兩個(gè)部位相互相離地形成。使各阱區(qū)域30相離的區(qū)域是被稱為第二相離區(qū)域21的n型(第一導(dǎo)電類型)的區(qū)域。第二相離區(qū)域21是形成于漂移層20的表面層部的區(qū)域，設(shè)為在深度方向上從漂移層20的表面至與阱區(qū)域30的深度相同的深度的區(qū)域。

另一方面，在各阱區(qū)域30內(nèi)，形成有從各阱區(qū)域30表面層沿深度方向貫通而形成的第一導(dǎo)電類型的第一相離區(qū)域22。第一相離區(qū)域22是位于后述肖特基電極75的正下方的區(qū)域。

在阱區(qū)域30的表面層側(cè)，部分性地形成有含有作為n型(第一導(dǎo)電類型)的雜質(zhì)的氮(N)的、n型(第一導(dǎo)電類型)的源極區(qū)域40。源極區(qū)域40形成為比阱區(qū)域30的深度淺。源極區(qū)域40在俯視時(shí)夾著第一相離區(qū)域22而形成。

另外，在漂移層20的表面層側(cè)，期望的是在被夾在源極區(qū)域40與第一相離區(qū)域22之間的阱區(qū)域30上，形成有含有作為p型(第二導(dǎo)電類型)的雜質(zhì)的鋁(Al)的p型(第二導(dǎo)電類型)的第一阱接觸區(qū)域35。

另外，跨越第二相離區(qū)域21的表面、阱區(qū)域30的表面以及源極區(qū)域40的一部分的表面，形成有包含氧化硅的柵極絕緣膜50。

進(jìn)而，在柵極絕緣膜50的表面，以與第二相離區(qū)域21、阱區(qū)域30以及源極區(qū)域40的端部對(duì)應(yīng)的方式，形成有柵極電極60。此外，將阱區(qū)域30中的、被第二相離區(qū)域21和源極區(qū)域40夾著并隔著柵極絕緣膜50而與柵極電極60對(duì)應(yīng)且在導(dǎo)通動(dòng)作時(shí)形成反轉(zhuǎn)層的區(qū)域稱為溝道區(qū)域。

在柵極絕緣膜50上，以覆蓋柵極電極60的方式，形成有包含氧化硅的層間絕緣膜55。在源極區(qū)域40中的未被柵極絕緣膜50覆蓋的區(qū)域的表面、和第一阱接觸區(qū)域35中的與源極區(qū)域40接觸的一側(cè)的一部分的表面，形成有用于降低與碳化硅的接觸電阻的源極側(cè)的歐姆電極70。此外，阱區(qū)域30能夠經(jīng)由低電阻的第一阱接觸區(qū)域35，與源極側(cè)的歐姆電極70容易地進(jìn)行電子的交換。

在第一相離區(qū)域22的表面，形成有肖特基電極75，肖特基電極75與第一相離區(qū)域22的碳化硅進(jìn)行肖特基連接。肖特基電極75期望至少包含第一相離區(qū)域22的表面，但也可以不包含。該肖特基電極75也可以在阱區(qū)域30上，在當(dāng)俯視時(shí)被歐姆電極70夾著的位置設(shè)置。另外，該肖特基電極75也可以如圖24所例示那樣，還延伸設(shè)置至層間絕緣膜55上。

在源極側(cè)的歐姆電極70、肖特基電極75以及層間絕緣膜55上，形成有源極電極80。該源極電極80使源極側(cè)的歐姆電極70和肖特基電極75電短路。即，電連接源極側(cè)的歐姆電極70和肖特基電極75。

在基板10的與第一主面相反的一側(cè)的第二主面、即背面?zhèn)?，隔著背面歐姆電極71形成有漏極電極85。另外，雖然未圖示，但在半導(dǎo)體裝置內(nèi)的不存在部件單元的區(qū)域的一部分，柵極電極60經(jīng)由在層間絕緣膜55中形成的柵極接觸孔，與柵極焊盤以及柵極布線電短路。

此外，之后會(huì)詳細(xì)地說(shuō)明，第二相離區(qū)域21是在MOSFET導(dǎo)通時(shí)流過(guò)導(dǎo)通電流的路徑，第一相離區(qū)域22是流過(guò)作為SBD的回流電流的單極性電流的路徑。

另外，關(guān)于部件單元的形狀，不僅能夠采用圖2所示那樣的網(wǎng)格形狀，另外還能夠采用圖3所示那樣的條紋形狀等各種形狀。此外，圖3是從上觀察SBD內(nèi)置MOSFET的部件單元的圖。

圖4是從上即從第一主面?zhèn)扔^察半導(dǎo)體裝置的圖，用虛線表現(xiàn)有源區(qū)域的平面位置。源極電極80被形成為包含有源區(qū)域的平面位置。另外，與源極電極80電絕緣的柵極電極82形成在第一主面上。在本申請(qǐng)中，將半導(dǎo)體裝置整體中的、部件單元周期性地排列的有源區(qū)域以外的區(qū)域稱為無(wú)效區(qū)域而進(jìn)行說(shuō)明。

圖5(a)部是說(shuō)明有源區(qū)域的末端部分中的、與柵極電極82鄰接的部位的構(gòu)造的圖，是與圖4的a-a’的位置相當(dāng)?shù)钠拭媸疽鈭D。另外，圖5(b)部是圖5(a)部的部位的俯視示意圖，透過(guò)電極以及絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。圖5(c)部是在相同的部位不使用本發(fā)明的情況下的剖面示意圖。

圖6(a)部是說(shuō)明有源區(qū)域的末端部分中的、不存在柵極電極82而與芯片末端部分鄰接的部位的構(gòu)造的圖，是與圖4的b-b’的位置相當(dāng)?shù)钠拭媸疽鈭D。另外，圖6(b)部是圖6(a)部的部位的俯視示意圖，透過(guò)電極或者絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。圖6(c)部是在相同的部位不使用本發(fā)明的情況下的剖面示意圖。

在圖5中，柵極電極82形成在層間絕緣膜55上，經(jīng)由在層間絕緣膜55的一部分中形成的柵極接觸孔95而與柵極電極60電連接。在有源區(qū)域的周圍，從最外周的部件單元的阱區(qū)域30，隔著與第二相離區(qū)域21相同的寬度的n型區(qū)域，形成有形成面積比阱區(qū)域30寬的寬域阱區(qū)域31。

該寬域阱區(qū)域31的平面位置包含柵極電極82的平面位置。寬域阱區(qū)域31在有源區(qū)域附近的位置，經(jīng)由在層間絕緣膜55的與阱區(qū)域30鄰接的一側(cè)的一部分中形成的阱接觸孔91而與源極電極80連接。另外，在與阱接觸孔91接觸的寬域阱區(qū)域31的表面層部，形成有第一阱接觸區(qū)域35以及歐姆電極70(第二歐姆電極)。在相比于形成有阱接觸孔91以及比阱接觸孔91遠(yuǎn)離阱區(qū)域30的位置的SBD接觸孔92的平面位置進(jìn)一步遠(yuǎn)離有源區(qū)域的位置的一部分，在比漂移層20更上層并且比柵極電極60更下層，形成有膜厚比柵極絕緣膜50厚的場(chǎng)絕緣膜52。

在圖6中，在有源區(qū)域的周圍，從最外周的部件單元的阱區(qū)域30，隔著與第二相離區(qū)域21相同的寬度的n型區(qū)域，形成有面積比阱區(qū)域30寬的寬域阱區(qū)域31。在該寬域阱區(qū)域31的更靠外的元件外周側(cè)，形成有雜質(zhì)濃度比寬域阱區(qū)域31低的p型的JTE(Junction Termination Extention，結(jié)終端延展)區(qū)域37，與寬域阱區(qū)域31連接。

寬域阱區(qū)域31經(jīng)由在層間絕緣膜55的與阱區(qū)域30鄰接的一側(cè)的一部分中形成的阱接觸孔91而與源極電極80連接。另外，在與阱接觸孔91接觸的寬域阱區(qū)域31的表面層部，形成有第一阱接觸區(qū)域35以及歐姆電極70。

在a-a’的位置(參照?qǐng)D4)以及b-b’的位置(參照?qǐng)D4)中的任意的位置，都僅在使用本發(fā)明的情況(圖5(a)部以及(b)部、圖6(a)部以及(b)部)下，在最外周的部件單元的阱區(qū)域30與阱接觸孔91之間，配置有去除層間絕緣膜55的一部分和柵極絕緣膜50的一部分而形成的SBD接觸孔92，源極電極80經(jīng)由該SBD接觸孔92而與在碳化硅上沉積而形成的肖特基電極75接觸。在肖特基電極75下部，存在未形成寬域阱區(qū)域31的第三相離區(qū)域23。即，第三相離區(qū)域23是被寬域阱區(qū)域31包圍且由于形成寬域阱區(qū)域31的p型注入缺損而成為n型區(qū)域的區(qū)域。即，第三相離區(qū)域23在寬域阱區(qū)域31內(nèi)，從寬域阱區(qū)域31表面層沿深度方向貫通而形成。由此，在無(wú)效區(qū)域，形成被寬域阱區(qū)域31包圍的SBD。

不論是形成在有源區(qū)域的SBD，還是形成在無(wú)效區(qū)域的SBD，其擴(kuò)散電位都低于在碳化硅中形成的pn結(jié)的擴(kuò)散電位。

<制造方法>

接下來(lái)，說(shuō)明作為本實(shí)施方式的半導(dǎo)體裝置的SBD內(nèi)置MOSFET的制造方法。

首先，在第一主面的面方位是(0001)面且具有4H的多型的、包含是n型且是低電阻的碳化硅的基板10的表面上，通過(guò)化學(xué)氣相沉積(Chemical Vapor Deposition，CVD)法，按照1×10¹⁴cm^-3～1×10¹⁷cm^-3的n型的雜質(zhì)濃度，使5μm～200μm的厚度的包含碳化硅的漂移層20外延生長(zhǎng)。

接下來(lái)，在漂移層20的表面通過(guò)光致抗蝕劑等形成注入掩模，將作為p型的雜質(zhì)的Al進(jìn)行離子注入。此時(shí)，Al的離子注入的深度設(shè)為不超過(guò)漂移層20的厚度的0.5μm～3μm左右。另外，設(shè)為離子注入的Al的雜質(zhì)濃度是1×10¹⁷cm^-3～1×10¹⁹cm^-3的范圍，高于漂移層20的第一雜質(zhì)濃度。之后，去除注入掩模。通過(guò)本工序，離子注入有Al的區(qū)域成為阱區(qū)域30以及寬域阱區(qū)域31。

接下來(lái)，在漂移層20的表面通過(guò)光致抗蝕劑等形成注入掩模，將作為p型的雜質(zhì)的Al進(jìn)行離子注入。此時(shí)，Al的離子注入的深度設(shè)為不超過(guò)漂移層20的厚度的0.5μm～3μm左右。另外，設(shè)為離子注入的Al的雜質(zhì)濃度是1×10¹⁶cm^-3～1×10¹⁸cm^-3的范圍，高于漂移層20的第一雜質(zhì)濃度，且低于阱區(qū)域30的Al濃度。之后，去除注入掩模。通過(guò)本工序，離子注入有Al的區(qū)域成為JTE區(qū)域37。

接下來(lái)，在漂移層20的表面通過(guò)光致抗蝕劑等形成注入掩模，對(duì)作為n型的雜質(zhì)的N進(jìn)行離子注入。N的離子注入深度設(shè)為比阱區(qū)域30的厚度淺。另外，設(shè)為離子注入的N的雜質(zhì)濃度是1×10¹⁸cm^-3～1×10²¹cm^-3的范圍，超過(guò)阱區(qū)域30的p型的第二雜質(zhì)濃度。在本工序中，注入有N的區(qū)域中的表示n型的區(qū)域成為源極區(qū)域40。

接下來(lái)，在漂移層20的表面通過(guò)光致抗蝕劑等形成注入掩模，對(duì)作為p型的雜質(zhì)的Al進(jìn)行離子注入，去除注入掩模。通過(guò)本工序，注入有Al的區(qū)域成為第一阱接觸區(qū)域35。第一阱接觸區(qū)域35是為了得到阱區(qū)域30與源極側(cè)的歐姆電極70的良好的電接觸而設(shè)置的，第一阱接觸區(qū)域35的p型雜質(zhì)濃度期望設(shè)定為比阱區(qū)域30的p型的第二雜質(zhì)濃度高的濃度。在本工序中，對(duì)p型雜質(zhì)進(jìn)行離子注入時(shí)，為了使第一阱接觸區(qū)域35低電阻化，期望將基板10或者漂移層20加熱到150℃以上而進(jìn)行離子注。

接下來(lái)，通過(guò)熱處理裝置，在氬(Ar)氣等惰性氣體氣氛(1300℃～1900℃)中，進(jìn)行30秒～1小時(shí)的退火。通過(guò)該退火，使離子注入的N以及Al電激活。

接下來(lái)，使用CVD法、光刻技術(shù)等，在與上述有源區(qū)域大致對(duì)應(yīng)的位置以外的區(qū)域，形成膜厚為0.5μm～2μm左右的包括二氧化硅膜的場(chǎng)絕緣膜52。此時(shí)，在例如在整個(gè)面形成場(chǎng)絕緣膜52之后，通過(guò)光刻技術(shù)或者蝕刻等，去除與單元區(qū)域大致對(duì)應(yīng)的位置的場(chǎng)絕緣膜52即可。

接下來(lái)，使未被場(chǎng)絕緣膜52覆蓋的碳化硅表面熱氧化來(lái)形成作為期望的厚度的柵極絕緣膜50的氧化硅。接下來(lái)，在柵極絕緣膜50之上，通過(guò)減壓CVD法形成具有導(dǎo)電性的多晶硅膜，對(duì)其進(jìn)行圖案化，從而形成柵極電極60。接下來(lái)，通過(guò)減壓CVD法形成層間絕緣膜55。接下來(lái)，貫通層間絕緣膜55和柵極絕緣膜50，形成到達(dá)部件單元的第一阱接觸區(qū)域35和源極區(qū)域40的接觸孔，同時(shí)形成阱接觸孔91。

接下來(lái)，在通過(guò)濺射法等形成以Ni為主要成分的金屬膜之后，進(jìn)行600℃～1100℃的溫度的熱處理，使以Ni為主要成分的金屬膜與接觸孔內(nèi)的碳化硅層反應(yīng)，在碳化硅層與金屬膜之間形成硅化物。接下來(lái)，將進(jìn)行反應(yīng)而形成的硅化物以外的在層間絕緣膜55上殘留的金屬膜通過(guò)利用硫酸、硝酸、鹽酸中的任意個(gè)或者它們與過(guò)氧化氫溶液的混合液等的濕蝕刻來(lái)去除。由此，形成源極側(cè)的歐姆電極70。

接下來(lái)，通過(guò)在基板10的背面(第二主面)形成以Ni為主要成分的金屬并進(jìn)行熱處理，從而在基板10的背側(cè)形成背面歐姆電極71。

接下來(lái)，使用基于光致抗蝕劑等的圖案化，去除第一相離區(qū)域22上的層間絕緣膜55、成為SBD接觸孔92的位置的柵極絕緣膜50以及層間絕緣膜55、和成為柵極接觸孔95的位置的柵極絕緣膜50以及層間絕緣膜55。作為去除的方法，優(yōu)選為不對(duì)成為SBD界面的碳化硅表面造成損傷的濕蝕刻。

接下來(lái)，通過(guò)濺射法等，沉積肖特基電極75。作為肖特基電極75，優(yōu)選沉積Ti、Mo、Ni等。

之后，在此前處理而形成的基板10的表面，通過(guò)濺射法或者蒸鍍法，形成Al等布線金屬，通過(guò)光刻技術(shù)加工成規(guī)定的形狀，從而形成與源極側(cè)的歐姆電極70和肖特基電極75接觸的源極電極80、和與柵極電極60接觸的柵極電極82。

進(jìn)而，如果在形成在基板10的背面的背面歐姆電極71的表面上形成作為金屬膜的漏極電極85，則圖1～圖6所示的半導(dǎo)體裝置完成。

<動(dòng)作>

接下來(lái)，將作為本實(shí)施方式中的半導(dǎo)體裝置的SBD內(nèi)置MOSFET的動(dòng)作分成3個(gè)狀態(tài)而簡(jiǎn)單地進(jìn)行說(shuō)明。

第1個(gè)狀態(tài)是相對(duì)源極電極80而對(duì)漏極電極85施加高的電壓、且對(duì)柵極電極82施加閾值以上的正的電壓的情況，以下稱為“導(dǎo)通狀態(tài)”。

在該導(dǎo)通狀態(tài)下，在溝道區(qū)域形成反轉(zhuǎn)溝道，在n型的源極區(qū)域40與n型的第二相離區(qū)域21之間，形成作為載流子的電子流過(guò)的路徑。另一方面，對(duì)所內(nèi)置的SBD，施加對(duì)于肖特基結(jié)而言難以流過(guò)電流的方向、即反向的電場(chǎng)(逆偏置)，所以不流過(guò)電流。

從源極電極80向漏極電極85流入的電子依照通過(guò)對(duì)漏極電極85施加的正電壓形成的電場(chǎng)，從源極電極80經(jīng)由歐姆電極70、源極區(qū)域40、溝道區(qū)域、第二相離區(qū)域21、漂移層20以及基板10，到達(dá)漏極電極85。

因此，通過(guò)對(duì)柵極電極60施加正電壓，導(dǎo)通電流從漏極電極85流入到源極電極80。此時(shí)，將對(duì)源極電極80與漏極電極85之間施加的電壓稱為導(dǎo)通電壓，將把導(dǎo)通電壓除以導(dǎo)通電流的密度而得到的值稱為導(dǎo)通電阻。導(dǎo)通電阻等于上述電子流過(guò)的路徑的電阻的合計(jì)。導(dǎo)通電阻與導(dǎo)通電流的平方之積等于MOSFET在通電時(shí)消耗的通電損耗，所以導(dǎo)通電阻優(yōu)選為低的電阻。此外，導(dǎo)通電流僅流過(guò)存在溝道的有源區(qū)域，不流過(guò)無(wú)效區(qū)域。

第2個(gè)狀態(tài)是相對(duì)源極電極80對(duì)漏極電極85施加高的電壓、且對(duì)柵極電極60施加閾值以下的電壓的情況，以下稱為“截止?fàn)顟B(tài)”。

在該截止?fàn)顟B(tài)下，在溝道區(qū)域不形成反轉(zhuǎn)載流子，所以不流過(guò)導(dǎo)通電流，在導(dǎo)通狀態(tài)下施加的高電壓被施加到MOSFET的源極電極80與漏極電極85之間。此時(shí)，柵極電極82的電壓與源極電極80的電壓大致相等，所以對(duì)柵極電極82與漏極電極85之間也施加高的電壓。

在有源區(qū)域，對(duì)在阱區(qū)域30與漂移層20之間形成的pn結(jié)施加逆偏置，厚的耗盡層向濃度相對(duì)低的漂移層20擴(kuò)展，從而能夠防止對(duì)柵極絕緣膜50施加該電壓。

另外，第二相離區(qū)域21上的柵極絕緣膜50在其正下方不具有p型區(qū)域，所以被施加比阱區(qū)域30上的柵極絕緣膜50相對(duì)高的電場(chǎng)強(qiáng)度，但通過(guò)適當(dāng)?shù)叵拗频诙嚯x區(qū)域21的寬度，能夠利用從阱區(qū)域30向第二相離區(qū)域21橫向地延伸的耗盡層來(lái)將對(duì)柵極絕緣膜50施加的電場(chǎng)抑制為期望的值以下。此外，厚度薄的耗盡層不僅擴(kuò)展到漂移層20以及第二相離區(qū)域21，厚度薄的耗盡層還擴(kuò)展到濃度相對(duì)高的p型的阱區(qū)域30，所以在推移到截止?fàn)顟B(tài)的過(guò)程中，從形成于阱區(qū)域30的耗盡層產(chǎn)生的空穴經(jīng)由第一阱接觸區(qū)域35被吐出到源極電極80。即，通過(guò)形成阱區(qū)域30和源極電極80的電接觸，能夠防止在截止?fàn)顟B(tài)下對(duì)阱區(qū)域30上的柵極絕緣膜50施加高的電場(chǎng)強(qiáng)度。

在無(wú)效區(qū)域中的配置有圖5中所示的柵極電極82的區(qū)域，形成有在大致包含形成在無(wú)效區(qū)域上的柵極絕緣膜50以及場(chǎng)絕緣膜52的平面位置的區(qū)域形成的寬域阱區(qū)域31、和用于在其一部分形成寬域阱區(qū)域31與源極電極80的電接觸的阱接觸孔91。因此同樣地，防止對(duì)無(wú)效區(qū)域上的柵極絕緣膜50和場(chǎng)絕緣膜52施加高的電場(chǎng)強(qiáng)度。

另外，在無(wú)效區(qū)域中的在圖6中所示的芯片末端的區(qū)域，除了漂移層20以外，寬域阱區(qū)域31和JTE區(qū)域37的一部分也耗盡化，從而緩和在元件末端部發(fā)生的電場(chǎng)集中，抑制耐壓下降。此時(shí)，在寬域阱區(qū)域31以及JTE區(qū)域37的耗盡層產(chǎn)生的空穴經(jīng)由最近的阱接觸孔91被吐出到源極電極80。

另一方面，對(duì)所內(nèi)置的SBD施加與“導(dǎo)通狀態(tài)”相同的方向的電場(chǎng)，所以理想情況下不流過(guò)電流。但是，施加的電場(chǎng)是遠(yuǎn)高于“導(dǎo)通狀態(tài)”的電場(chǎng)，所以可能產(chǎn)生漏電流。

如果漏電流大，則有時(shí)使MOSFET的放熱增大，使MOSFET以及使用MOSFET的模塊熱損壞。由此，為了降低漏電流，優(yōu)選將對(duì)肖特基結(jié)施加的電場(chǎng)抑制得低。

第3個(gè)狀態(tài)是相對(duì)源極電極80對(duì)漏極電極85施加低的電壓、即對(duì)MOSFET施加反電動(dòng)勢(shì)的狀態(tài)，從源極電極80向漏極電極85流過(guò)回流電流。以下，將該狀態(tài)稱為“回流狀態(tài)”。

在該回流狀態(tài)下，對(duì)所內(nèi)置的SBD施加正向的電場(chǎng)(正偏置)，從肖特基電極75向碳化硅層流過(guò)由電子電流構(gòu)成的單極性電流。在源極電極80相對(duì)漏極電極85的電壓(源極漏極間電壓)小時(shí)，回流電流全部流過(guò)所內(nèi)置的SBD，所以不會(huì)發(fā)生少數(shù)載流子向漂移層20的注入。因此，不產(chǎn)生結(jié)晶缺陷，導(dǎo)通電阻也不增大。

但是，如果源極漏極間電壓進(jìn)一步增加而成為特定的條件，則在有源區(qū)域處的阱區(qū)域30與漂移層20之間形成的pn二極管動(dòng)作，少數(shù)載流子被注入到有源區(qū)域處的漂移層20。作為結(jié)果，可能產(chǎn)生結(jié)晶缺陷。

發(fā)明者們發(fā)現(xiàn)了在該有源區(qū)域pn二極管動(dòng)作的條件受到該部件單元的周圍的影響，從考慮了這點(diǎn)的考察發(fā)現(xiàn)使有源區(qū)域的pn二極管的動(dòng)作不易發(fā)生的手法。

在對(duì)其進(jìn)行說(shuō)明時(shí)，首先為了簡(jiǎn)化，假設(shè)部件單元的周期排列無(wú)限地繼續(xù)的情況來(lái)考慮。在該情況下，根據(jù)其周期性能夠僅切出部件單元并考慮為在與鄰接的部件單元的邊界處成為鏡像反復(fù)來(lái)進(jìn)行器件仿真。以下，將僅具有這樣的部件單元的周期排列的SBD內(nèi)置MOSFET稱為理想的SBD內(nèi)置MOSFET。

圖7是針對(duì)SBD內(nèi)置MOSFET的部件單元以及不內(nèi)置SBD的MOSFET的部件單元，通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果?？v軸表示在漏極電極中流過(guò)的電流(A/cm²)，橫軸表示源極漏極間電壓(V)。在圖7中，三角符號(hào)表示SBD內(nèi)置MOSFET的特性，圓形符號(hào)表示不內(nèi)置SBD的MOSFET的特性。另外，作為比較，一并示出了在圖8中記載有其剖面圖的不內(nèi)置SBD的MOSFET的特性。

根據(jù)圖7可知，在SBD內(nèi)置MOSFET(三角符號(hào))中，在源極漏極間電壓超過(guò)約7V時(shí)，電流急劇地增加。這被認(rèn)為是因?yàn)樯鲜鰌n二極管進(jìn)行動(dòng)作，從單極性動(dòng)作轉(zhuǎn)移到雙極性動(dòng)作，產(chǎn)生漂移層的傳導(dǎo)率異常。

應(yīng)特別寫出的是，在SBD內(nèi)置MOSFET中，pn二極管動(dòng)作的源極漏極間電壓相對(duì)不內(nèi)置SBD的MOSFET高。其可如以下那樣說(shuō)明。在說(shuō)明之前，對(duì)pn結(jié)施加的電壓是指，阱區(qū)域30與針對(duì)阱區(qū)域30的漂移層20的接觸面的電位差。

首先，在不內(nèi)置SBD的MOSFET中，在源極漏極間電壓是pn二極管的擴(kuò)散電位以下、即pn二極管動(dòng)作的電壓以下時(shí)，在源極漏極之間不流過(guò)電流，所以漏極電極85的電位與漂移層20中的、針對(duì)阱區(qū)域30的接觸面的電位相等。即，源極漏極之間的電壓全部施加到pn二極管。因此，在使源極漏極間電壓逐漸增加而源極漏極間電壓超過(guò)pn二極管的動(dòng)作電壓時(shí)，pn二極管的動(dòng)作、即少數(shù)載流子向漂移層20的注入開(kāi)始。

另一方面，在SBD內(nèi)置MOSFET中，在源極漏極間電壓高于SBD的動(dòng)作電壓、且為pn二極管的動(dòng)作電壓以下時(shí)，在源極漏極之間，流過(guò)通過(guò)SBD的單極性電流，所以在該通電路徑中，產(chǎn)生和其電阻率與電流密度之積相應(yīng)的電壓下降。即，在漂移層20以及基板10中也產(chǎn)生電壓下降。針對(duì)阱區(qū)域30的漂移層20的接觸面的電位相對(duì)源極漏極電壓小與該電壓下降相等的電壓量。關(guān)于SBD內(nèi)置MOSFET，由于該效果，pn二極管動(dòng)作的源極漏極間電壓高，能夠在直至pn二極管動(dòng)作的期間，使更多的單極性電流作為回流電流而通電。

另一方面，在SBD內(nèi)置MOSFET中，考慮有源區(qū)域的末端部附近。如上所述，寬域阱區(qū)域31與有源區(qū)域末端部的部件單元鄰接。

在圖5(c)部和圖6(c)部所示的不使用本發(fā)明的構(gòu)造中，寬域阱區(qū)域31無(wú)法使單極性電流流過(guò)，所以將源極漏極間電壓大致全部對(duì)由寬域阱區(qū)域31與漂移層20的接合構(gòu)成的pn二極管施加。

因此，如果源極漏極間電壓超過(guò)pn二極管的動(dòng)作電壓，則從寬域阱區(qū)域31向漂移層20發(fā)生少數(shù)載流子的注入。此時(shí)，擴(kuò)散到漂移層20的空穴在該場(chǎng)所與電子發(fā)生再次結(jié)合，從而在有源區(qū)域內(nèi)的漂移層產(chǎn)生結(jié)晶缺陷，使漂移層20的電阻增大。

但是，導(dǎo)通電流的通道主要在有源區(qū)域內(nèi)，所以即使在寬域阱區(qū)域31的正下方的漂移層20中發(fā)生了擴(kuò)張缺陷，也幾乎不會(huì)使在有源區(qū)域中使導(dǎo)通電流流過(guò)時(shí)的電阻、即導(dǎo)通電阻增大。

在此成為問(wèn)題的是比理想的SBD內(nèi)置MOSFET的部件單元的pn二極管的源極漏極間電壓小的有源區(qū)域的末端附近的部件單元中的pn二極管的源極漏極間電壓超過(guò)pn二極管的動(dòng)作電壓，從阱區(qū)域30向漂移層20發(fā)生少數(shù)載流子的注入的情況。此時(shí)，擴(kuò)散到漂移層20的空穴在該場(chǎng)所與電子發(fā)生再次結(jié)合，從而在有源區(qū)域內(nèi)的漂移層中產(chǎn)生結(jié)晶缺陷，使導(dǎo)通電阻增大。

這樣的末端附近的部件單元中的pn二極管的動(dòng)作電壓的下降是由于以下的機(jī)理引起的。

在最外周的部件單元中，基于SBD的單極性電流向?qū)捰蜈鍏^(qū)域31的正下方的漂移層20擴(kuò)散，最外周的部件單元的阱區(qū)域30正下方的漂移層20中的電壓下降比理想的SBD內(nèi)置MOSFET的漂移層20中的電壓下降小。其結(jié)果，在最外周的部件單元中，對(duì)pn二極管施加的電壓增加，雙極性動(dòng)作從比理想的SBD內(nèi)置MOSFET低的源極漏極間電壓開(kāi)始。

關(guān)于這樣的基于SBD的單極性電流向?qū)捰蜈鍏^(qū)域31的正下方的漂移層20的擴(kuò)散，特別在漂移層20的厚度大的情況下，不僅可能在有源區(qū)域的最外周單元引起，另外還可能在接近最外周單元的單元引起。其結(jié)果，關(guān)于各部件單元開(kāi)始雙極性動(dòng)作的源極漏極間電壓，最外周的單元最低，越向內(nèi)側(cè)的單元，越接近理想的SBD內(nèi)置MOSFET的情況下的特性。

另外，在漂移層20中的載流子壽命長(zhǎng)的情況下，在從寬域阱區(qū)域31注入少數(shù)載流子時(shí)，有時(shí)還擴(kuò)散到鄰接的有源區(qū)域的阱區(qū)域30正下方的漂移層20。在該情況下，為了滿足電荷中性條件，從基板10注入多數(shù)載流子的電子而電子密度增大，作為結(jié)果，漂移層20的電阻率下降。如果漂移層20的電阻率下降，則在漂移層20中產(chǎn)生的電壓下降變小，對(duì)pn結(jié)施加的電壓增加。

因此，在最外周的部件單元中，對(duì)pn二極管施加的電壓增加，雙極性動(dòng)作從更低的源極漏極間電壓開(kāi)始。進(jìn)而，如果在最外周的部件單元中雙極性動(dòng)作開(kāi)始，則進(jìn)而在內(nèi)側(cè)的部件單元中也發(fā)生少數(shù)載流子的擴(kuò)散。這樣，在寬域阱區(qū)域31中產(chǎn)生的pn二極管的雙極性動(dòng)作從鄰接的部件單元向有源區(qū)域的內(nèi)側(cè)產(chǎn)生各部件單元的雙極性動(dòng)作。其效果伴隨向內(nèi)側(cè)的部件單元的傳播而逐漸地衰減，所以關(guān)于各部件單元開(kāi)始雙極性動(dòng)作的源極漏極間電壓，最外周的單元最低，越向內(nèi)側(cè)的單元，越接近上述部件單元的周期排列無(wú)限繼續(xù)的情況下的特性。

如以上那樣，在施加超過(guò)有源區(qū)域的最外周單元的阱區(qū)域30處的pn二極管的動(dòng)作電壓的源極漏極電壓的情況下，有可能在接近有源區(qū)域的最外周單元的部件單元的一部分，發(fā)生雙極性動(dòng)作而產(chǎn)生結(jié)晶缺陷，使芯片整體的導(dǎo)通電阻增大。驅(qū)動(dòng)的源極漏極電壓越高且在芯片整體中流過(guò)的回流電流的大小越大，則產(chǎn)生雙極性動(dòng)作的范圍越大，所以為了將可能產(chǎn)生結(jié)晶缺陷的區(qū)域設(shè)為一定范圍以下，需要將回流電流密度的大小設(shè)為一定值以下。但是，如果這樣做，則使芯片面積增大，使芯片成本增大。

反過(guò)來(lái)說(shuō)，通過(guò)抑制最外周單元的阱區(qū)域30中的pn二極管動(dòng)作，能夠抑制有源區(qū)域的部件單元中的pn二極管的動(dòng)作電壓的下降。為此，被認(rèn)為有效的是在最外周單元的阱區(qū)域30的正下方，充分地確?；赟BD的單極性電流，增大漂移層20的電壓下降，從而降低阱區(qū)域30與針對(duì)阱區(qū)域30的漂移層20的接觸面的電位差。

在圖5(a)部以及(b)部、圖6(a)部以及(b)部所示的本實(shí)施方式的半導(dǎo)體裝置中，在阱接觸孔91的附近，以使寬域阱區(qū)域31的一部分缺損的形式形成有SBD。在源極漏極間電壓大于SBD的擴(kuò)散電位時(shí)，從在SBD接觸孔92的附近配置的SBD向碳化硅層流過(guò)電流。該電流在漂移層20橫向地?cái)U(kuò)散，所以不僅是SBD接觸孔92正下方，而且在有源區(qū)域的阱區(qū)域30的正下方的漂移層20、基板10、鄰接的阱接觸孔91附近的漂移層20以及基板10中，也產(chǎn)生電壓下降。其結(jié)果，在存在SBD接觸孔92的區(qū)域附近，與其電壓下降的量相應(yīng)地，對(duì)pn結(jié)施加的電壓下降。因此，能夠抑制外周部件單元的雙極性動(dòng)作至更高的源極漏極間電壓。

圖9是在具備10個(gè)SBD內(nèi)置MOSFET的部件單元、寬域阱區(qū)域31以及在寬域阱區(qū)域31內(nèi)的比第一阱接觸區(qū)域35更接近部件單元區(qū)域的位置處使寬域阱區(qū)域31的一部分缺損而形成的SBD的SBD內(nèi)置MOSFET中，通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果?？v軸表示在漏極電極中流過(guò)的電流(A)，橫軸表示源極漏極間電壓(V)。在此，最外周的部件單元的端部與使寬域阱區(qū)域31的一部分缺損而形成的SBD的距離設(shè)為5μm，最外周的部件單元的端部與寬域阱區(qū)域31的第一阱接觸區(qū)域35的距離設(shè)為20μm。在圖9中，曲線圖內(nèi)的粗的虛線是僅針對(duì)SBD內(nèi)置MOSFET的部件單元，通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果，在源極漏極間電壓為1V左右的情況下開(kāi)始流過(guò)電流的一方表示單元區(qū)域的SBD，在源極漏極間電壓為8V左右的情況下開(kāi)始流過(guò)電流的一方表示單元區(qū)域的pn二極管。另外，在僅部件單元的情況下的SBD中流過(guò)的電流的周邊，集中示出在位置不同的10個(gè)量的單元的SBD中流過(guò)的電流，在僅部件單元的情況下的pn二極管中流過(guò)的電流的周邊，集中示出在位置不同的10個(gè)量的單元的pn二極管中流過(guò)的電流。

另外，圖10是在不具備使寬域阱區(qū)域31的一部分缺損而形成的SBD的SBD內(nèi)置MOSFET中，進(jìn)行同樣的計(jì)算而得到的結(jié)果。在圖10中，曲線圖內(nèi)的粗的虛線是僅針對(duì)SBD內(nèi)置MOSFET的部件單元，通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果，在源極漏極間電壓為1V左右的情況下開(kāi)始流過(guò)電流的一方表示單元區(qū)域的SBD，在源極漏極間電壓為8V左右的情況下開(kāi)始流過(guò)電流的一方表示單元區(qū)域的pn二極管。另外，在僅部件單元的情況下的SBD中流過(guò)的電流的周邊，集中示出在位置不同的10個(gè)量的單元的SBD中流過(guò)的電流，在僅部件單元的情況下的pn二極管中流過(guò)的電流的周邊，集中示出在位置不同的10個(gè)量的單元的pn二極管中流過(guò)的電流。

本仿真中的單元區(qū)域的SBD中流過(guò)的電流向?qū)捰蜈鍏^(qū)域31的正下方的漂移層20擴(kuò)散。因此，相比于僅針對(duì)SBD內(nèi)置MOSFET的部件單元進(jìn)行仿真的情況，漂移層20中的電壓下降小，對(duì)SBD以及pn二極管施加的電壓增加。關(guān)于其效果，越接近最外周單元越變得顯著，在圖9以及圖10中，關(guān)于在位置不同的10個(gè)單元的SBD中流過(guò)的各個(gè)電流，越接近最外周單元越變大，關(guān)于位置不同的10個(gè)單元的pn二極管的起始電壓，越接近最外周單元越變小。在圖10中，相比于僅針對(duì)部件單元進(jìn)行計(jì)算的情況(粗的虛線中的、在8V左右的情況下開(kāi)始流過(guò)電流的一方)，最外周的pn二極管的起始電壓下降至6V左右，相對(duì)于此，在圖9中，最外周的pn二極管的起始電壓仍保持8V左右而維持得較高。

圖11(a)部示出在具備10個(gè)SBD內(nèi)置MOSFET的部件單元、寬域阱區(qū)域31以及在寬域阱區(qū)域31內(nèi)的比第一阱接觸區(qū)域35更接近部件單元區(qū)域的位置處使寬域阱區(qū)域31的一部分缺損而形成的SBD的SBD內(nèi)置MOSFET中對(duì)源極漏極之間施加6V的電壓的情況下的等電位線。另外，圖11(b)部示出在不具備使寬域阱區(qū)域31的一部分缺損而形成的SBD的SBD內(nèi)置MOSFET中對(duì)源極漏極之間施加6V的電壓的情況下的等電位線。

在圖11(a)部中，電流從使寬域阱區(qū)域31的一部分缺損而形成的SBD向包括最外周的部件單元的阱區(qū)域30的下部的漂移層20擴(kuò)散，從而在最外周的部件單元的阱區(qū)域30的下部產(chǎn)生電壓下降，相比于圖11(b)部的情況，對(duì)部件單元的阱區(qū)域30的pn結(jié)施加的電壓變得更小。由此，能夠進(jìn)一步減小部件單元的阱區(qū)域30的pn二極管的起始電壓下降的程度。即，在SBD內(nèi)置MOSFET中，具備寬域阱區(qū)域31、和在寬域阱區(qū)域31內(nèi)的比第一阱接觸區(qū)域35更接近部件單元區(qū)域的位置處使寬域阱區(qū)域31的一部分缺損而形成的SBD，從而能夠抑制部件單元的阱區(qū)域30的雙極性動(dòng)作。

另外，圖12是在具備10個(gè)SBD內(nèi)置MOSFET的部件單元、寬域阱區(qū)域31以及在寬域阱區(qū)域31內(nèi)的比第一阱接觸區(qū)域35更接近部件單元區(qū)域的位置處使寬域阱區(qū)域31的一部分缺損而形成的SBD的SBD內(nèi)置MOSFET中，針對(duì)最外周的部件單元的阱區(qū)域30的pn二極管而通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果，該結(jié)果是以1.5μm～5μm分配最外周的部件單元的端部與使寬域阱區(qū)域31的一部分缺損而形成的SBD的距離的情況下的結(jié)果。在圖12中，菱形符號(hào)表示最外周的部件單元的端部與使寬域阱區(qū)域31的一部分缺損而形成的SBD的距離是1.5μm的情況，四角符號(hào)表示該距離是2μm的情況，三角符號(hào)表示該距離是3μm的情況，圓形符號(hào)表示該距離是4μm的情況，叉符號(hào)表示該距離是5μm的情況。曲線圖內(nèi)的虛線是僅針對(duì)SBD內(nèi)置MOSFET的部件單元，通過(guò)器件仿真計(jì)算出回流狀態(tài)下的電流特性和電壓特性而得到的結(jié)果。

如圖12所示，在最外周的部件單元的端部與使寬域阱區(qū)域31的一部分缺損而形成的SBD的距離、即阱區(qū)域30與形成于寬域阱區(qū)域31的肖特基電極75之間的距離為3μm以下的情況下，最外周的部件單元的阱區(qū)域30的pn二極管的起始電壓大于僅針對(duì)部件單元進(jìn)行計(jì)算的情況下的阱區(qū)域30的pn二極管的起始電壓。即，在有源區(qū)域的所有部件單元中，能夠抑制阱區(qū)域30的pn二極管的起始電壓下降。

這樣，最外周的部件單元的端部與使寬域阱區(qū)域31的一部分缺損而形成的SBD的距離越接近越好，而優(yōu)選的是設(shè)為3μm以下，從而能夠抑制最外周的部件單元的阱區(qū)域30的pn二極管的起始電壓下降。另外，如已經(jīng)敘述那樣，通過(guò)抑制最外周單元的阱區(qū)域30處的pn二極管動(dòng)作，能夠抑制有源區(qū)域的所有部件單元的阱區(qū)域30處的pn二極管的動(dòng)作電壓下降。

<效果>

以下，例示本實(shí)施方式的效果。

根據(jù)本實(shí)施方式，半導(dǎo)體裝置具備第一導(dǎo)電類型的漂移層20、作為第二導(dǎo)電類型的第一阱區(qū)域的阱區(qū)域30、作為第二導(dǎo)電類型的第二阱區(qū)域的寬域阱區(qū)域31、第一導(dǎo)電類型的第一相離區(qū)域22、第一導(dǎo)電類型的源極區(qū)域40、設(shè)置在第一相離區(qū)域22上的作為第一肖特基電極的肖特基電極75、與各阱區(qū)域30和各源極區(qū)域40接觸并設(shè)置在各阱區(qū)域30上和各源極區(qū)域40上的作為第一歐姆電極的歐姆電極70、第一導(dǎo)電類型的第二相離區(qū)域21、設(shè)置在寬域阱區(qū)域31上的作為第二歐姆電極的歐姆電極70、第一導(dǎo)電類型的第三相離區(qū)域23、設(shè)置在第三相離區(qū)域23上的作為第二肖特基電極的肖特基電極75、柵極電極60、作為第二絕緣膜的層間絕緣膜55、以及源極電極80。

漂移層20形成在作為第一導(dǎo)電類型的半導(dǎo)體基板的基板10上。在漂移層20表面層相互相離地設(shè)置多個(gè)阱區(qū)域30。

寬域阱區(qū)域31在漂移層20表面層在俯視時(shí)夾著多個(gè)阱區(qū)域30整體而形成。另外，寬域阱區(qū)域31的形成面積比各阱區(qū)域30寬。

第一相離區(qū)域22在各阱區(qū)域30內(nèi)從各阱區(qū)域30表面層沿深度方向貫通而形成。源極區(qū)域40在各阱區(qū)域30表面層在俯視時(shí)夾著第一相離區(qū)域22而形成。

第二相離區(qū)域21是使各阱區(qū)域30相互相離的區(qū)域。第三相離區(qū)域23在寬域阱區(qū)域31內(nèi)的比作為第二歐姆電極的歐姆電極70更接近阱區(qū)域30的位置從寬域阱區(qū)域31表面層沿深度方向貫通而形成。

柵極電極60在除了設(shè)置有肖特基電極75和歐姆電極70的位置以外的阱區(qū)域30以及寬域阱區(qū)域31上的一部分隔著作為第一絕緣膜的柵極絕緣膜50而設(shè)置。

層間絕緣膜55被形成為覆蓋柵極電極60。源極電極80被設(shè)置成覆蓋肖特基電極75、歐姆電極70以及層間絕緣膜55。

根據(jù)這樣的結(jié)構(gòu)，在SBD內(nèi)置MOSFET中，具備寬域阱區(qū)域31和在寬域阱區(qū)域31內(nèi)的比第一阱接觸區(qū)域35更接近部件單元區(qū)域的位置使寬域阱區(qū)域31的一部分缺損而形成的SBD。由此，能夠抑制有源區(qū)域的部件單元的阱區(qū)域30中的pn二極管(特別是有源區(qū)域的最外周處的部件單元的pn二極管)的動(dòng)作電壓下降。因此，能夠使更多的電流在SBD中回流，在芯片整體中以單極性電流流過(guò)的回流電流變大，能夠?qū)崿F(xiàn)芯片尺寸降低和基于此的芯片成本降低。

此外，雖然能夠適當(dāng)?shù)厥÷赃@些結(jié)構(gòu)以外的結(jié)構(gòu)，但即使在適當(dāng)?shù)刈芳恿吮菊f(shuō)明書所示出的任意的結(jié)構(gòu)的情況下，也能夠產(chǎn)生上述效果。

另外，根據(jù)本實(shí)施方式，作為第二肖特基電極的肖特基電極75與阱區(qū)域30之間的距離是3μm以下。

根據(jù)這樣的結(jié)構(gòu)，在回流狀態(tài)下，能夠增大從設(shè)置于寬域阱區(qū)域31的SBD流入到最外周單元的正下方的漂移層20的電流，電壓下降進(jìn)一步變大。因此，最外周單元的pn二極管動(dòng)作被抑制。

<第二實(shí)施方式>

<結(jié)構(gòu)>

圖13是說(shuō)明有源區(qū)域的末端部分中的、與柵極電極82鄰接的部位的構(gòu)造的、與圖4的a-a’的位置相當(dāng)?shù)母┮暿疽鈭D，透過(guò)電極或者絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。另外，圖14是說(shuō)明有源區(qū)域的末端部分中的、不存在柵極電極82而與芯片末端部分鄰接的部位的構(gòu)造的、與圖4的b-b’的位置相當(dāng)?shù)母┮暿疽鈭D，透過(guò)電極或者絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。

在圖13以及圖14中，在最外周的部件單元的阱區(qū)域30與寬域阱區(qū)域31b內(nèi)的第一阱接觸區(qū)域35之間，以包圍有源區(qū)域的方式，使寬域阱區(qū)域31b的一部分缺損而存在第三相離區(qū)域23b。另外，雖然未圖示，但在第三相離區(qū)域23b的表面形成肖特基電極75，在回流動(dòng)作時(shí)使單極性電流流過(guò)。

這樣，以使寬域阱區(qū)域31b內(nèi)的SBD區(qū)域包圍有源區(qū)域的方式、即沿在俯視時(shí)與從寬域阱區(qū)域31b接近阱區(qū)域30的方向交叉的方向連續(xù)地形成，從而能夠從寬域阱區(qū)域31b內(nèi)的SBD向部件單元的阱區(qū)域30下部的漂移層20使單極性電流均勻地流過(guò)。因此，沒(méi)有平面的位置所致的偏差，能夠抑制最外周的部件單元中的pn二極管的動(dòng)作電壓下降。

另外，如果使SBD內(nèi)置MOSFET內(nèi)的SBD區(qū)域的面積過(guò)于增加，則在截止?fàn)顟B(tài)下增大漏電流。因此，也可以為了削減SBD內(nèi)置MOSFET內(nèi)的SBD區(qū)域，如圖15以及圖16所示，離散地形成多個(gè)以包圍有源區(qū)域的方式使寬域阱區(qū)域31c的一部分缺損而形成的第三相離區(qū)域23c(在第三實(shí)施方式中說(shuō)明詳細(xì)內(nèi)容)。

<效果>

以下，例示本實(shí)施方式的效果。

根據(jù)本實(shí)施方式，沿在俯視時(shí)與接近作為第一阱區(qū)域的阱區(qū)域30的方向交叉的方向連續(xù)地形成第三相離區(qū)域23b。

根據(jù)這樣的結(jié)構(gòu)，能夠從寬域阱區(qū)域31b內(nèi)的SBD向部件單元的阱區(qū)域30下部的漂移層20使單極性電流均勻地流過(guò)。因此，沒(méi)有平面的位置所致的偏差，能夠抑制有源區(qū)域的部件單元的阱區(qū)域30中的pn二極管(特別是有源區(qū)域的最外周處的部件單元的pn二極管)的動(dòng)作電壓下降。由此，能夠使更多的電流在SBD中回流，在芯片整體中以單極性電流流過(guò)的回流電流變大，能夠?qū)崿F(xiàn)芯片尺寸降低和基于此的芯片成本降低。

此外，在本實(shí)施方式中，說(shuō)明與第一實(shí)施方式相異的部分，關(guān)于相同或者對(duì)應(yīng)的部分的說(shuō)明省略。

<第三實(shí)施方式>

<結(jié)構(gòu)>

圖15是說(shuō)明有源區(qū)域的末端部分中的、與柵極電極82鄰接的部位的構(gòu)造的、與圖4的a-a’的位置相當(dāng)?shù)母┮暿疽鈭D，透過(guò)電極或者絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。另外，圖16是說(shuō)明有源區(qū)域的末端部分中的、不存在柵極電極82而與芯片末端部分鄰接的部位的構(gòu)造的、與圖4的b-b’的位置相當(dāng)?shù)母┮暿疽鈭D，透過(guò)電極或者絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。

在圖15以及圖16中，在包括最外周的部件單元的阱區(qū)域30與寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35之間部分的、寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35的周圍，使寬域阱區(qū)域31c的一部分缺損，存在不完全包圍第一阱接觸區(qū)域35的第三相離區(qū)域23c。另外，雖然未圖示，但在第三相離區(qū)域23c的表面形成肖特基電極75，在回流動(dòng)作時(shí)使單極性電流流過(guò)。

由此，在寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35的周邊的漂移層20，在回流動(dòng)作時(shí)流過(guò)單極性電流，產(chǎn)生電壓下降。其結(jié)果，在寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35的周邊，對(duì)pn結(jié)施加的電壓變小，能夠抑制pn二極管的動(dòng)作電壓下降。

另外，第三相離區(qū)域23c不完全包圍寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35，從而在開(kāi)關(guān)動(dòng)作時(shí)等施加高的dV/dt的情況下，也能夠使變位電流流向電極的通道留下。

在此，關(guān)于第三相離區(qū)域23c，只要不完全包圍寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35，則也可以如圖17所示離散為多個(gè)或者與相鄰的第三相離區(qū)域23d連接。

<效果>

以下，例示本實(shí)施方式的效果。

根據(jù)本實(shí)施方式，第三相離區(qū)域23c形成為在俯視時(shí)包圍作為第二歐姆電極的歐姆電極70，且包圍該歐姆電極70的至少一部分缺損。

根據(jù)這樣的結(jié)構(gòu)，在寬域阱區(qū)域31c內(nèi)的(位于歐姆電極70之下的)第一阱接觸區(qū)域35的周邊的漂移層20，在回流動(dòng)作時(shí)流過(guò)單極性電流，產(chǎn)生電壓下降。其結(jié)果，在寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35的周邊，對(duì)pn結(jié)施加的電壓變小，能夠抑制pn二極管的動(dòng)作電壓下降。其結(jié)果，能夠抑制從寬域阱區(qū)域31c中的pn二極管流入到部件單元的阱區(qū)域30的正下方的漂移層20的雙極性電流所致的傳導(dǎo)率異常，充分地確保在部件單元的阱區(qū)域30的正下方的漂移層20中產(chǎn)生的電壓下降，能夠抑制部件單元的阱區(qū)域30中的pn二極管的動(dòng)作電壓下降。

因此，能夠使更多的電流在SBD中回流，在芯片整體中以單極性電流流過(guò)的回流電流變大，能夠降低芯片尺寸。

另外，第三相離區(qū)域23c不完全包圍寬域阱區(qū)域31c內(nèi)的第一阱接觸區(qū)域35，從而在開(kāi)關(guān)動(dòng)作時(shí)等施加高的dV/dt的情況下，也能夠使變位電流流向電極的通道留下。

此外，在本實(shí)施方式中，說(shuō)明與第一實(shí)施方式相異的部分，關(guān)于相同或者對(duì)應(yīng)的部分的說(shuō)明省略。

<第四實(shí)施方式>

<結(jié)構(gòu)>

圖18(a)部是說(shuō)明有源區(qū)域的末端部分中的、與柵極電極82鄰接的部位的構(gòu)造的圖，是與圖4的a-a’的位置相當(dāng)?shù)钠拭媸疽鈭D。另外，圖18(b)部是圖18(a)部的部位的俯視示意圖，透過(guò)電極以及絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。

圖19(a)部是說(shuō)明有源區(qū)域的末端部分中的、不存在柵極電極82而與芯片末端部分鄰接的部位的構(gòu)造的圖，是與圖4的b-b’的位置相當(dāng)?shù)钠拭媸疽鈭D。另外，圖19(b)部是圖19(a)部的部位的俯視示意圖，透過(guò)電極以及絕緣膜等，而僅表現(xiàn)半導(dǎo)體區(qū)域。

在圖18以及圖19中，在最外周的部件單元的阱區(qū)域30與寬域阱區(qū)域31f內(nèi)的第一阱接觸區(qū)域35f之間，使寬域阱區(qū)域31f的一部分缺損而存在第三相離區(qū)域23。在第三相離區(qū)域23的表面形成肖特基電極75，在回流動(dòng)作時(shí)使單極性電流流過(guò)。另外，在寬域阱區(qū)域31f內(nèi)的第一阱接觸區(qū)域35f的內(nèi)部形成有第四相離區(qū)域24，進(jìn)而，形成有與第四相離區(qū)域24表面的至少一部分接觸的肖特基電極75、和與第一阱接觸區(qū)域35f表面的至少一部分接觸的歐姆電極70。這些肖特基電極75和歐姆電極70經(jīng)由阱接觸孔91而與源極電極80接觸。

制作方法與第一實(shí)施方式大致相同，為了變更寬域阱區(qū)域31f以及第一阱接觸區(qū)域35f的注入位置，在期望的部位配置歐姆電極70和肖特基電極75，而僅變更掩模布局即可。

<效果>

以下，例示本實(shí)施方式的效果。

根據(jù)本實(shí)施方式，半導(dǎo)體裝置具備第四相離區(qū)域24和作為第三肖特基電極的肖特基電極75。

第四相離區(qū)域24是從作為第二阱區(qū)域的寬域阱區(qū)域31f表面層沿深度方向貫通而形成的第一導(dǎo)電類型的區(qū)域。肖特基電極75是設(shè)置在第四相離區(qū)域24上的電極。

另外，作為第二歐姆電極的歐姆電極70設(shè)置在寬域阱區(qū)域31f上。

根據(jù)這樣的結(jié)構(gòu)，在SBD內(nèi)置MOSFET中，具備寬域阱區(qū)域31f和在寬域阱區(qū)域31f內(nèi)的比第一阱接觸區(qū)域35f更接近部件單元區(qū)域的位置處使寬域阱區(qū)域31f的一部分缺損而以包圍有源區(qū)域的方式形成的SBD，進(jìn)而在寬域阱區(qū)域31f內(nèi)的第一阱接接觸區(qū)域35f的內(nèi)部也具備SBD，在直至寬域阱區(qū)域31f中的pn二極管動(dòng)作的期間，在內(nèi)置在寬域阱區(qū)域31f內(nèi)的第一阱接接觸區(qū)域35f的內(nèi)部的SBD中流過(guò)單極性電流。因此，在寬域阱區(qū)域31f內(nèi)的第一阱接觸區(qū)域35f的正下方的漂移層20，在回流動(dòng)作時(shí)流過(guò)單極性電流，產(chǎn)生電壓下降。其結(jié)果，在寬域阱區(qū)域31f內(nèi)的第一阱接接觸區(qū)域35f的周邊，對(duì)pn結(jié)施加的電壓變小，能夠抑制寬域阱區(qū)域31f中的pn二極管的動(dòng)作電壓下降。

其結(jié)果，能夠抑制從寬域阱區(qū)域31f中的pn二極管流入到部件單元的阱區(qū)域30的正下方的漂移層20的雙極性電流所致的傳導(dǎo)率異常，充分地保持在部件單元的阱區(qū)域30的正下方的漂移層20中產(chǎn)生的電壓下降，能夠抑制部件單元的阱區(qū)域30中的pn二極管的動(dòng)作電壓下降。

因此，能夠使更多的電流在SBD中回流，在芯片整體中以單極性電流流過(guò)的回流電流變大，能夠降低芯片尺寸。

此外，在本實(shí)施方式中，說(shuō)明與第一實(shí)施方式相異的部分，關(guān)于相同或者對(duì)應(yīng)的部分的說(shuō)明省略。

<第五實(shí)施方式>

<結(jié)構(gòu)>

在本實(shí)施方式中，將內(nèi)置電流傳感器的SBD內(nèi)置MOSFET舉為例子進(jìn)行說(shuō)明。

首先，說(shuō)明電流傳感器的構(gòu)造及其功能。圖20是從上方即從第一主面?zhèn)扔^察搭載有電流傳感器的SBD內(nèi)置MOSFET的圖，用虛線表現(xiàn)有源區(qū)域的平面位置。

在內(nèi)置有電流傳感器的SBD內(nèi)置MOSFET中，在第一主面上，形成有源極電極80a和在平面上分離的傳感電極81。在傳感電極81的一部分，形成有由與在源極電極80a的一部分形成的部分相同的布局的部件單元的排列構(gòu)成的有源區(qū)域。該部件單元的剖面圖與圖2所示的源極電極80下部的部件單元相同，被認(rèn)為是源極電極80置換為傳感電極81即可。傳感電極81被設(shè)置成覆蓋形成在第一相離區(qū)域22上的肖特基電極75和形成在阱區(qū)域上和源極區(qū)域上的歐姆電極70。

以后，將源極電極80a的下部的有源區(qū)域所包含的部件單元稱為主單元，將傳感電極81的下部的有源區(qū)域所包含的部件單元稱為傳感單元。主單元中的柵極電極60以及漏極電極85與傳感單元中的對(duì)應(yīng)的電極電短路，是同電位。另外，傳感電極81也以與源極電極80a大致相同的大致0伏特動(dòng)作。

根據(jù)這些，被認(rèn)為在傳感單元以及主單元的部件單元的每一個(gè)中，始終流過(guò)相同的電流。傳感單元的個(gè)數(shù)相對(duì)主單元的個(gè)數(shù)是例如像萬(wàn)分之一那樣壓倒性地少。通過(guò)經(jīng)由分流電阻等測(cè)定在該少的部件單元中流過(guò)的電流，并對(duì)該電流值乘以單元的個(gè)數(shù)比，能夠推測(cè)在源極電極中流過(guò)的電流。特別是內(nèi)置電流傳感器的優(yōu)點(diǎn)在于，在導(dǎo)通狀態(tài)下在元件中流過(guò)過(guò)電流時(shí)，探測(cè)該過(guò)電流并對(duì)柵極電極82提供截止信號(hào)，從而防止元件引起熱損壞。

圖21是從主單元的排列的端部至傳感單元的排列的端部為止的區(qū)域的剖面示意圖，圖22是不使用本發(fā)明的情況下的該區(qū)域的剖面示意圖。在任意的情況下，都是與圖20的c-c’的部位相當(dāng)?shù)钠拭媸疽鈭D。

在被兩個(gè)有源區(qū)域夾著的區(qū)域，以連接兩個(gè)有源區(qū)域的方式形成有柵極電極，在其下形成有柵極絕緣膜50或者場(chǎng)絕緣膜52。如先前敘述那樣，根據(jù)本實(shí)施方式中的構(gòu)造，能夠防止在截止?fàn)顟B(tài)下對(duì)柵極絕緣膜50以及場(chǎng)絕緣膜52施加高電場(chǎng)。

在使用本實(shí)施方式的構(gòu)造的情況下，主單元和傳感單元通過(guò)寬域阱區(qū)域31分離，在寬域阱區(qū)域31，以使傳感單元附近的一部分的部位缺損的形式形成有第三相離區(qū)域23。寬域阱區(qū)域31在漂移層20的表面層在俯視時(shí)夾著與多個(gè)阱區(qū)域30中的一部分對(duì)應(yīng)的傳感單元而形成。傳感單元通過(guò)在俯視時(shí)被寬域阱區(qū)域31夾著，而與其它阱區(qū)域30分離。另外，第三相離區(qū)域23在寬域阱區(qū)域31內(nèi)的比歐姆電極70更接近傳感單元的位置處形成。另外，以至少一部分與第三相離區(qū)域23接觸的形式，形成有肖特基電極75。該肖特基電極75經(jīng)由貫通層間絕緣膜55和柵極絕緣膜50的SBD接觸孔92而連接于傳感電極81。此外，關(guān)于圖22所示的構(gòu)造，不缺損地形成有寬域阱區(qū)域31a，未形成SBD接觸孔92，所以直至該部位形成有層間絕緣膜55a以及柵極電極60a。

制作方法與第一實(shí)施方式大致相同，僅變更各掩模布局即可。傳感電極81能夠與源極電極80以及柵極電極82同時(shí)、即根據(jù)一次的金屬材料的沉積和使用光致抗蝕劑的圖案化以及蝕刻形成。

另外，與圖12所示的情況同樣地，在阱區(qū)域30和形成于寬域阱區(qū)域31的肖特基電極75之間的距離為3μm以下的情況下，能夠抑制阱區(qū)域30的pn二極管的起始電壓下降。

另外，也可以與在圖13以及圖14中圖示的情況同樣地，沿在俯視時(shí)與從寬域阱區(qū)域接近傳感區(qū)域的方向交叉的方向連續(xù)地形成第三相離區(qū)域。

<效果>

以下，例示本實(shí)施方式的效果。

根據(jù)本實(shí)施方式，半導(dǎo)體裝置具備傳感區(qū)域(傳感單元)和傳感電極81。

傳感單元是包括多個(gè)阱區(qū)域30中的至少一個(gè)第一阱區(qū)域30、且在俯視時(shí)被寬域阱區(qū)域夾著從而與其它阱區(qū)域30分離的區(qū)域。

傳感電極81被設(shè)置成覆蓋形成在傳感單元中的第一相離區(qū)域22上的作為第一肖特基電極的肖特基電極75和形成在傳感單元上和源極區(qū)域40上的作為第一歐姆電極的歐姆電極70。傳感電極81是與源極電極80不同的電極。

根據(jù)這樣的結(jié)構(gòu)，由于設(shè)置在傳感單元與寬域阱區(qū)域的歐姆電極之間的SBD，而在傳感單元的正下方的漂移層中也產(chǎn)生電壓下降，能夠抑制傳感單元的pn二極管動(dòng)作。

以使寬域阱區(qū)域31中的傳感單元附近的一部分缺損的形式形成SBD，將該肖特基電極75不連接于源極電極80而連接于傳感電極81，從而能夠?qū)BD配置成更接近傳感單元，由此實(shí)現(xiàn)該效果。

這能夠從如下內(nèi)容來(lái)說(shuō)明：如上所述，從在寬域阱區(qū)域31的一部分配置的SBD流出的單極性電流在SBD正下方和其附近的漂移層20以及基板10中產(chǎn)生電壓下降，降低對(duì)SBD附近的pn二極管施加的正向電壓，根據(jù)這樣的機(jī)理，有效的是在更接近傳感單元的位置處配置SBD。

傳感單元中的結(jié)晶缺陷的產(chǎn)生相比于主單元中的結(jié)晶缺陷的產(chǎn)生是特別有害。這是因?yàn)殡娏鱾鞲衅鞯膯卧獢?shù)量相對(duì)主單元的單元數(shù)量壓倒性地少，是因?yàn)榧词巩a(chǎn)生相同的面積的結(jié)晶缺陷，在電流傳感器的情況下，有源區(qū)域整體的電阻變化也非常大。如果電流傳感器的電阻改變，則無(wú)法正確地推測(cè)在源極電極80中流過(guò)的電流，不會(huì)在流過(guò)過(guò)電流時(shí)對(duì)柵極電極60正確地提供截止信號(hào)，而使導(dǎo)致元件損壞的可能性增大。

根據(jù)本實(shí)施方式，能夠抑制傳感單元的導(dǎo)通電阻變化，提供可靠性更高的半導(dǎo)體裝置。

此外，在上述說(shuō)明中，以抑制在傳感單元中產(chǎn)生結(jié)晶缺陷為宗旨進(jìn)行說(shuō)明。但是，在主單元中抑制產(chǎn)生結(jié)晶缺陷也是重要的。

圖23是與圖20的c-c’的部位相當(dāng)?shù)钠拭媸疽鈭D。如圖23所示，針對(duì)寬域阱區(qū)域31，在主單元的附近和傳感單元的附近這兩方，形成SBD，并分別連接于源極電極80以及傳感電極81，這也是有效的。

此外，在傳感單元中流過(guò)的電流通常小、是小容量，所以相比于主單元，由于靜電等所致的影響，更容易引起放電而損壞。因此，有時(shí)為了提高容量而增加部件單元的數(shù)量，為了抑制為期望的電流值而在傳感單元中的至少一個(gè)傳感單元處不設(shè)置第二相離區(qū)域21，而用阱區(qū)域30進(jìn)行填補(bǔ)，或者做成在傳感單元中的至少一個(gè)傳感單元處不設(shè)置源極區(qū)域40的構(gòu)造。在該情況下也是在部件單元內(nèi)設(shè)置第三相離區(qū)域23，形成SBD即可。

此外，在本實(shí)施方式中，說(shuō)明與第一實(shí)施方式相異的部分，關(guān)于相同或者對(duì)應(yīng)的部分的說(shuō)明省略。

<變形例>

在上述實(shí)施方式中，使用氮作為n型(第一導(dǎo)電類型)雜質(zhì)，但也可以是磷或者砷。

另外，在上述實(shí)施方式中，使用鋁作為p型(第二導(dǎo)電類型)雜質(zhì)，但也可以是硼或者鎵。

另外，在上述實(shí)施方式中，使用結(jié)晶構(gòu)造、主面的面方位、偏斜角以及各注入條件等具體的例子而進(jìn)行說(shuō)明，但應(yīng)用范圍不限于這些數(shù)值范圍。

在上述實(shí)施方式中，敘述了在使用碳化硅的半導(dǎo)體元件中特別有效，但在其它寬帶隙半導(dǎo)體元件中也有效，在使用硅的半導(dǎo)體元件中也具有一定的效果。

另外，在上述實(shí)施方式中，在寬域阱區(qū)域31的與歐姆電極70接觸的部位形成有第一阱接觸區(qū)域35，但也可以是未形成第一阱接觸區(qū)域35。

另外，在上述實(shí)施方式中，說(shuō)明了使用n溝道MOSFET的情況，但也可以做成以第一導(dǎo)電類型為p型、以第二導(dǎo)電類型為n型的p溝道MOSFET。

另外，本發(fā)明還能夠用于具有超級(jí)結(jié)構(gòu)造的MOSFET。

另外，在上述實(shí)施方式中，使用氧化硅作為柵極絕緣膜50，但也可以是通過(guò)CVD法得到的沉積膜。

另外，在上述實(shí)施方式中，說(shuō)明了漏極電極85形成于基板10的背面的、所謂的縱型MOSFET，但還能夠用于漏極電極85形成于漂移層20的表面的RESURF型MOSFET等所謂的橫型MOSFET。

另外，在上述實(shí)施方式中，說(shuō)明了具有柵極絕緣膜50的MOSFET，但只要是單極性器件就能夠應(yīng)用本發(fā)明，例如在不具有柵極絕緣膜50的JFET(Junction FET，結(jié)型場(chǎng)效應(yīng)晶體管)或者M(jìn)ESFET(Metal-Semiconductor Field Effect Transistor，金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管)中也能夠使用本發(fā)明。

另外，在上述實(shí)施方式中，源極側(cè)的歐姆電極70與肖特基電極75分離地制作，但既可以用相同材料連續(xù)地形成，也可以用不同材料連續(xù)地形成。

另外，在上述實(shí)施方式中，說(shuō)明了例如如圖2所示使部件構(gòu)造形成四邊形的單元狀的例子，但部件構(gòu)造也可以是六邊形，進(jìn)而也可以是例如圖1的剖面構(gòu)造在縱深方向連續(xù)的條紋形狀等。

另外，在上述實(shí)施方式中說(shuō)明的半導(dǎo)體裝置能夠用于電力用、電力鐵路用、車用、家電用、太陽(yáng)能電池用或者通信用等。

在上述各實(shí)施方式中，有時(shí)還記載了各結(jié)構(gòu)要素的材質(zhì)、材料、尺寸、形狀、相對(duì)的配置關(guān)系或者實(shí)施的條件等，但它們?cè)谒芯置媸抢?，本發(fā)明不限定于所記載的內(nèi)容。因此，在本發(fā)明的范圍內(nèi)可設(shè)想未例示的無(wú)數(shù)的變形例。例如，包括對(duì)任意的結(jié)構(gòu)要素進(jìn)行變形的情況、追加的情況或者省略的情況、進(jìn)而抽取至少一個(gè)實(shí)施方式中的至少一個(gè)結(jié)構(gòu)要素并與其它實(shí)施方式的結(jié)構(gòu)要素組合的情況。

另外，只要不產(chǎn)生矛盾，在上述各實(shí)施方式中記載為具備“1個(gè)”的結(jié)構(gòu)要素也可以具備“1個(gè)以上”。進(jìn)而，構(gòu)成發(fā)明的結(jié)構(gòu)要素是概念性的單位，包括1個(gè)結(jié)構(gòu)要素由多個(gè)構(gòu)造物構(gòu)成的情況以及1個(gè)結(jié)構(gòu)要素與某個(gè)構(gòu)造物的一部分對(duì)應(yīng)的情況。另外，在本發(fā)明的各結(jié)構(gòu)要素中，只要發(fā)揮相同的功能，就包括具有其它構(gòu)造或者形狀的構(gòu)造物。

另外，本說(shuō)明書中的說(shuō)明是為了本發(fā)明的所有目的而被參照的，都不應(yīng)視為是以往技術(shù)。