本發(fā)明涉及到包括二極管的一種半導體裝置，更具體而言，涉及到一種靜電放電(ESD)保護裝置。

背景技術(shù)：

近年來，發(fā)光二極管(LED)集成是比如信令這樣的應用中或者家用照明中的主要問題。實際上，希望在幾年內(nèi)在照明應用中用LED，更具體而言，用高亮度LED代替?zhèn)鹘y(tǒng)燈具。

通常，用在藍寶石基板上生成的以InGaN(銦鎵)為基礎(chǔ)的材料開發(fā)了所述高亮度LED，所述藍寶石基板是絕緣材料。這種基板的使用導致高亮度LED對靜電放電的高敏感度。

從生產(chǎn)到現(xiàn)場服務的任何一點都可以發(fā)生靜電放電和靜電損傷。這是因為在不受控的環(huán)境中通過不恰當?shù)腅SD控制措施操作裝置導致的。例如，正向偏壓ESD脈沖在沒有損害的情況下穿過LED，但是反向偏壓ESD脈沖卻會產(chǎn)生嚴重故障。

按照軍用標準靜電放電控制(mil-std-1686c)，通常認為InGaN LED模具是“1級”裝置。要被認為是“1級”，部件需要通過人體模型試驗承受20伏的偏壓以及130伏的電壓。為了避免因為ESD放電產(chǎn)生的可靠性問題，LED制造商有很多電子裝置可供使用。最受歡迎的是陶瓷電容器、齊納二極管、瞬變電壓抑制(TVS)二極管以及肖特基二極管。

在這些裝置中，世界各地的設(shè)計工程師廣泛采用齊納二極管，因為其制造成本低。而且，齊納二極管比陶瓷電容器效率高，因為它們對過沖電壓的防護更強。此外，所述齊納二極管還具有較高的鉗位比(脈沖鉗位電壓與DC擊穿電壓之間的比率)，而且ESD散熱較慢，由此增加了鉗位電壓電平。

平行于LED反向偏置的正確設(shè)定的齊納二極管使電壓峰值能夠按照兩個方向穿過電路，而不損壞LED。把電容器加到光滑的輸入信號是防止靜電過載(EOS)故障的一項適當矯正措施。為此，通常采用與平行于LED反向偏置在陶瓷載體上的齊納二極管，以便得到可靠的照明光源。

某些LED制造商更喜歡把背對背式齊納二極管用于ESD保護，從而得到對稱的裝置，并且在基板上與齊納二極管組裝之后，能夠測量LED的泄漏電流。這一解決方案的缺點是增加了LED器件的復雜性和成本。在極具競爭性的環(huán)境中，必須降低LED的價格是一個問題。所以施加在ESD二極管保護的價格上壓力非常高。

為了降低ESD保護的價格，齊納二極管必須越來越小，同時保持ESD魯棒性不變。為了克服這個問題，US 2007/0145411提出一種制造槽式多晶硅二極管的方法。該方法包括在上N+(P+)型基板上構(gòu)成N-(P-)型外延區(qū)域并且在N-(P-)型外延區(qū)域中構(gòu)成溝槽。該方法進一步包括在溝槽中形成絕緣層以及用多晶硅填充溝槽，所述多晶硅構(gòu)成溝槽的頂面。該方法進一步包括在溝槽中構(gòu)成P+(N+)型摻雜多晶硅區(qū)域以及N+(P+)型摻雜多晶硅區(qū)域，以及在溝槽中構(gòu)成二極管，在所述溝槽中，一部分二極管低于溝槽頂面。通過更好地利用1mm²內(nèi)可用的硅片完成該結(jié)構(gòu)。溝槽式二極管的優(yōu)點是利用硅的整個體積，并且呈現(xiàn)巨大的P/N結(jié)點區(qū)。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供增加二極管中電流維持的一個替代方案。本發(fā)明的另一個目的是使用于ESD保護的雙向齊納二極管小型化。所提出的結(jié)構(gòu)可有利地用于LED保護或者用于其它裝置保護。

根據(jù)本發(fā)明的第一方面，提出一種半導體裝置，該半導體裝置包括在基板中實施的具有各自寬度和深度的至少兩個孔，并且形成一種二極管：

其中，基板具有確定的摻雜類型，而且

其中，摻雜每個孔的內(nèi)壁，使其摻雜類型與基板摻雜不同，

其特征在于，一個孔的寬度和/或深度與相鄰孔的寬度和/或深度不同。

二極管的這個新結(jié)構(gòu)使之能夠增加驅(qū)動進入二極管的電流。據(jù)發(fā)明者觀察，由二極管驅(qū)動的電流并非隨著二極管的(相同)孔或柱的數(shù)量線性增加。實驗表明，電流集中在前幾行孔(或柱)中。所以，增加現(xiàn)有技術(shù)的二極管的尺寸并不明顯增加裝置的ESD魯棒性。在此提出的二極管的新結(jié)構(gòu)使之能夠在結(jié)構(gòu)中更好地重新分配電流，并因此在其尺寸增加的情況下增加由二極管驅(qū)動的電流。

在第一個實施例中，每個孔都是圓形孔，而且每個孔的寬度都與其直徑相對應，使之能夠控制二極管的尺寸和維度。

在所提出的二極管的另一個示例性實施例中，二極管包括至少兩行孔，每行孔都平行于另一行孔；同一行孔的寬度和深度相同，而且孔的深度和/或?qū)挾劝凑諒囊恍锌紫蛳噜徯锌椎姆较蛟鲩L。這樣，二極管中電流線的分配受到控制。

在所提出的二極管的優(yōu)選實施例中，每個孔都是能夠減少二極管泄露電流的溝槽。

有利的是，每個溝槽都平行于其它溝槽，而且溝槽的深度和/或?qū)挾劝凑諒囊粋€溝槽到相鄰溝槽的方向增長。因此，控制二極管中的電流使之能夠減少過熱。

溝槽呈現(xiàn)的長度按照從一個溝槽到相鄰溝槽的方向有利地增長。這樣，增加了保持在二極管中的電流。

有利的是，平行耦接所提出的二極管的孔，以便使電流線分配在二極管的基板中，并且使之能夠進行單極ESD保護。

本發(fā)明還涉及到一種靜電放電裝置，包括兩個如上所述的二極管。這種裝置能夠優(yōu)化ESD保護。

在該靜電放電裝置的示例性實施例中，每個二極管都包括多行孔，而且第二個二極管的多行孔平行于第一個二極管的多行孔。因此，優(yōu)化了二極管的集成。

在一個優(yōu)選實施例中，每個二極管都包括溝槽，而且第二個二極管的溝槽平行于第一個二極管的溝槽。

為了實現(xiàn)雙向ESD保護，以背對背的位置耦接第一個二極管和第二個二極管。

在一個示例性實施例中，靜電放電裝置包括堆疊在一起的至少兩個半導體裝置，使之能夠優(yōu)化二極管的集成。

在一個示例性實施例中，靜電放電裝置耦接到有源電子元件和/或無源電子元件，以便進行有效的ESD保護。

附圖說明

在附圖的各圖中通過示例的方式，而非限制的方式闡釋了本發(fā)明的實施例，在各圖中同樣的參考號指代相似的元件，在各圖中：

圖1是根據(jù)幾個實施例的二極管的截面示意圖，

圖2是制造圖1的二極管的方法步驟的截面示意圖，

圖3是制造圖1的二極管的另一個方法步驟的截面示意圖，

圖4是與圖3相對應的關(guān)于二極管第一個實施例的局部等距視圖，

圖5是與圖3相對應的關(guān)于第二個實施例的局部等距視圖，

圖6是與圖3相對應的關(guān)于第三個實施例的局部等距視圖，

圖7是用于構(gòu)成二極管的溝槽的示意性等距視圖，

圖8是制造圖1的二極管的另一個方法步驟的截面圖，

圖9是圖1的二極管的一個替換實施例的截面圖，

圖10是根據(jù)圖9處于背對背位置的兩個二極管的等距視圖，

圖11顯示了根據(jù)圖10的二極管以及現(xiàn)有技術(shù)的二極管的試驗曲線，

圖12是耦接到電路的圖11的二極管的交叉視圖，以及

圖13是圖12所示結(jié)構(gòu)的等效電路。

具體實施方式

圖1顯示了集成在半導體裝置中的二極管4的截面示意圖。在比如硅基板這樣的基板6上實施二極管4。在本說明書中，假設(shè)基板6為具有確定摻雜值得P-型摻雜基板。此外，采用比如載體類型以及載體集中值這樣的摻雜特征減少二極管4的電流泄露。必須仔細選擇基板6的摻雜程度，因為將由其確定二極管的擊穿電壓。載體集中值可(僅出于闡釋性目的，而非限制性目的)等于1×10¹⁸cm^-3。本說明書中列出的所有其它值都只是說明性的，而非限制性的。

摻雜方法是本領(lǐng)域技術(shù)人員已知的，所以在本說明書中對此方法不再贅述。

作為選擇，可以采用SOI(絕緣體上硅)基板。

基板6包括第一側(cè)邊8、與第一側(cè)邊8相對的第二側(cè)邊10、頂邊12以及與頂邊12相對的底邊14，并且顯示了確定的厚度?；?的厚度適合提高二極管4的集成二極管密度值。例如，基板6的厚度可約等于100μm(1μm＝1×10^-6m)。

如圖1所示，二極管4包括在基板6中蝕刻的至少三個孔。每個孔都具有摻氮的壁(在此我們假設(shè)，如上文所述，基板6是摻磷的)，也就是壁的摻雜類型與基板的摻雜類型不同。每個孔都充滿多晶硅，而且多晶硅延伸到頂邊12，所以通過多晶硅連接所有孔。在多晶硅頂部實施電極。

如圖1所示，基板6中各孔不同。在圖1所闡釋的優(yōu)選實施例中，各孔的寬度和深度不同。在圖1的實施例中，可以看到每個孔的寬度和深度從第一個側(cè)邊8向第二個側(cè)邊10減少。

因為圖1“僅僅”是橫截面圖，所以未顯示各孔的形狀。從闡釋制造根據(jù)圖1的二極管的方法的如下說明中可見，在此闡釋的各孔可為不同形狀。

作為制造二極管4的第一個步驟，把保護層16沉積在基板6的頂邊12上。圖2闡釋了這個方法步驟。保護層16適合抵抗基板6的蝕刻步驟。在以下說明中將對蝕刻步驟進行說明。例如，保護層16包括通過基板6氧化步驟得到的氧化硅(SiO2)。通過濕式氧化法或干式氧化法實施氧化步驟。在本說明書中不再更加詳細地陳述本領(lǐng)域技術(shù)人員已知的這些氧化法。例如，保護層16的厚度約等于1μm。

為了在基板6中實施孔，實施在保護層16上銼出光致抗蝕劑層(圖中未顯示)的光刻步驟，并且通過該光刻步驟確定待蝕刻的孔的尺寸和形狀。

通過在保護層16中實施的各孔蝕刻基板6。圖3闡釋了這個方法步驟。通過基板6頂邊12的至少一個蝕刻步驟實施各孔。例如，通過濕法刻蝕步驟或者干法蝕刻步驟，或者把在干法蝕刻之后與濕法蝕刻步驟相結(jié)合實施所述蝕刻步驟。因此，可以控制各孔的壁的粗糙度。

如上所述，各孔形狀不同。圖4顯示了第一個實施例，其中在基板6中蝕刻三個孔：第一孔18、第二孔20和第三孔22，這三個孔為圓孔。各孔彼此之間間隔一定距離。第一孔18是離基板6第一側(cè)邊8最近的孔，第三孔22離基板6第二側(cè)邊10最近。第二孔20在第一孔18與第三孔22之間。在一個實例中，兩孔之間距離等于2μm。各孔的直徑和深度從第一側(cè)邊8向基板6的第二側(cè)邊10減少。例如各孔直徑在1μm至2μm之間變化，各孔深度在20μm至60μm之間變化。

圖5闡釋了另一個實例，其中二極管4包括多行孔。圖5闡釋了只有三行孔的二極管4，每行孔只包括兩個孔。因此，二極管4具有第一行24的第一孔18、第二行26的第二孔20以及第三行28的第三孔22。

各行孔彼此平行。從一行到相鄰行的各孔的深度和寬度按照從第二側(cè)邊10到第一側(cè)邊8的方向增長。各行24，26，28孔平行于基板6的第一側(cè)邊8，而且各孔的寬度和深度按照與各行垂直的方向增長。

本領(lǐng)域技術(shù)人員清楚，可以推廣該實施例，并且可以實施確定數(shù)量的N行孔。而且，各行中孔的數(shù)量常常不同于兩個。一行中孔的數(shù)量還可以與另一行不同。例如，孔的數(shù)量從第一行24到最后一行(在圖5，為第三行28)減少。最好相對于垂直于各行孔的對稱面分配各行中的孔。

有利的是，可以把任何一個所引用參數(shù)中的變化與另一個參數(shù)相結(jié)合。例如，可以把孔的行數(shù)的變化與各行孔的直徑的變化相結(jié)合。

在一個優(yōu)選的實施示例中，每個孔都呈溝槽的形狀。圖6顯示了該實施例的第一個示例，其中，二極管4包括三個溝槽38、40、42。每個溝槽38、40、42都呈現(xiàn)一定的深度和寬度，并且平行于基板6的第一側(cè)邊8。為了優(yōu)化電流線在二極管4中的分配，溝槽的深度和寬度按照從一個溝槽到相鄰溝槽的方向增長。溝槽38、40、42平行于基板6的第二側(cè)邊10。注意，溝槽的數(shù)量可變。

對于所有溝槽而言，兩個相鄰溝槽之間的距離可以相同，例如為10m。但是，兩個相鄰溝槽之間的距離也可變。

在實施例的一個示例中，溝槽38、40、42的長度也不同。因此，例如，溝槽的長度按照從第一個溝槽38到第三個溝槽42的方向增加，如圖7所示。

蝕刻各孔之后，預知在各孔中進行摻雜步驟(圖8)。例如，通過載體擴散到硅基板6實施這個摻雜步驟。有利的是，由于保護層16，僅在各孔的壁上實施載體擴散。因為我們認為基板6為磷摻雜，所以在此用于摻雜的載體為N-載體。通過蒸汽氣相沉積或者通過離子植入步驟實施載體植入步驟。

如果各孔之間的距離低于摻雜劑(例如含磷摻雜劑)的擴散長度，孔則像一個較深的統(tǒng)一PN結(jié)，但是如果各孔之間的距離較大，那么則得到平行的數(shù)個二極管。在此這第二個選項是優(yōu)選的，并且選擇這第二個選項。

在本說明書中不再更加詳細的陳述本領(lǐng)域技術(shù)人員已知的沉積步驟和擴散步驟。有利的是，因為在各孔壁上摻雜，所以二極管4的串聯(lián)電阻率較低。

然后，多晶硅層46沉積在孔中(圖8)。例如，通過低壓化學氣相沉淀(LPCVD)沉淀多晶硅層46。有利的是，多晶硅層46是摻氮多晶硅，因為這有助于降低二極管的接觸電阻，但是也可以采用非晶硅。有利的是，多晶硅層46填充各孔，并且覆蓋基板6頂邊12的一定面積，從而把所有孔連接在一起。在本發(fā)明的一個優(yōu)選實施例中，多晶硅層46至少比保護層16超出1μm。然后它是有圖案的。

鈍化層48(圖9)沉積在基板6的頂邊12上，與超出的多晶硅層46部分相對應的一定面積除外。

在本說明書中鈍化層48為第一電極44以及例如氧化硅(SiO2)或則厚度大于多晶硅層46超出厚度的氮化硅層。在此不再詳細描述本領(lǐng)域技術(shù)人員已知的鈍化處理。通過導電層的濺射沉積實施第二電極50，比如所述導電層為鋁(Al)，或其它類型金屬，是有圖案的。在本說明書中不再詳細描述本領(lǐng)域技術(shù)人員已知的沉積方法。把第一電極44電耦接到基板6，把第二電極50耦接到多晶硅層46。有利的是，二極管4的第一電極44和第二電極50位于基板6的頂邊12上，使之能夠增加二極管的集成值。

為了增加驅(qū)動電流的能力，使二極管4各孔平行。

二極管4可耦接到無源和/或有源元件或元件組

有利的是，二極管4用于靜電放電(ESD)保護。例如，二極管4可耦接到電容器或溝槽式電容器的輸入端。注意，通過考慮二極管4的極性把二極管4的第一電極44和第二電極50耦接到待保護的元件。

因此，例如，如果通過二極管4實現(xiàn)電路輸入端的ESD正極保護，把二極管4的第二電極50耦接到電源端，把第一電極44耦接到所述電路的輸入端。

還可以通過二極管4實現(xiàn)ESD負極性保護。

為了實現(xiàn)雙極性ESD保護，提出包括兩個二極管的一種靜電放電保護裝置。圖10顯示了包括二極管4以及第二個二極管41的這種靜電放電保護裝置。有利的是，第二個二極管41與二極管4特性相同，并且與之對稱。此外，可以通過與二極管4相同的制造方法得到第二個二極管41。

在同一個基板6上制造第二個二極管41和二極管4。因此，優(yōu)化了靜電放電保護裝置的集成密度。

圖10中的第二個二極管41具有三個孔：第一孔62、第二孔60和第三孔58。因為第二個二極管41與二極管4對稱，其孔的深度和寬度從第二個側(cè)邊10向第一個側(cè)邊8減少。放置第二個二極管41的位置，使其第一孔62位于基板6第一側(cè)邊8的一側(cè)。第二個二極管41的第一孔62與二極管4的第一孔18相隔一定距離。例如，第二個二極管41的第一孔62與二極管4的第一孔18之間的距離等于75μm。

為了保護電路，二極管4有利地與第二個二極管41串聯(lián)耦接，更具體而言，二極管4和第二個二極管41以背對背的位置耦接。該原結(jié)構(gòu)能夠取得優(yōu)化的ESD保護，以保護電路的正常運行模式支持正脈沖和負脈沖。

通過這種結(jié)構(gòu)，包括二極管4以及第二個二極管41的靜電放電保護裝置能夠通過雙向ESD保護電路，并且得到電流在基板6中更好的分配的電路。

為了顯示在此提出的新結(jié)構(gòu)的益處，把兩個結(jié)構(gòu)的ESD魯棒性進行了比較。比較了覆蓋區(qū)(所有結(jié)構(gòu)都是24000μm²)相同的背對背二極管結(jié)構(gòu)。

第一個結(jié)構(gòu)具有溝槽寬度、深度和長度全部相同的3D二極管。背對背地設(shè)置二極管的位置，而且二極管之間的距離為75μm。每個二極管都由寬度等于1μm的六個溝槽構(gòu)成。二極管面積為(18*224)μm²＝4032μm²。所有結(jié)構(gòu)面積為24000μm²。

第二個結(jié)構(gòu)具有3D二極管，其溝槽長度相同，但是溝槽的寬度和深度從二極管前面到二極管后面增長。一個二極管的最小溝槽在另一個二極管的最小溝槽的前面。背靠背地放置二極管的位置，而且二極管之間的距離(最小溝槽之間的距離)為75μm。每個二極管由寬度介于1μm至2.2μm之間的六個溝槽構(gòu)成。二極管面積為(18*224)μm²＝4032μm²，所有結(jié)構(gòu)面積為24000μm²。

圖11顯示了表示測量值實驗結(jié)果的曲線。在該圖中，有溝槽寬度和深度全部相同的現(xiàn)有技術(shù)的背對背二極管的四條曲線，第一條曲線名稱為A1(表示泄漏電流)，第二條曲線名稱為A2(表示電流與電壓(I-V))。名稱為B1(表示泄漏電流)和B2(表示電流與電壓(I-V))另外兩條曲線與溝槽寬度和深度不同的背對背二極管(具有六個溝槽的二極管4，41)相對應。

通過利用傳輸線脈沖(TLP)系統(tǒng)構(gòu)成二極管的ESD魯棒性，所述傳輸線脈沖(TLP)系統(tǒng)是有效分析工具。該系統(tǒng)在100ns的持續(xù)時間內(nèi)產(chǎn)生的電流脈沖從1mA至20A。每個脈沖之后測量直流電(DC)l泄露，使之能夠檢測樣本的損壞。在不對其造成損壞的情況下，驅(qū)動穿過二極管的電流越高，ESD魯棒性越高。由于溝槽寬度和深度不同，在背對背二極管4,41中循環(huán)的TLP電流大于現(xiàn)有技術(shù)的背對背二極管的TLP電流。因此，在這個示例中，背對背二極管4，41可以把電流脈沖維持在約為13A的最大值，而具有相同結(jié)構(gòu)面積以及同為19V齊納電壓的現(xiàn)有技術(shù)的背對背二極管只能把電流脈沖維持在約為11A。因此，背對背二極管4,41的TLP性能比現(xiàn)有技術(shù)背對背二極管結(jié)構(gòu)高20％。

此外，由于原結(jié)構(gòu)二極管4，41的串聯(lián)電阻較低，所以改進了基板中的電流分配，使之能夠?qū)崿F(xiàn)具有良好ESD魯棒性的良好ESD保護水平。

圖12顯示了集成靜電放電裝置的一個示例，所述靜電放電裝置包括耦接到有源電路的兩個二極管4，41，所述有源電路包括電感器70以及高值電容器72。

圖13闡釋了這種裝置的示意電路圖。在圖13所示的情況下，具有輸入端76的電路74象征著圖12的高值電容器72以及電感器70。

二極管4的第一電極44耦接到電接地，二極管4的第二電極50耦接到二極管41的第二電極55。二極管41的第一電極54耦接到輸入端76。例如，保護電路74的輸入端76適合接收信號(圖中未顯示)。

由于靜電放電保護裝置，可以疏散雙向干擾。因此，把輸入端76的正相干擾耦接到地面GND，把輸入端76的負相干擾耦接到VCC。可以考慮其它類型的耦接。

此外，在本發(fā)明的一個有利實施例中，可將二極管4堆疊到另一個二極管上?？梢园寻ㄖ辽賰蓚€二極管4，41的靜電放電保護裝置堆疊到另一個靜電放電保護裝置上，以便能夠保護多個電路輸入端。

注意，可將靜電放電保護裝置耦接到有源電路和/或無源電路。還可以把靜電放電保護裝置連接到其它類型的元件或電路，比如電感器或高值電容器。

本發(fā)明提供易于制造的一種二極管。本發(fā)明還提供一種靜電放電保護裝置，包括串聯(lián)耦接的兩個二極管，所述二極管具有較高的集成密度值以及較高的TLP電流。

通過上文所述的結(jié)構(gòu)，提出通過減少背對背結(jié)構(gòu)中各孔(最好是溝槽)的電阻取得更好的電流傳播。通過拓寬二極管結(jié)構(gòu)后面的各孔(溝槽)的寬度和/或深度實現(xiàn)這一點。

從二極管前面向二極管后面增加孔的寬度產(chǎn)生第一個物理效果。如果二極管后面的孔寬度較大，那么與二極管前面的孔相比，二極管后面的孔的串聯(lián)電阻較低。所以裝置中電流的均勻性更好。對于給定應用電流而言，前面孔中的電流密度(相對于尺寸相同、孔相似的現(xiàn)有技術(shù)的二極管而言)較低，而且硅中有數(shù)個熱點。因此裝置的ESD魯棒性更好。

通過增加孔的深度產(chǎn)生第二個物理效果。二極管后面的孔越深，越能夠更好地利用硅的用途，因為更大部分硅得到了利用。在ESD事件過程中，電流因此更好地分布在基板中。

在各圖及前述說明中詳細闡釋并描述了本發(fā)明，必須將這種闡釋和說明視為說明性或示例性的，而非限制性的，本發(fā)明不僅限于所公開的實施例。在實踐請求保護的本發(fā)明的過程中，通過研究附圖、專利申請說明書以及所附權(quán)利要求，本領(lǐng)域技術(shù)人員可以理解并實施所公開的實施例的變體。