本發(fā)明涉及由多個(gè)功率半導(dǎo)體器件構(gòu)成的功率半導(dǎo)體裝置及其制造方法、電力變換裝置、三相電動(dòng)機(jī)系統(tǒng)、汽車以及鐵路車輛。

背景技術(shù)：

就作為功率半導(dǎo)體器件之一的功率金屬絕緣膜半導(dǎo)體場(chǎng)效應(yīng)晶體管(metalinsulatorsemiconductorfieldeffecttransistor：misfet)而言，現(xiàn)有技術(shù)的主流是采用硅(si)基板的功率misfet(以下記為si功率misfet)。

但是，與si功率misfet相比，采用碳化硅(sic)基板(以下記為sic基板)的功率misfet(以下記為sic功率misfet)，能夠?qū)崿F(xiàn)高耐壓化以及低損失化。因此，在省電或環(huán)境友好型的逆變器技術(shù)領(lǐng)域尤其受到關(guān)注。

sic功率misfet與si功率misfet相比，能夠在相同耐壓下實(shí)現(xiàn)通態(tài)電阻的低電阻化。這是因?yàn)椋禾蓟?sic)與硅(si)相比，絕緣破壞電場(chǎng)強(qiáng)度約大7倍，能夠使作為漂移層的外延層較薄。但是，若考慮到應(yīng)該由sic得到的本來(lái)的特性，則還不能說(shuō)獲得充分的特性，且從高效利用能量的觀點(diǎn)出發(fā)，希望進(jìn)一步降低通態(tài)電阻。

關(guān)于dmos(doublediffusedmetaloxidesemiconductor)構(gòu)造的sic功率misfet的通態(tài)電阻，需要解決的課題之一為溝道寄生電阻。在低耐壓的600v耐壓的dmos中，溝道寄生電阻是寄生電阻的主要原因，在高耐壓的3300v耐壓的dmos中，溝道寄生電阻較高，僅次于漂移電阻。因此，在sic功率misfet中需要減小該溝道寄生電阻。

溝道寄生電阻高的主要原因在于成為dmos的溝道面的si(0001)面的溝道移動(dòng)度低。為了解決這個(gè)問(wèn)題，在專利文獻(xiàn)1中公開了一種方法，即在dmos的p型的主體層的一部分以及主體層的外部挖槽而形成溝槽，來(lái)擴(kuò)展有效的溝道寬度。另外，為了減小溝道寄生電阻，正在研究對(duì)能夠獲得高溝道移動(dòng)度的(11-20)面、(1-100)面的利用。為了利用(11-20)面、(1-100)面等高溝道移動(dòng)度的面，需要在(0001)面的基板上形成溝槽型構(gòu)造的mos。但是，溝槽mos不僅在柵絕緣膜以及柵的一部分支撐耐壓的p型的主體層下部形成，而且在漂移層正上形成，因此在柵絕緣膜上施加超過(guò)絕緣耐壓的電場(chǎng)，導(dǎo)致絕緣破壞。為此，進(jìn)行了在具有溝槽構(gòu)造時(shí)緩和作用于柵絕緣膜的電場(chǎng)的嘗試。在專利文獻(xiàn)2中公開了一種方法，即將p型的主體層的一部分在比形成于溝槽下部的柵絕緣膜低的位置上形成，從而緩和作用于柵絕緣膜的電場(chǎng)。

另外，在專利文獻(xiàn)3中提出了作為溝槽型構(gòu)造的mos之一在溝槽下方設(shè)置p型的電場(chǎng)緩和區(qū)域的構(gòu)造。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1:國(guó)際公開第2010/110246號(hào)

專利文獻(xiàn)2:日本特開2009-260253號(hào)公報(bào)

專利文獻(xiàn)3:日本特開2012-43955號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的課題

但是，就專利文獻(xiàn)1以及專利文獻(xiàn)2所公開的技術(shù)而言，因?yàn)槎际菧喜蹣?gòu)造的一部分在p型的主體層的外部露出的構(gòu)造，所以作用于柵絕緣膜電場(chǎng)要高于普通的dmos構(gòu)造。因此，即使初期耐壓為所需的耐壓以上，也會(huì)導(dǎo)致氧化膜發(fā)生歷時(shí)破壞。另外，就專利文獻(xiàn)3公開的技術(shù)而言，由于存在電場(chǎng)緩和區(qū)域而對(duì)電流路徑造成限制，因此會(huì)導(dǎo)致元件高電阻化。

本發(fā)明的目的在于提供一種功率半導(dǎo)體裝置及其制造方法，其使用能夠期待高溝道移動(dòng)度的溝槽構(gòu)造，并且能夠?qū)⒆饔糜跍喜巯虏康臇沤^緣膜的電場(chǎng)抑制在dmos的水平或其以下，從而能夠期待高性能以及高可靠性。進(jìn)而，提供采用該半導(dǎo)體裝置而實(shí)現(xiàn)小型/高性能/高可靠化的電力變換裝置、以及采用該電力變換裝置的三相電動(dòng)機(jī)系統(tǒng)。此外，實(shí)現(xiàn)采用該三相電動(dòng)機(jī)系統(tǒng)的汽車以及鐵路車輛的輕量/高性能/高可靠化。

用于解決課題的手段

為了解決上述的課題，本發(fā)明具有：第一導(dǎo)電類型的半導(dǎo)體基板；在半導(dǎo)體基板的背面?zhèn)刃纬傻穆╇姌O；在半導(dǎo)體基板的表面?zhèn)刃纬傻牡谝粚?dǎo)電類型的漂移層；第一導(dǎo)電類型的源區(qū)域；第一導(dǎo)電類型的電流擴(kuò)散層；與源區(qū)域和電流擴(kuò)散層相接的與第一導(dǎo)電類型相反的第二導(dǎo)電類型的主體層；在源區(qū)域、主體層以及電流擴(kuò)散層上延展，比主體層淺且底面與主體層相接的溝槽；形成到比電流擴(kuò)散層與主體層的邊界深的位置，將漂移層和電流擴(kuò)散層電連接的雜質(zhì)濃度比漂移層高的第一導(dǎo)電類型的高濃度jfet層；在溝槽的內(nèi)壁形成的柵絕緣膜；以及，在柵絕緣膜上形成的柵電極。

發(fā)明的效果

根據(jù)本發(fā)明，能夠提供高性能且高可靠性的功率半導(dǎo)體裝置。進(jìn)而，能夠?qū)崿F(xiàn)電力變換裝置、三相電動(dòng)機(jī)系統(tǒng)、汽車以及鐵路車輛的高性能化。

附圖說(shuō)明

圖1是本發(fā)明的實(shí)施方式1的搭載了由多個(gè)sic功率misfet構(gòu)成的碳化硅半導(dǎo)體裝置的半導(dǎo)體芯片的要部俯視圖。

圖2是本發(fā)明的實(shí)施方式1的sic功率misfet的要部鳥瞰圖。

圖3是說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法的工序圖。

圖4是說(shuō)明本發(fā)明的實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造工序的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖5接續(xù)圖4，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖6接續(xù)圖5，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖7接續(xù)圖6，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖8接續(xù)圖7，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖9接續(xù)圖8，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖10(a)接續(xù)圖9，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖10(b)接續(xù)圖9，是碳化硅半導(dǎo)體裝置的制造工序中的圖10(a)的線段aa’的要部斷面圖。

圖10(c)接續(xù)圖9，是碳化硅半導(dǎo)體裝置的制造工序中的圖10(a)的線段bb’的要部斷面圖。

圖11接續(xù)圖10(a)～(c)，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖12接續(xù)圖11，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖13接續(xù)圖12，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖14接續(xù)圖13，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖15接續(xù)圖14，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖16接續(xù)圖15，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖17接續(xù)圖16，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖18接續(xù)圖17，是碳化硅半導(dǎo)體裝置的制造工序中的與圖4相同部位的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖19是本發(fā)明的實(shí)施方式2的sic功率misfet的要部鳥瞰圖。

圖20是說(shuō)明本發(fā)明的實(shí)施方式2的碳化硅半導(dǎo)體裝置的制造工序的碳化硅半導(dǎo)體裝置的要部斷面圖。

圖21接續(xù)圖20，是碳化硅半導(dǎo)體裝置的要部斷面圖。

圖22接續(xù)圖21，是碳化硅半導(dǎo)體裝置的要部斷面圖。

圖23(a)接續(xù)圖22，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖23(b)接續(xù)圖22，是碳化硅半導(dǎo)體裝置的制造工序中的圖23-(a)的線段aa’的要部斷面圖。

圖23(c)接續(xù)圖22，是碳化硅半導(dǎo)體裝置的制造工序中的圖23-(a)的線段bb’的要部斷面圖。

圖24接續(xù)圖23(a)～(c)，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖25接續(xù)圖24，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖26接續(xù)圖25，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖27接續(xù)圖26，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖28接續(xù)圖27，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖29接續(xù)圖28，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖30接續(xù)圖29，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖31接續(xù)圖30，是碳化硅半導(dǎo)體裝置的制造工序中的要部俯視圖。

圖32是本發(fā)明的實(shí)施方式3的搭載了實(shí)施方式1或?qū)嵤┓绞?的電力變換裝置(逆變器)的電路圖。

圖33是本發(fā)明的實(shí)施方式4的搭載了實(shí)施方式1或?qū)嵤┓绞?的電力變換裝置(逆變器)的電路圖。

圖34是本發(fā)明的實(shí)施方式5的搭載了實(shí)施方式1或?qū)嵤┓绞?的電力變換裝置(逆變器)的電路圖。

圖35是本發(fā)明的實(shí)施方式6的搭載了實(shí)施方式1或?qū)嵤┓绞?的電動(dòng)汽車的結(jié)構(gòu)圖。

圖36是本發(fā)明的實(shí)施方式7的搭載了實(shí)施方式1或?qū)嵤┓绞?的升壓轉(zhuǎn)換器的電路圖。

圖37是本發(fā)明的實(shí)施方式8的搭載了實(shí)施方式1或?qū)嵤┓绞?的鐵路車輛的結(jié)構(gòu)圖。

具體實(shí)施方式

在以下的實(shí)施方式中是為了方便而在需要時(shí)分為多個(gè)區(qū)段或?qū)嵤┓绞竭M(jìn)行說(shuō)明，但是除了特別明示的情況之外，它們不是彼此無(wú)關(guān)的，一方與另一方存在一部分或全部的變形例、詳情、補(bǔ)充說(shuō)明等關(guān)系。

另外，在以下實(shí)施方式所使用的圖中，為了易于觀察，有時(shí)對(duì)于俯視圖也附加了影線。另外，用于說(shuō)明以下實(shí)施方式的全部圖中，原則上對(duì)于具有相同功能者標(biāo)記相同的符號(hào)并省略重復(fù)的說(shuō)明。以下參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。

實(shí)施例1

《碳化硅半導(dǎo)體裝置》

參照?qǐng)D1以及圖2對(duì)本發(fā)明的實(shí)施方式1的碳化硅半導(dǎo)體裝置的構(gòu)造進(jìn)行說(shuō)明。圖1是搭載了由多個(gè)sic功率misfet構(gòu)成的碳化硅半導(dǎo)體裝置的半導(dǎo)體芯片的要部俯視圖，圖2是sic功率misfet的要部鳥瞰圖。構(gòu)成碳化硅半導(dǎo)體裝置的是sic功率misfet。

如圖1所示，搭載碳化硅半導(dǎo)體裝置的半導(dǎo)體芯片1由位于并聯(lián)連接多個(gè)n溝道型的sic功率misfet的源配線用電極2下方的有源區(qū)域(sic功率misfet形成區(qū)域、元件形成區(qū)域)、和俯視時(shí)包圍上述有源區(qū)域的周邊形成區(qū)域構(gòu)成。在周邊形成區(qū)域形成有以俯視時(shí)包圍上述有源區(qū)域的方式形成的多個(gè)p型的浮置場(chǎng)限環(huán)(floatingfieldlimitedring：flr)3、以俯視時(shí)包圍上述多個(gè)p型的浮置場(chǎng)限環(huán)3的方式形成的n型的保護(hù)環(huán)4。

在n型的碳化硅(sic)外延基板(以下記為sic外延基板)的有源區(qū)域的表面?zhèn)刃纬捎衧ic功率misfet的柵電極、n⁺⁺型的源區(qū)域、以及溝道區(qū)域等，在sic外延基板的背面?zhèn)刃纬捎衧ic功率misfet的n⁺型的漏區(qū)域。

由于將多個(gè)p型的浮置場(chǎng)限環(huán)3形成于有源區(qū)域的周邊，因此在關(guān)斷時(shí)，最大電場(chǎng)部分會(huì)按次序向外側(cè)的p型的浮置場(chǎng)限環(huán)3轉(zhuǎn)移，在最外周的p型的浮置場(chǎng)限環(huán)3發(fā)生擊穿，因此能夠使碳化硅半導(dǎo)體裝置獲得高耐壓。在圖1中示出了形成有3個(gè)p型的浮置場(chǎng)限環(huán)3的例子，但是不限于此。另外，n⁺⁺型的保護(hù)環(huán)4具有保護(hù)形成于有源區(qū)域的sic功率misfet的功能。

在有源區(qū)域內(nèi)形成的多個(gè)sic功率misfet6俯視時(shí)呈條形圖案，且利用與各條形圖案連接的引出配線(柵總線)將全部的sic功率misfet的柵電極與柵配線用電極8電連接。

另外，多個(gè)sic功率misfet被源配線用電極2覆蓋，各sic功率misfet的源以及主體層的電位固定層與源配線用電極2連接。源配線用電極2通過(guò)設(shè)置于絕緣膜的源開口部7與外部配線連接。柵配線用電極8與源配線用電極2彼此遠(yuǎn)離地形成，并與各sic功率misfet的柵電極連接。柵配線用電極8通過(guò)柵開口部5與外部配線連接。另外，在n型的sic外延基板的背面?zhèn)刃纬傻膎⁺型的漏區(qū)域，與在n型的sic外延基板的整個(gè)背面形成的漏配線用電極(未圖示)電連接。

接下來(lái)，參照?qǐng)D2對(duì)本實(shí)施方式1的sic功率misfet的構(gòu)造進(jìn)行說(shuō)明。

在由碳化硅(sic)制成的n⁺型的sic基板(基板)101的表面(第一主面)側(cè)，形成有由雜質(zhì)濃度低于n⁺型的sic基板101的碳化硅(sic)制成的n-型的外延層102，由n⁺型的sic基板101和n-型的外延層102構(gòu)成了sic外延基板104。n-型的外延層102作為漂移層發(fā)揮功能。n-型的外延層102的厚度是例如5～50μm左右。

從外延層102的表面起具有規(guī)定的深度地在外延層102內(nèi)形成了p型的主體層(井區(qū)域)105。

雖然圖示省略，但是形成有p⁺⁺型的主體層電位固定區(qū)域106。

此外，從外延層102的表面起具有規(guī)定的深度地在p型的主體層105內(nèi)形成了以氮為雜質(zhì)的n⁺型的源區(qū)域107。

在被p型的主體層105和p型的主體層105夾持的外延層102上，從外延層102的表面起具有規(guī)定的深度地形成了n型的電流擴(kuò)散層108-a。另外，在被p型的主體層105和p型的主體層105夾持的外延層102上，從外延層102的表面起具有規(guī)定的深度地形成了p⁺型的柵絕緣膜保護(hù)層108-b。

在被p型的主體層105和p型的主體層105夾持的外延層102上形成有n型的高濃度jfet層117，其具有從外延層102的表面起的規(guī)定的深度到規(guī)定的深度為止的深度并具有比n-型的外延層102的雜質(zhì)濃度高的雜質(zhì)濃度。

形成有從n⁺型的源區(qū)域107起跨p型的主體層105延展到n型的電流擴(kuò)散層108-a以及p型的柵絕緣膜保護(hù)層108-b的溝槽109。溝槽109的底面與p型的主體層105相接。在溝槽109的表面、p型的主體層105的表面、p型的柵絕緣膜保護(hù)層108-b、被p型的主體層105夾持的外延層102的表面形成了柵絕緣膜110(在圖2中未圖示。)。除了被p型的主體層105夾持的外延層102上之外，在柵絕緣膜110上形成了柵電極111。

p型的主體層105從外延層102的表面起的深度(第一深度)是例如0.5～2.0μm左右。另外，n⁺⁺型的源區(qū)域107從外延層102的表面起的深度(第三深度)是例如0.1～0.6μm左右。另一方面，n⁺型的電流擴(kuò)散層區(qū)域108-a的從外延層102的表面起的深度(第四深度)是例如0.1～0.7μm左右。p⁺型的柵絕緣膜保護(hù)層108-b的從外延層102的表面起的深度(第五深度)是例如0.05～0.3μm左右。n型的高濃度jfet層117的上面從外延層102的表面起的深度(第六深度)比n⁺型的電流擴(kuò)散層區(qū)域108-a的從外延層102的表面起的深度(第四深度)淺，是例如0.1～0.7μm左右。n型的高濃度jfet層117的下面從外延層102的表面起的深度(第七深度)比n⁺型的電流擴(kuò)散層區(qū)域108-a的從外延層102的表面起的深度(第四深度)深，即比n⁺型的電流擴(kuò)散層區(qū)域108-a與p型的主體層105的邊界深，是例如0.5～2.0μm左右。溝槽109的從外延層102的表面起的深度(第八深度)比p型的主體層105的從外延層102的表面起的深度(第一深度)淺，是例如0.1～1.5μm左右。溝槽的與溝道長(zhǎng)并行的方向的長(zhǎng)度是例如1～3μm左右。溝槽的與溝道寬度并行的方向的長(zhǎng)度是例如0.1～2μm左右。與溝道寬度并行的方向的溝槽間隔是例如0.1～2μm左右。

雖然圖示省略，但是p⁺⁺型的主體層電位固定區(qū)域106的從外延層102的表面起的深度(第二深度)是例如0.1～0.3μm左右。

此外，“-”以及“+”是標(biāo)記導(dǎo)電類型為n型或p型的相對(duì)的雜質(zhì)濃度的符號(hào)，n型雜質(zhì)的雜質(zhì)濃度以例如“n^-”、“n”、“n⁺”、“n⁺⁺”的順序升高。

n⁺型的sic基板101的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁸～1×10²¹cm^-3。n-型的外延層102的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁴～1×10¹⁷cm^-3。p型的主體層105的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁶～1×10¹⁹cm^-3。另外，n⁺⁺型的源區(qū)域107的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁹～1×10²¹cm^-3。n型的電流擴(kuò)散區(qū)域108-a的雜質(zhì)濃度的優(yōu)選范圍是例如5×10¹⁶～5×10¹⁸cm^-3。p⁺型的柵絕緣膜保護(hù)層108-b的雜質(zhì)濃度的優(yōu)選范圍是例如5×10¹⁶～5×10¹⁸cm^-3。n型的高濃度jfet區(qū)域117的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁶～1×10¹⁷cm^-3。雖然圖示省略，但是p⁺⁺型的主體層電位固定區(qū)域106的雜質(zhì)濃度的優(yōu)選范圍是例如1×10¹⁹～1×10²¹cm^-3的范圍。由于n型的電流擴(kuò)散區(qū)域108-a與溝道直接連接而容易增大電阻，因此n型的電流擴(kuò)散區(qū)域108-a的雜質(zhì)濃度比n型的高濃度jfet區(qū)域117的雜質(zhì)濃度高。

溝道區(qū)域是溝槽109的表面以及被溝槽109夾持的p型的主體層105的表面。

在溝道區(qū)域上形成有柵絕緣膜110，在柵絕緣膜110上形成有柵電極111。jfet區(qū)域側(cè)的柵電極111的端部位于形成為從主體層105起在溝槽109的長(zhǎng)度方向、即溝槽109的溝道方向上延伸到n型的高濃度jfet區(qū)域117上方的p⁺型的柵絕緣膜保護(hù)層108-b上。

接下來(lái)，參照上述的圖2對(duì)本實(shí)施方式1的sic功率misfet的結(jié)構(gòu)特征進(jìn)行說(shuō)明。

如上述的圖2所示，溝槽109的側(cè)面成為溝道區(qū)域，因此能夠期待比sic外延基板104的表面的溝道區(qū)域高的溝道移動(dòng)度。另外，通過(guò)形成溝槽109，與不形成溝槽的普通的dmos構(gòu)造相比，溝道寬度變大，能夠期待低的溝道電阻。此外，由于具有形成到比電流擴(kuò)散層108-a與主體層105的邊界深的位置并將漂移層與電流擴(kuò)散層108-a電連接且雜質(zhì)濃度比漂移層高的n型的高濃度jfet區(qū)域117，因此能夠期待低的jfet電阻。溝槽僅形成于p型的主體層105內(nèi)，因此與具有從p型的主體層露出的部分的普通的溝槽型mos構(gòu)造相比，能夠大幅地緩和在耐壓保持時(shí)施加于在溝槽表面上形成的柵絕緣膜的電場(chǎng)。另外，在本實(shí)施方式中，在被相鄰的溝道區(qū)域夾持的區(qū)域，在n型的高濃度jfet區(qū)域117與柵絕緣膜110之間，設(shè)有p⁺型的柵絕緣膜保護(hù)層108-b。由此，能夠大幅地緩和n型的高濃度jfet區(qū)域117上方的氧化膜電場(chǎng)。此外，在本實(shí)施方式中，柵電極111的端部在p⁺型的柵絕緣膜保護(hù)層108-b的上方形成。因此，與普通的dmos構(gòu)造相比能夠進(jìn)一步緩和在耐壓保持時(shí)施加的jfet區(qū)域上的氧化膜電場(chǎng)。

根據(jù)以上所述，由于具有高溝道移動(dòng)度和寬的溝道寬度，從而實(shí)現(xiàn)比普通的溝槽型mos構(gòu)造低的溝道電阻，進(jìn)而也能夠?qū)崿F(xiàn)低的jfet電阻。因此，能夠?qū)崿F(xiàn)高的電流密度。此外，能夠獲得高的絕緣膜可靠性，因此能夠提供與普通的dmos構(gòu)造相比更加可靠的sic功率mosfet。另外，由于不在jfet區(qū)域上形成柵電極111，因此具有與n-型的外延層102的電容量的面積較小。因此，能夠減小開關(guān)時(shí)產(chǎn)生的密勒效應(yīng)，降低開關(guān)損失。因此，能夠?qū)崿F(xiàn)比普通的dmos構(gòu)造更低的導(dǎo)通損失和開關(guān)損失。

《碳化硅半導(dǎo)體裝置的制造方法》

參照?qǐng)D3～圖18按照工序順序?qū)Ρ景l(fā)明的實(shí)施方式1的碳化硅半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。圖3是說(shuō)明實(shí)施方式1的半導(dǎo)體裝置的制造方法的工序圖。圖4～圖9、圖10(b)～圖18是將碳化硅半導(dǎo)體裝置的sic功率misfet形成區(qū)域(元件形成區(qū)域)的一部分放大表示的要部斷面圖。圖10(a)是搭載了由sic功率misfet構(gòu)成的碳化硅半導(dǎo)體裝置的半導(dǎo)體芯片的要部俯視圖。

＜工序p1＞

首先，如圖4所示，準(zhǔn)備n⁺型的4h-sic基板101。在n⁺型的sic基板101中導(dǎo)入了n型雜質(zhì)。該n型雜質(zhì)例如是氮(n)，該n型雜質(zhì)的雜質(zhì)濃度是例如1×10¹⁸～1×10²¹cm^-3的范圍。另外，n⁺型的sic基板101具有si面和c面這兩面，n⁺型的sic基板101的表面可以是si面或c面。

接下來(lái)，通過(guò)外延生長(zhǎng)法在n⁺型的sic基板101的表面(第一主面)形成碳化硅(sic)的n-型的外延層102。在n-型的外延層102中導(dǎo)入有雜質(zhì)濃度比n⁺型的sic基板101低的n型雜質(zhì)。n-型的外延層102的雜質(zhì)濃度依存于sic功率misfet的元件額定值，是例如1×10¹⁴～1×10¹⁷cm^-3的范圍。另外，n-型的外延層102的厚度是例如5～50μm。通過(guò)以上的工序，形成由n⁺型的sic基板101以及n-型的外延層102構(gòu)成的sic外延基板104。

＜工序p2＞

接下來(lái)，從n⁺型的sic基板101的背面(第二主面)起具有規(guī)定的深度(第七深度)地在n⁺型的sic基板101的背面形成n⁺型的漏區(qū)域103。n⁺型的漏區(qū)域103的雜質(zhì)濃度在例如1×10¹⁹～1×10²¹cm^-3的范圍。

接下來(lái)，如圖5所示，在n-型的外延層102的表面上形成掩模m1。掩模m1的厚度是例如1.0～3.0μm左右。元件形成區(qū)域的掩模m1的寬度是例如1.0～5.0μm左右。作為掩模材料可以采用無(wú)機(jī)材料的sio2膜、si膜、sin膜、有機(jī)材料的抗蝕劑膜、聚酰亞胺膜。

接下來(lái)，透過(guò)掩模m1向n-型的外延層102離子注入p型雜質(zhì)、例如鋁原子(al)。由此，在n-型的外延層102的元件形成區(qū)域形成p型的主體層105。此外，雖然圖示省略，但是同時(shí)在元件形成區(qū)域周邊形成p型的浮置場(chǎng)限環(huán)3。作為終端部的構(gòu)造不限于此，也可以是例如結(jié)終端擴(kuò)展(junctionterminationextension：jte)構(gòu)造。

p型的主體層105的從外延層102的表面起的深度(第一深度)是例如0.5～2.0μm左右。另外，p型的主體層105的雜質(zhì)濃度是例如1×10¹⁶～1×10¹⁹cm^-3的范圍。

接下來(lái)，如圖6所示，在將掩模m1除去后，例如由抗蝕劑膜形成掩模m2。掩模m2的厚度是例如0.5～3μm左右。在掩模m2上僅在將在后續(xù)的工序中形成固定p型的主體層105的電位的p⁺⁺型的主體層的電位固定區(qū)域106的區(qū)域設(shè)有開口部分。

接下來(lái)，透過(guò)掩模m2向n-型的外延層102離子注入p型雜質(zhì)、例如鋁原子(al)，形成p⁺⁺型的主體層的電位固定區(qū)域106。p⁺⁺型的主體層的電位固定區(qū)域106的從外延層102的表面起的深度(第二深度)是例如0.1～0.3μm左右。p⁺⁺型的主體層的電位固定區(qū)域106的雜質(zhì)濃度是例如1×10¹⁹～1×10²¹cm^-3的范圍。

接下來(lái)，如圖7所示，在將掩模m2除去后，例如由抗蝕劑膜形成掩模m3。掩模m3的厚度是例如0.5～3μm左右。在掩模m3上在將在后續(xù)的工序中形成n⁺⁺型的源區(qū)域107的區(qū)域設(shè)有開口部分。另外，雖然圖示省略，但是在掩模m3上也在于浮置場(chǎng)限環(huán)3的外周形成保護(hù)環(huán)4的區(qū)域設(shè)有開口部。

接下來(lái)，透過(guò)掩模m3向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在元件形成區(qū)域形成n⁺⁺型的源區(qū)域107，雖然圖示省略，但是在周邊形成區(qū)域形成n⁺⁺型的保護(hù)環(huán)4。n⁺⁺型的源區(qū)域107以及n⁺⁺型的保護(hù)環(huán)4從外延層102的表面起的深度(第三深度)是例如0.1～0.6μm左右。另外，n⁺⁺型的源區(qū)域107以及n⁺⁺型的保護(hù)環(huán)4的雜質(zhì)濃度是例如1×10¹⁹～1×10²¹cm^-3的范圍。

接下來(lái)，如圖8所示，在將掩模m3除去后，例如由抗蝕劑膜形成掩模m4。掩模m4的厚度是例如0.5～3μm左右。在掩模m4上，在后續(xù)的工序中形成n+型的電流擴(kuò)散區(qū)域108-a的區(qū)域設(shè)有開口部分。

接下來(lái)，透過(guò)掩模m4向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在部分地包含使用掩模m3形成的區(qū)域105的元件形成區(qū)域形成n⁺型的電流擴(kuò)散區(qū)域108-a。n⁺型的電流擴(kuò)散區(qū)域108-a的從外延層102的表面起的深度(第四深度)是例如0.1～0.7μm左右。另外，n⁺型的電流擴(kuò)散區(qū)域108-a的雜質(zhì)濃度是例如5×10¹⁶～5×10¹⁸cm^-3的范圍。

接下來(lái)，透過(guò)掩模m4向外延層102離子注入鋁原子(al)作為p型雜質(zhì)，在元件形成區(qū)域形成p⁺型的柵絕緣膜保護(hù)區(qū)域108-b。p⁺型的柵絕緣膜保護(hù)區(qū)域108-b的從外延層102的表面起的深度(第五深度)是例如0.05～0.3μm左右。另外，p⁺型的柵絕緣膜保護(hù)區(qū)域108-b的雜質(zhì)濃度是例如5×10¹⁶～5×10¹⁸cm^-3的范圍。

接下來(lái)，如圖9所示，在將掩模m4除去后，例如由抗蝕劑膜形成掩模m5。掩模m5的厚度是例如0.5～3μm左右。在掩模m5上，在后續(xù)的工序中形成n型的高濃度jfet區(qū)域117的區(qū)域設(shè)有開口部分。另外，掩模m5的開口部分與掩模m4的開口部分有重疊。

接下來(lái)，透過(guò)掩模m5向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在元件形成區(qū)域形成n型的高濃度jfet區(qū)域117。n型的高濃度jfet區(qū)域117的上部深度(第六深度)比第四深度淺，是例如0.1～0.7μm左右。n型的高濃度jfet區(qū)域117的下部深度(第七深度)與p型的主體層105的深度(第一深度)為相同程度，是例如0.5～2.0μm左右。由此，n型的高濃度jfet區(qū)域117形成到比n⁺型的電流擴(kuò)散區(qū)域108-a深的區(qū)域。另外，由于掩模m5的開口部分與掩模m4的開口部分有重疊，因此n型的高濃度jfet區(qū)域117與n⁺型的電流擴(kuò)散區(qū)域108-a接觸并電連接。n型的高濃度jfet區(qū)域117的雜質(zhì)濃度是例如1×10¹⁶～1×10¹⁷cm^-3的范圍。

＜工序p3＞

接下來(lái)，在將掩模m5除去后，雖然圖示省略，但是通過(guò)例如等離子體cvd法在sic外延基板104的表面上以及背面上堆積碳(c)膜。碳(c)膜的厚度是例如0.03μm左右。在利用該碳(c)膜將sic外延基板104的表面以及背面覆蓋后，以1500℃以上的溫度對(duì)sic外延基板104實(shí)施2～3分鐘左右的熱處理。由此，進(jìn)行離子注入到sic外延基板104中的各雜質(zhì)的活性化。在熱處理后，通過(guò)例如氧等離子體處理將碳(c)膜除去。

＜工序p4＞

接下來(lái)，如圖10(a)～(c)所示，例如由抗蝕劑膜形成掩模m6。圖10(a)是要部俯視圖，圖10(b)是圖10(a)的線段aa’的要部斷面圖，圖10(c)是圖10(a)的線段bb’的要部斷面圖。掩模m6的厚度是例如0.5～3μm左右。在掩模m6上，在后續(xù)的工序中形成溝槽109的區(qū)域設(shè)有開口部分。

接下來(lái)，采用干蝕刻處理形成在n⁺⁺型的源區(qū)域107、p型的主體層105、n⁺型的電流擴(kuò)散區(qū)域108-a、p⁺型的柵絕緣膜保護(hù)區(qū)域108-b上延展的溝槽109。形成的溝槽的深度比p型的主體層105的深度淺、且比p⁺型的柵絕緣膜保護(hù)區(qū)域108-b的深度深。形成的溝槽的深度是例如0.1～1.5μm左右。溝槽的與溝道長(zhǎng)并行的方向的長(zhǎng)度是例如1～3μm左右。溝槽的與溝道寬度并行的方向的長(zhǎng)度是例如0.1～1μm左右。與溝道寬度并行的方向的溝槽間隔是例如0.1～1μm左右。

＜工序p5＞

接下來(lái)，如圖11所示，在將掩模m6除去后，在外延層102的表面以及溝槽109表面形成柵絕緣膜110。柵絕緣膜110例如由通過(guò)熱cvd法形成的sio2膜構(gòu)成。柵絕緣膜110的厚度是例如0.005～0.15μm左右。

接下來(lái)，如圖12所示，在柵絕緣膜110上形成n型的多晶硅(si)膜111a。n型的多晶硅(si)膜111a的厚度是例如0.01～4μm左右。

接下來(lái)，如圖13所示，使用掩模m7(光致抗蝕劑膜)，通過(guò)干蝕刻法加工多晶硅(si)膜111a，形成柵電極111。此時(shí)，被p型的主體層105夾持的jfet區(qū)域上的多晶硅(si)膜111a除去。

接下來(lái)，雖然圖示省略，但是在將掩模m7除去后，對(duì)柵電極111進(jìn)行光氧化，例如作為條件是干氧化900℃、30分鐘左右。

＜工序p6＞

接下來(lái)，如圖14所示，通過(guò)例如等離子體cvd法在外延層102的表面上以覆蓋柵電極111以及柵絕緣膜110的方式形成層間絕緣膜112。

接下來(lái)，如圖15所示，使用掩模m8(光致抗蝕劑膜)，通過(guò)干蝕刻法加工層間絕緣膜112以及柵絕緣膜110，形成到達(dá)n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層電位固定區(qū)域106的開口部cnt_s。

接下來(lái)，如圖16所示，在將掩模m8除去后，在露出于開口部cnt_s的底面的n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層電位固定區(qū)域106各自的表面形成金屬硅化物層113。

首先，雖然圖示省略，在外延層102的表面上以覆蓋層間絕緣膜112以及開口部cnt_s的內(nèi)部(側(cè)面以及底面)的方式通過(guò)例如濺射法作為第一金屬膜堆積例如鎳(ni)。該第一金屬膜的厚度是例如0.05μm左右。接著，通過(guò)實(shí)施600～1000℃的硅化物化熱處理，在開口部cnt_s的底面使第一金屬膜和外延層102反應(yīng)，在露出于開口部cnt_s的底面的n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層電位固定區(qū)域106各自的表面形成例如鎳硅化物(nisi)層作為金屬硅化物層113。接著，通過(guò)濕蝕刻法將未反應(yīng)的第一金屬膜除去。在濕蝕刻法中采用例如硫酸過(guò)氧化氫溶液。

接下來(lái)，雖然圖示省略，但是使用掩模(光致抗蝕劑膜)加工層間絕緣膜112，形成到達(dá)柵電極111的開口部cnt_g。

接下來(lái)，如圖17所示，在包含到達(dá)形成于n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層電位固定區(qū)域106各自的表面的金屬硅化物膜113的開口部cnt_s、以及到達(dá)柵電極111的開口部cnt_g(圖示省略)的內(nèi)部的層間絕緣膜112上堆積第三金屬膜、例如由鈦(ti)膜、氮化鈦(tin)膜和鋁(al)膜構(gòu)成的積層膜。鋁(al)膜的厚度優(yōu)選為例如2.0μm以上。接著，通過(guò)對(duì)第三金屬膜進(jìn)行加工，形成經(jīng)由開口部cnt_s內(nèi)的金屬硅化物層113與n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層電位固定區(qū)域106電連接的源配線用電極2、通過(guò)開口部cnt_g與柵電極111電連接的柵配線用電極8。

接下來(lái)，雖然圖示省略，但是將sio2膜或者聚酰亞胺膜作為鈍化膜進(jìn)行堆積，來(lái)覆蓋柵配線用電極8以及源配線用電極2。

接下來(lái)，雖然圖示省略，但是對(duì)鈍化膜進(jìn)行加工，形成鈍化。此時(shí)，形成源電極開口部7和柵電極開口部5。

接下來(lái)，雖然圖示省略，但是通過(guò)例如濺射法在n⁺型的sic基板101的背面堆積第二金屬膜。該第二金屬膜的厚度是例如0.1μm左右。

接下來(lái)，如圖18所示，通過(guò)實(shí)施激光硅化物化熱處理，使第二金屬膜與n⁺型的sic基板101反應(yīng)，以覆蓋形成于n⁺型的sic基板101的背面?zhèn)鹊膎⁺型的漏區(qū)域103的方式形成金屬硅化物層115。接著，以覆蓋金屬硅化物層115的方式形成漏配線用電極116。在漏配線用電極116上進(jìn)行0.5～1μm堆積，形成ti膜、ni膜和金(au)膜的積層膜。

其后，源配線用電極2、柵配線用電極8、以及漏配線用電極116分別與外部配線進(jìn)行電連接。

這樣，根據(jù)本實(shí)施方式1，由于溝槽109的側(cè)面成為溝道區(qū)域，因此在使用例如4°脫si(0001)面基板的情況下，能夠?qū)?11-20)面、(1-100)面用作溝道面。因此，與sic基板(基板)101表面的溝道區(qū)域相比，能夠期待高的溝道移動(dòng)度。另外，通過(guò)形成溝槽109，從而與不形成溝槽的普通的dmos構(gòu)造相比，溝道寬度變大，能夠期待低的溝道電阻。另外，因?yàn)楦邼舛萰fet區(qū)域117與電流擴(kuò)散區(qū)域108-a連續(xù)地相連，所以能夠期待低的jfet電阻。

此外，溝槽109在比p型的主體層105的深度淺的范圍內(nèi)形成，另外，溝槽109的底面的下方被p型的主體層105包圍。因此，在本實(shí)施方式中，與具有從p型的主體層露出的部分的普通的溝槽型mos構(gòu)造相比，能夠大幅地緩和在耐壓保持時(shí)作用于在溝槽表面形成的柵絕緣膜的電場(chǎng)。另外，在本實(shí)施方式中，在n型的高濃度jfet區(qū)域117與柵電極111之間，設(shè)有p⁺型的柵絕緣膜保護(hù)層108-b。由此，能夠大幅地緩和n型的高濃度jfet區(qū)域117上方的氧化膜電場(chǎng)。此外，在本實(shí)施方式中，柵電極111的端部形成于p⁺型的柵絕緣膜保護(hù)層108-b的上方。因此，與普通的dmos構(gòu)造相比能夠進(jìn)一步大幅地緩和在關(guān)斷時(shí)作用的柵絕緣膜電場(chǎng)。另外，在本實(shí)施方式中，能夠減小柵電極111與n-型的外延層102之間的電容量，不僅能夠減小導(dǎo)通損失，而且也能夠減小開關(guān)損失。根據(jù)以上所述，能夠提供與普通的dmos構(gòu)造相比低損失且高可靠的碳化硅半導(dǎo)體裝置及其制造方法。

實(shí)施例2

本實(shí)施方式2與上述的實(shí)施方式1的不同點(diǎn)在于：如圖19的sic功率misfet的要部鳥瞰圖所示，高濃度jfet區(qū)域117上部的jfet區(qū)域的整體被電流擴(kuò)散區(qū)域108-a、柵絕緣膜保護(hù)區(qū)域108-b、以及柵電極111覆蓋。由于是柵電極111覆蓋jfet區(qū)域的整體的構(gòu)造，因此芯片上的柵電極111的面積擴(kuò)展，能夠減小柵電阻。此外，由于柵絕緣膜保護(hù)區(qū)域108-b覆蓋jfet區(qū)域的整體，因此能夠減小在關(guān)斷時(shí)作用的柵絕緣膜電場(chǎng)。

另外，由于存在柵絕緣膜保護(hù)區(qū)域108-b，因此在jfet區(qū)域，柵電極111與n-型的外延層102不會(huì)對(duì)置，能夠減小柵電極111與n-型的外延層102之間的電容量，也不會(huì)產(chǎn)生新的開關(guān)損失。因此，實(shí)施方式2與實(shí)施方式1相比，能夠維持損失和可靠性，并降低柵電阻，能夠進(jìn)一步實(shí)現(xiàn)高速開關(guān)。

《碳化硅半導(dǎo)體裝置的制造方法》

參照?qǐng)D20～圖31并按照工序順序?qū)Ρ緦?shí)施方式2的碳化硅半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。在圖20～圖31中放大示出了本實(shí)施方式的碳化硅半導(dǎo)體裝置的sic功率misfet形成區(qū)域(元件形成區(qū)域)的一部分。

與上述的實(shí)施方式1同樣地，如圖20所示，在n⁺型的sic基板(基板)101的表面(第一主面)上形成n-型的外延層102，并形成具有n⁺型的sic基板101和n-型的外延層102的sic外延基板104。n⁺型的sic基板101的雜質(zhì)濃度是例如1×10¹⁸～1×10²¹cm^-3的范圍，n-型的外延層102的雜質(zhì)濃度是1×10¹⁴～1×10¹⁷cm^-3的范圍。接著，在n⁺型的sic基板101的背面(第二主面)形成n⁺型的漏區(qū)域103。n⁺型的漏區(qū)域103的雜質(zhì)濃度是例如1×10¹⁹～1×10²¹cm^-3的范圍。

接下來(lái)，透過(guò)掩模，向n-型的外延層102離子注入p型雜質(zhì)、例如鋁原子(al)(圖示省略)。由此，在外延層102的元件形成區(qū)域形成p型的主體層105。此外，雖然圖示省略，但是同時(shí)在元件形成區(qū)域周邊形成p型的浮置場(chǎng)限環(huán)。p型的主體層105的雜質(zhì)濃度是例如1×10¹⁶～1×10¹⁹cm^-3的范圍。

接下來(lái)，透過(guò)掩模，向外延層102離子注入p型雜質(zhì)、例如鋁原子(al)(圖示省略)。由此，在p型的主體層105內(nèi)形成p⁺⁺型的主體層的電位固定區(qū)域106。p⁺⁺型的主體層的電位固定區(qū)域106的雜質(zhì)濃度是例如1×10¹⁹～1×10²¹cm^-3的范圍。

接下來(lái)，透過(guò)掩模，向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在元件形成區(qū)域形成n⁺⁺型的源區(qū)域107(圖示省略)。n⁺⁺型的源區(qū)域107的雜質(zhì)濃度是例如1×10¹⁹～1×10²¹cm^-3的范圍。其后，除去掩模。

接下來(lái)，如圖21所示，例如由抗蝕劑膜形成掩模m4’。掩模m4’的厚度是例如0.5～3μm左右。在掩模m4’上，在后續(xù)的工序中形成n⁺型的電流擴(kuò)散區(qū)域108-a的區(qū)域設(shè)有開口部分。

接下來(lái)，透過(guò)掩模m4’，向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在元件形成區(qū)域形成n⁺型的電流擴(kuò)散區(qū)域108-a。n⁺型的電流擴(kuò)散區(qū)域108-a的從外延層102的表面起的深度(第四深度)是例如0.1～0.7μm左右。另外，n⁺型的電流擴(kuò)散區(qū)域108-a的雜質(zhì)濃度是例如5×10¹⁶～5×10¹⁸cm^-3的范圍。與實(shí)施方式1的區(qū)別在于：在jfet區(qū)域整個(gè)面上形成n⁺型的電流擴(kuò)散區(qū)域108-a。

接下來(lái)，透過(guò)掩模m4’，向外延層102離子注入鋁原子(al)作為p型雜質(zhì)，在元件形成區(qū)域形成p⁺型的柵絕緣膜保護(hù)區(qū)域108-b。p⁺型的柵絕緣膜保護(hù)區(qū)域108-b的從外延層102的表面起的深度(第五深度)是例如0.05～0.3μm左右。另外，p⁺型的柵絕緣膜保護(hù)區(qū)域108-b的雜質(zhì)濃度是例如5×10¹⁶～5×10¹⁸cm^-3的范圍。與實(shí)施方式1的區(qū)別在于：在jfet區(qū)域整個(gè)面上形成p⁺型的柵絕緣膜保護(hù)區(qū)域108-b。

接下來(lái)，在除去掩模m4’后，例如由抗蝕劑膜形成掩模m5’。掩模m5’的厚度是例如0.5～3μm左右。在掩模m5’上，在后續(xù)的工序中形成n型的高濃度jfet區(qū)域117的區(qū)域設(shè)有開口部分。另外，掩模m5’的開口部分與掩模m4’的開口部分有重疊。

接下來(lái)，透過(guò)掩模m5’，向外延層102離子注入氮原子(n)作為n型雜質(zhì)，在元件形成區(qū)域形成n型的高濃度jfet區(qū)域117。n型的高濃度jfet區(qū)域117的上部深度(第六深度)比第四深度淺，是例如0.1～0.7μm左右。n型的高濃度jfet區(qū)域117的下部深度(第七深度)與p型的主體層105的深度(第一深度)是相同程度，例如是0.5～2.0μm左右。由此，n型的高濃度jfet區(qū)域117形成到比n⁺型的電流擴(kuò)散區(qū)域108-a深的區(qū)域。另外，掩模m5’的開口部分與掩模m4’的開口部分有重疊，因此n型的高濃度jfet區(qū)域117與n⁺型的電流擴(kuò)散區(qū)域108-a接觸并電連接。另外，n型的高濃度jfet區(qū)域117的雜質(zhì)濃度是例如1×10¹⁶～1×10¹⁷cm^-3的范圍。

接下來(lái)，在除去掩模m5’后，雖然圖示省略，但是通過(guò)例如等離子體cvd法在sic外延基板104的表面上以及背面上堆積碳(c)膜。碳(c)膜的厚度是例如0.03μm左右。在利用該碳(c)膜將sic外延基板104的表面以及背面覆蓋之后，以1500℃以上的溫度對(duì)sic外延基板104實(shí)施2～3分鐘左右的熱處理。由此，進(jìn)行離子注入到sic外延基板104中的各雜質(zhì)的活性化。在熱處理后，通過(guò)例如氧等離子體處理將碳(c)膜除去。

接下來(lái)，如圖23(b)以及圖23(c)所示，例如由抗蝕劑膜形成掩模m6’。圖23(a)是要部俯視圖，圖23(b)是圖23(a)的線段aa’的要部斷面圖，圖23(c)是圖23(a)的線段bb’的要部斷面圖。掩模m6’的厚度是例如0.5～3μm左右。在掩模m6’上，在后續(xù)的工序中形成溝槽109的區(qū)域設(shè)有開口部分。

接下來(lái)采用干蝕刻處理在p型的主體層105上形成溝槽109。溝槽深度是例如0.1～1.5μm左右。溝槽的與溝道長(zhǎng)并行的方向的長(zhǎng)度是例如1～3μm左右。溝槽的與溝道寬度并行的方向的長(zhǎng)度是例如0.1～1μm左右。與溝道寬度并行的方向的溝槽間隔是例如0.1～1μm左右。

接下來(lái)，如圖24所示，在除去掩模m6’后，在外延層102的表面以及溝槽109的表面形成柵絕緣膜110。柵絕緣膜110由通過(guò)例如熱cvd法形成的sio2膜構(gòu)成。柵絕緣膜110的厚度是例如0.005～0.15μm左右。

接下來(lái)，如圖25所示，在柵絕緣膜110上形成n型的多晶硅(si)膜111a。n型的多晶硅(si)膜111a的厚度是例如0.01～4μm左右。

接下來(lái)，如圖26所示，使用掩模m7’(光致抗蝕劑膜)，采用干蝕刻法對(duì)多晶硅(si)膜111a進(jìn)行加工，形成柵電極111。接下來(lái)，雖然圖示省略，但是在除去掩模m7’后，對(duì)柵電極111進(jìn)行光氧化，例如作為條件是干氧化900℃、30分鐘左右。

接下來(lái)，如圖27所示，通過(guò)例如等離子體cvd法在外延層102的表面上以覆蓋柵電極111以及柵絕緣膜110的方式形成層間絕緣膜112。

接下來(lái)，如圖28所示，使用掩模m8’(光致抗蝕劑膜)，采用干蝕刻法對(duì)層間絕緣膜112以及柵絕緣膜110進(jìn)行加工，形成到達(dá)n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層的電位固定區(qū)域106的開口部cnt_s。

接下來(lái)，如圖29所示，在除去掩模m8’后，在露出于開口部cnt_s的底面的n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層的電位固定區(qū)域106各自的表面形成金屬硅化物層113。首先，雖然圖示省略，但是通過(guò)例如濺射法在外延層102的表面上以覆蓋層間絕緣膜112以及開口部cnt_s的內(nèi)部(側(cè)面以及底面)的方式堆積第一金屬膜、例如鎳(ni)。該第一金屬膜的厚度是例如0.05μm左右。接著，通過(guò)實(shí)施600～1000℃的硅化物化熱處理，從而在開口部cnt_s的底面使第一金屬膜與外延層102反應(yīng)，在露出于開口部cnt_s的底面的n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層的電位固定區(qū)域106各自的表面形成例如鎳硅化物(nisi)層，作為金屬硅化物層113。接著，采用濕蝕刻法將未反應(yīng)的第一金屬膜除去。在濕蝕刻法中使用例如硫酸雙氧水。

接下來(lái)，雖然圖示省略，但是使用掩模(光致抗蝕劑膜)，對(duì)層間絕緣膜112進(jìn)行加工，形成到達(dá)柵電極111的開口部cnt_g。

接下來(lái)，如圖30所示，在包含到達(dá)形成于n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層的電位固定區(qū)域106各自的表面的金屬硅化物膜113的開口部cnt_s、以及到達(dá)柵電極111的開口部cnt_g(圖示省略)的內(nèi)部的層間絕緣膜112上堆積由例如鈦(ti)膜、氮化鈦(tin)膜和鋁(al)膜構(gòu)成的積層膜作為第三金屬膜。鋁(al)膜的厚度優(yōu)選為例如2.0μm以上。接著，通過(guò)對(duì)第三金屬膜進(jìn)行加工，形成經(jīng)由開口部cnt_s內(nèi)的金屬硅化物層113與n⁺⁺型的源區(qū)域107的一部分以及p⁺⁺型的主體層的電位固定區(qū)域106電連接的源配線用電極2、通過(guò)開口部cnt_g與柵電極111電連接的柵配線用電極8。

接下來(lái)，雖然圖示省略，但是以覆蓋柵配線用電極8以及源配線用電極2的方式堆積sio2膜或者聚酰亞胺膜作為鈍化膜。接下來(lái)，雖然圖示省略，但是對(duì)鈍化膜進(jìn)行加工，形成鈍化。此時(shí)，形成源電極開口部7和柵電極開口部5。

接下來(lái)，雖然圖示省略，但是通過(guò)例如濺射法在n⁺型的sic基板101的背面堆積第二金屬膜。該第二金屬膜的厚度是例如0.1μm左右。

接下來(lái)，如圖31所示，通過(guò)實(shí)施激光硅化物化熱處理，使第二金屬膜與n⁺型的sic基板101反應(yīng)，以覆蓋形成于n⁺型的sic基板101的背面?zhèn)鹊膎⁺型的漏區(qū)域103的方式形成金屬硅化物層115。接著，以覆蓋金屬硅化物層115的方式，形成漏配線用電極116。在漏配線用電極116上進(jìn)行0.5～1μm堆積，形成ti膜、ni膜和金(au)膜的積層膜。

其后，源配線用電極2、柵配線用電極8、以及漏配線用電極116分別與外部配線進(jìn)行電連接。

這樣，根據(jù)本實(shí)施方式2，與實(shí)施方式1同樣地，實(shí)現(xiàn)與普通的dmos構(gòu)造相比低損失且高可靠的碳化硅半導(dǎo)體裝置及其制造方法，并且芯片上的柵電極111的面積形成為比實(shí)施方式1擴(kuò)大，能夠減小柵電阻。因此，能夠進(jìn)一步實(shí)現(xiàn)高速開關(guān)。

實(shí)施例3

具有在上述的實(shí)施方式1中說(shuō)明的sicmisfet的半導(dǎo)體裝置以及具有在上述的實(shí)施方式2中說(shuō)明的sicmisfet的半導(dǎo)體裝置，能夠用于電力變換裝置。參照?qǐng)D32對(duì)實(shí)施方式3的電力變換裝置進(jìn)行說(shuō)明。圖32是表示實(shí)施方式3的電力變換裝置(逆變器)的一例的電路圖。

如圖32所示，逆變器模塊302具有開關(guān)元件即sicmisfet304、二極管305。在各單相中，在電源電壓(vcc)與負(fù)載(例如電動(dòng)機(jī))301的輸入電位之間反并聯(lián)地連接有sicmisfet304和二極管305(上臂)、在負(fù)載301的輸入電位與接地電位(gnd)之間也反并聯(lián)地連接有sicmisfet元件304和二極管305(下臂)。即，在負(fù)載301中對(duì)各單相設(shè)有兩個(gè)sicmisfet304和兩個(gè)二極管305，按照三相設(shè)有6個(gè)的開關(guān)元件304和6個(gè)二極管305。并且，各sicmisfet304的柵電極與控制電路303連接，由控制電路303控制sicmisfet304。因此，由控制電路303控制在構(gòu)成逆變器模塊302的sicmisfet304中流過(guò)的電流，從而能夠驅(qū)動(dòng)負(fù)載301。

以下對(duì)構(gòu)成逆變器模塊302的sicmisfet304的功能進(jìn)行說(shuō)明。為了對(duì)負(fù)載301、例如電動(dòng)機(jī)進(jìn)行控制驅(qū)動(dòng)，需要向負(fù)載301輸入所需的電壓的正弦波?？刂齐娐?03對(duì)sicmisfet304進(jìn)行控制，進(jìn)行使矩形波的脈沖寬度動(dòng)態(tài)地變化的脈沖寬度調(diào)制動(dòng)作。輸出的矩形波經(jīng)過(guò)電感線圈，被平滑化，成為模擬的所需的正弦波。sicmisfet304具有生成用于進(jìn)行該脈沖寬度調(diào)制動(dòng)作的矩形波的功能。

這樣，根據(jù)實(shí)施方式3，將在上述的實(shí)施方式1或上述的實(shí)施方式2中說(shuō)明的半導(dǎo)體裝置用于sicmisfet304，從而能夠以例如sicmisfet304的高性能使逆變器等的電力變換裝置高性能化。另外，由于sicmisfet304具備長(zhǎng)期可靠性，因此能夠延長(zhǎng)逆變器等的電力變換裝置的使用年限。

另外，本實(shí)施方式的電力變換裝置能夠用于三相電動(dòng)機(jī)系統(tǒng)。上述的圖32所示的負(fù)載301是三相電動(dòng)機(jī)，逆變器模塊302具備在上述的實(shí)施方式1或上述的實(shí)施方式2中說(shuō)明的半導(dǎo)體裝置，從而能夠?qū)崿F(xiàn)三相電動(dòng)機(jī)系統(tǒng)的高性能化、使用年限的長(zhǎng)期化。

實(shí)施例4

具有在上述的實(shí)施方式1中說(shuō)明的sicmisfet的半導(dǎo)體裝置以及具有在上述的實(shí)施方式2中說(shuō)明的sicmisfet的半導(dǎo)體裝置，能夠用于電力變換裝置。參照?qǐng)D33對(duì)實(shí)施方式4的電力變換裝置進(jìn)行說(shuō)明。圖33是表示實(shí)施方式4的電力變換裝置(逆變器)的一例的電路圖。

如圖33所示，逆變器模塊302具有開關(guān)元件即sicmisfet304、二極管305。在各單相中，在電源電壓(vcc)與負(fù)載(例如電動(dòng)機(jī))301的輸入電位之間反并聯(lián)地連接有sicmisfet304和二極管305(上臂)，在負(fù)載301的輸入電位與接地電位(gnd)之間也反并聯(lián)地連接有sicmisfet元件304和二極管305(下臂)。即，在負(fù)載301中對(duì)各單相設(shè)有兩個(gè)sicmisfet304和兩個(gè)二極管305，按照三相設(shè)有6個(gè)開關(guān)元件304和6個(gè)二極管305。并且，各sicmisfet304的柵電極與控制電路303連接，由該控制電路303控制sicmisfet304。因此，由控制電路303控制在構(gòu)成逆變器模塊302的sicmisfet304中流過(guò)的電流，從而能夠驅(qū)動(dòng)負(fù)載301。

以下，對(duì)構(gòu)成逆變器模塊302的sicmisfet304的功能進(jìn)行說(shuō)明。在實(shí)施方式1以及實(shí)施方式2中說(shuō)明的sicmisfet304與普通的dmos相比能夠獲得高電流密度。因此，即使施加的柵電壓與閾值電壓的差(柵過(guò)驅(qū)動(dòng)量)較小，也能夠獲得足夠高的電流。因此，能夠降低驅(qū)動(dòng)所需的柵過(guò)驅(qū)動(dòng)量，能夠使柵驅(qū)動(dòng)電路303成為單一電源。即，能夠提供不需要直流電壓變換器且使柵驅(qū)動(dòng)電路303小型化并與逆變器模塊302直接連接的實(shí)施方式4。通過(guò)采用實(shí)施方式4，能夠提供機(jī)電一體化的小型系統(tǒng)。

實(shí)施例5

具有在上述的實(shí)施方式1中說(shuō)明的sicmisfet的半導(dǎo)體裝置以及具有在上述的實(shí)施方式2中說(shuō)明的sicmisfet的半導(dǎo)體裝置，能夠用于電力變換裝置。參照?qǐng)D34對(duì)實(shí)施方式5的電力變換裝置進(jìn)行說(shuō)明。圖34是表示實(shí)施方式5的電力變換裝置(逆變器)的一例的電路圖。

如圖34所示，逆變器模塊402具有開關(guān)元件即sicmisfet404。在各單相中，在電源電壓(vcc)與負(fù)載(例如電動(dòng)機(jī))401的輸入電位之間連接有sicmisfet404(上臂)，在負(fù)載401的輸入電位與接地電位(gnd)之間也連接有sicmisfet元件404(下臂)。即，在負(fù)載401中對(duì)各單相設(shè)有兩個(gè)sicmisfet404，按照三相設(shè)有6個(gè)開關(guān)元件404。并且，各sicmisfet404的柵電極與控制電路403連接，由該控制電路403控制sicmisfet404。因此，由控制電路403控制在構(gòu)成逆變器模塊402的sicmisfet404中流過(guò)的電流，從而能夠驅(qū)動(dòng)負(fù)載401。

以下對(duì)構(gòu)成逆變器模塊402的sicmisfet404的功能進(jìn)行說(shuō)明。作為sicmisfet404的功能之一，有與實(shí)施方式3同樣地生成用于進(jìn)行脈沖寬度調(diào)制動(dòng)作的矩形波的功能。此外，sicmisfet404也發(fā)揮實(shí)施方式3的二極管305的作用。在逆變器模塊402中，在例如電動(dòng)機(jī)那樣在負(fù)載401中含有電感的情況下，在關(guān)斷sicmisfet404時(shí)，必然會(huì)放出電感所蓄積的能量(回流電流)。在實(shí)施方式3中，二極管305發(fā)揮該作用。另一方面，在實(shí)施方式5中，sicmisfet404發(fā)揮該作用。即，在本實(shí)施方式5中采用同步整流驅(qū)動(dòng)。這里，同步整流驅(qū)動(dòng)是在回流時(shí)接通sicmisfet404的柵、使sicmisfet404逆導(dǎo)通的方法。

因此，回流時(shí)導(dǎo)通損失不僅由二極管的特性決定，而且由sicmisfet404的特性決定。另外，在進(jìn)行同步整流驅(qū)動(dòng)的情況下，為了防止上下臂發(fā)生短路，需要上下的sicmisfet都關(guān)斷的不動(dòng)作時(shí)間。在該不動(dòng)作時(shí)間的期間，由sicmisfet404的漂移層和p型主體層形成的內(nèi)置pn二極管進(jìn)行驅(qū)動(dòng)。其中，sic的載流子的行進(jìn)距離比si短，不動(dòng)作時(shí)間的期間的損失較小。例如，與實(shí)施方式3的二極管305為sic肖特基勢(shì)壘二極管時(shí)相同。

這樣，根據(jù)實(shí)施方式5，將在上述的實(shí)施方式1或上述的實(shí)施方式2中說(shuō)明的半導(dǎo)體裝置用于sicmisfet404，從而也能夠以例如sicmisfet404的高性能減小回流時(shí)的損失。另外，由于不使用二極管，因此能夠使逆變器等的電力變換裝置小型化。此外，由于sicmisfet404具有長(zhǎng)期可靠性，因此能夠延長(zhǎng)逆變器等的電力變換裝置的使用年限。

另外，本實(shí)施方式5的電力變換裝置能夠用于三相電動(dòng)機(jī)系統(tǒng)。上述的圖34所示的負(fù)載401是三相電動(dòng)機(jī)，逆變器模塊402具備在上述的實(shí)施方式1或上述的實(shí)施方式2中說(shuō)明的半導(dǎo)體裝置，能夠?qū)崿F(xiàn)三相電動(dòng)機(jī)系統(tǒng)的高性能化、使用年限的長(zhǎng)期化。

另外，實(shí)施方式5也與實(shí)施方式4同樣地，能夠?qū)膨?qū)動(dòng)電路403與逆變器模塊402直接連接。因此，本實(shí)施方式5也適于機(jī)電一體化的小型系統(tǒng)。

實(shí)施例6

在上述的實(shí)施方式3、上述的實(shí)施方式4、或上述的實(shí)施方式5中說(shuō)明的三相電動(dòng)機(jī)系統(tǒng)，能夠用于混合動(dòng)力汽車、電動(dòng)汽車、燃料電池汽車等汽車。參照?qǐng)D35以及圖36對(duì)采用實(shí)施方式6的三相電動(dòng)機(jī)系統(tǒng)的汽車進(jìn)行說(shuō)明。圖35是表示實(shí)施方式6的電動(dòng)汽車的結(jié)構(gòu)的一例的概略圖，圖36是表示實(shí)施方式6的升壓轉(zhuǎn)換器的一例的電路圖。

如圖35所示，電動(dòng)汽車具備：能夠使動(dòng)力向連接有驅(qū)動(dòng)輪501a以及驅(qū)動(dòng)輪501b的驅(qū)動(dòng)軸502輸入并輸出的三相電動(dòng)機(jī)503、用于驅(qū)動(dòng)三相電動(dòng)機(jī)503的逆變器504、電池505。此外，該電動(dòng)汽車具備升壓轉(zhuǎn)換器508、繼電器509、電子控制單元510，升壓轉(zhuǎn)換器508與連接有逆變器504的電力線506、連接有電池505的電力線507連接。

三相電動(dòng)機(jī)503是同步發(fā)電電動(dòng)機(jī)，具備埋入有永久磁鐵的轉(zhuǎn)子、卷繞有三相線圈的定子。逆變器504能夠采用在上述的實(shí)施例3、上述的實(shí)施例4、或上述的實(shí)施例5中說(shuō)明的逆變器。

如圖36所示，升壓轉(zhuǎn)換器508是將逆變器513與電抗器511以及平滑用電容器512連接而構(gòu)成的。逆變器513例如與在上述的實(shí)施方式5中說(shuō)明的逆變器是同樣的，逆變器內(nèi)的元件結(jié)構(gòu)也是同樣的。在實(shí)施方式6中，例如與實(shí)施方式5同樣地以由sicmisfet514構(gòu)成的圖表示。

圖35的電子控制單元510具備微處理器、存儲(chǔ)裝置、輸入輸出端口，接收來(lái)自檢測(cè)三相電動(dòng)機(jī)503的轉(zhuǎn)子位置的傳感器的信號(hào)、或電池505的充放電值等。并且，電子控制單元510輸出用于對(duì)逆變器504、升壓轉(zhuǎn)換器508、以及繼電器509進(jìn)行控制的信號(hào)。

這樣，根據(jù)實(shí)施方式6，電力變換裝置即逆變器504以及升壓轉(zhuǎn)換器508，能夠采用在上述的實(shí)施方式3、上述的實(shí)施方式4以及上述的實(shí)施方式5中說(shuō)明的電力變換裝置。另外，由三相電動(dòng)機(jī)503、以及逆變器504等構(gòu)成的三相電動(dòng)機(jī)系統(tǒng)，能夠采用在上述的實(shí)施方式3、上述的實(shí)施方式4、或上述的實(shí)施方式5中說(shuō)明的三相電動(dòng)機(jī)系統(tǒng)。由此，能夠?qū)崿F(xiàn)電動(dòng)汽車的節(jié)能化、小型化、輕量化、省空間化。

此外，雖然在實(shí)施方式6中是對(duì)電動(dòng)汽車進(jìn)行了說(shuō)明，但是對(duì)于也并用發(fā)動(dòng)機(jī)的混合動(dòng)力汽車、電池505為燃料電池組的燃料電池汽車，也同樣地能夠應(yīng)用上述各實(shí)施方式的三相電動(dòng)機(jī)系統(tǒng)。

實(shí)施例7

在上述的實(shí)施方式3、上述的實(shí)施方式4、以及上述的實(shí)施方式5中說(shuō)明的三相電動(dòng)機(jī)系統(tǒng)，能夠用于鐵路車輛。參照?qǐng)D37對(duì)實(shí)施方式7的采用三相電動(dòng)機(jī)系統(tǒng)的鐵路車輛進(jìn)行說(shuō)明。圖37是表示實(shí)施方式7的鐵路車輛中的轉(zhuǎn)換器以及逆變器的一例的電路圖。

如圖37所示，從架空線ow(例如25kv)經(jīng)由受電弓pg向鐵路車輛供給電力。電壓經(jīng)由變壓器609加壓至1.5kv，并經(jīng)轉(zhuǎn)換器607從交流變換為直流。進(jìn)而，經(jīng)由電容器608并通過(guò)逆變器602從直流變換為交流，驅(qū)動(dòng)負(fù)載601即三相電動(dòng)機(jī)。轉(zhuǎn)換器607內(nèi)的元件結(jié)構(gòu)可以如上述的實(shí)施方式3那樣并用sicmisfet以及二極管，或者也可以如上述的實(shí)施方式5那樣單獨(dú)使用sicmisfet。在實(shí)施方式7中，例如示出了如實(shí)施方式5那樣由sicmisfet604構(gòu)成的圖。此外，在圖37中省略了在上述的實(shí)施方式3、上述的實(shí)施方式4或上述的實(shí)施方式5中說(shuō)明的控制電路。另外，圖中符號(hào)rt表示線路、符號(hào)wh表示車輪。

這樣，根據(jù)實(shí)施方式7，轉(zhuǎn)換器607能夠使用在上述的實(shí)施方式3、上述的實(shí)施方式4、或上述的實(shí)施方式5中說(shuō)明的電力變換裝置。另外，由負(fù)載601、逆變器602、以及控制電路構(gòu)成的三相電動(dòng)機(jī)系統(tǒng)，能夠使用在上述的實(shí)施方式3、上述的實(shí)施方式4、或上述的實(shí)施方式5中說(shuō)明的三相電動(dòng)機(jī)系統(tǒng)。由此，能夠?qū)崿F(xiàn)鐵路車輛的節(jié)能化、地板下零部件的小型化以及輕量化。

以上，基于實(shí)施方式對(duì)本發(fā)明者完成的發(fā)明進(jìn)行了具體說(shuō)明，但是本發(fā)明當(dāng)然不限于上述實(shí)施方式，在不脫離其要旨的范圍內(nèi)能夠進(jìn)行各種變更。

例如各部的材質(zhì)、導(dǎo)電類型、以及制造條件等，當(dāng)然不限于上述實(shí)施方式的記載，能夠進(jìn)行多種變形。這里，為了便于說(shuō)明而固定半導(dǎo)體基板以及半導(dǎo)體膜的導(dǎo)電類型進(jìn)行了說(shuō)明，但是不限于上述實(shí)施方式記載的導(dǎo)電類型。

符號(hào)的說(shuō)明

1：半導(dǎo)體芯片、2：源配線用電極(sic功率misfet形成區(qū)域、元件形成區(qū)域)、3：p型的浮置場(chǎng)限環(huán)、4：n⁺⁺型的保護(hù)環(huán)、5：柵開口部、6：sic功率misfet、7：源開口部、8：柵配線用電極、101：n⁺型的sic基板(基板)、102：n-型的外延層、103：n⁺型的漏區(qū)域、104：sic外延基板、105：p型的主體層(井區(qū)域)、106：p⁺⁺型的主體層電位固定區(qū)域、107：n⁺⁺型的源區(qū)域、108-a：n⁺型的電流擴(kuò)散區(qū)域、108-b：p⁺型的柵絕緣膜保護(hù)區(qū)域、109：溝槽、110：柵絕緣膜、111：柵電極、117：n型的高濃度jfet層。