半導(dǎo)體裝置的制作方法
本發(fā)明是包含使用氧化物半導(dǎo)體而形成的元件的半導(dǎo)體裝置。
背景技術(shù)：
液晶顯示裝置等中使用的有源矩陣基板是，每一像素中具備薄膜晶體管(thinfilmtransistor；以下為“tft”)等的開關(guān)元件。作為這種開關(guān)元件，已知將氧化物半導(dǎo)體層作為活性層使用的tft(以下稱為“氧化物半導(dǎo)體tft”)。專利文獻(xiàn)1中公開了，將ingazno(由銦，鎵，鋅構(gòu)成的氧化物)用作tft活性層的液晶顯示裝置。
氧化物半導(dǎo)體tft可以比非晶硅tft更高速運(yùn)作。此外，由于氧化物半導(dǎo)體膜相比多晶硅膜，在更簡單的制程中形成，因此，可適用于大面積的裝置。因此，氧化物半導(dǎo)體tft被期待用作，可抑制制造工序數(shù)或制造成本而制作的高性能有源元件。
此外，氧化物半導(dǎo)體的遷移率高，因此，相較于非晶硅tft，小型化元件大小也可取得相同或以上的性能。因此，如果使用氧化物半導(dǎo)體tft制作顯示裝置的有源矩陣基板，可減少像素內(nèi)的tft的面積，可提高像素開口率。由此，即使抑制背光燈的光量也可明亮的顯示，可實(shí)現(xiàn)低功耗。
此外，氧化物半導(dǎo)體tft的截止漏電特性優(yōu)良，因此，可使用減少圖像數(shù)據(jù)的改寫頻率而進(jìn)行顯示的驅(qū)動(dòng)方法。例如，顯示靜態(tài)圖像等時(shí)，可驅(qū)動(dòng)為在一秒一次的頻率改寫圖像數(shù)據(jù)。這種驅(qū)動(dòng)方法也被稱為停止驅(qū)動(dòng)或低頻率驅(qū)動(dòng)，可大幅度減少顯示裝置的消耗功率。
現(xiàn)有技術(shù)文獻(xiàn)
專利文獻(xiàn)1：特開2012-134475號公報(bào)
專利文獻(xiàn)2：特開2012-252349號公報(bào)
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明所要解決的技術(shù)問題
有源矩陣基板中被要求盡量減少tft或配線所附帶的寄生電容。寄生電容中包括tft中的柵極-源極之間的寄生電容cgs或柵極-漏極之間的寄生電容cgd。當(dāng)這些tft所附帶的寄生電容大的情況下，會有產(chǎn)生信號延遲和衰減，或者消耗功率增大等問題。
此外，已知在用于液晶顯示裝置的有源矩陣基板中，根據(jù)柵極-漏極之間的寄生電容cgd，會產(chǎn)生饋通電壓(引入電壓)△vd。饋通電壓△vd是在tft自連接狀態(tài)切換為斷開狀態(tài)的瞬間產(chǎn)生的信號電壓的降低，柵極-漏極之間寄生電容cgd越大饋通電壓△vd越大。信號電壓的降低是即使在負(fù)極性或者正極性的情況下都向負(fù)側(cè)發(fā)生，其結(jié)果，導(dǎo)致在正極性和負(fù)極性上信號電壓大小不同。因此，當(dāng)轉(zhuǎn)換信號電壓的極性而進(jìn)行顯示的情況下，即使在相同灰度電壓上進(jìn)行顯示的時(shí)候，每一極性的反轉(zhuǎn)周期(典型的為1幀)之間產(chǎn)生亮度差而產(chǎn)生閃爍，或者顯示不均勻。特別是在以如上所述的少于60hz的低頻率進(jìn)行驅(qū)動(dòng)的情況下，例如在1～30hz上造成忽明忽暗時(shí)，這在人的眼睛中識別為閃爍。此外，當(dāng)想進(jìn)行針對極性的信號電壓的尺寸的偏差的補(bǔ)正時(shí)，需要針對公共電極適當(dāng)?shù)氖┘訉ο螂妷?，因此存在增大消耗功率的問題。
此外，現(xiàn)有技術(shù)中采用了氧化物半導(dǎo)體層和源極電極及漏極電極中任意一個(gè)的寬度比另一個(gè)寬的構(gòu)成。例如，專利文獻(xiàn)2中公開了掃描線上設(shè)置有比源極及漏極電極的寬度更寬的氧化物半導(dǎo)體層的構(gòu)成。根據(jù)這種構(gòu)成，在制程中，例如，即使氧化物半導(dǎo)體層和漏極電極稍微偏離的形成，也可維持氧化物半導(dǎo)體層和漏極電極之間的接觸面積相等。因此，可抑制產(chǎn)生每一像素的寄生電容cgd不同。此外，上述構(gòu)成中，即使稍微產(chǎn)生錯(cuò)位，tft的通道寬度也不會變動(dòng)，因此，可獲得更穩(wěn)定的元件特性。
但是，如果采用這種針對錯(cuò)位確保余量的構(gòu)成，tft的寄生電容變大。因此，在進(jìn)行像素的小型化的如今，正在尋求可使寄生電容更小，抑制信號延遲并降低消耗功率的tft構(gòu)成。
本發(fā)明鑒于上述課題而作出，其目的為，在具備氧化物半導(dǎo)體tft的半導(dǎo)體裝置中，減少tft的寄生電容。
解決問題的手段
根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置具備基板和薄膜晶體管，其中，所述薄膜晶體管由所述基板支撐，并包括柵極電極、氧化物半導(dǎo)體層、設(shè)置于所述柵極電極和所述氧化物半導(dǎo)體層之間的柵極絕緣層、以及與所述氧化物半導(dǎo)體電性連接的源極電極及漏極電極，所述漏極電極具有向所述氧化物半導(dǎo)體層突出的形狀，將所述薄膜晶體管的通道寬度方向上的所述氧化物半導(dǎo)體層的寬度設(shè)為寬度w1，與所述漏極電極的突出方向正交的方向上的所述漏極電極的寬度設(shè)為寬度w2的情況下，所述寬度w1和所述寬度w2之間滿足|w1-w2|≤1μm的關(guān)系，并且，所述寬度w1及寬度w2為大于等于3μm并小于等于6μm。
在某一實(shí)施方式中，進(jìn)一步包括連接于所述源極電極的信號線、和連接于所述柵極電極的掃描線，所述掃描線沿第一方向延伸，所述信號線沿與所述第一方向交叉的第二方向延伸，所述漏極電極、所述源極電極及所述氧化物半導(dǎo)體層沿著所述第一方向或第二方向中的任意一個(gè)方向排成一列。
某一實(shí)施方式中，所述柵極電極是所述掃描線的一部分，包含所述柵極電極的所述掃描線沿著所述第一方向直線狀延伸。
某一實(shí)施方式中，所述源極電極具有沿著所述第二方向突出的形狀，所述漏極電極被配置為隔著所述氧化物半導(dǎo)體層與所述源極電極對向。
某一實(shí)施方式中，所述信號線和所述源極電極之間的連接部分，和對向所述源極電極的所述漏極電極的延長部，夾著所述掃描線位于相反側(cè)。
某一實(shí)施方式中，所述氧化物半導(dǎo)體層被設(shè)置為橫越所述掃描線的兩側(cè)邊緣。
某一實(shí)施方式中，所述氧化物半導(dǎo)體層和所述漏極電極重疊的部分在第一方向上的寬度設(shè)為寬度w3時(shí)，所述寬度w1和所述寬度w3滿足|w1-w3|≤1μm。
某一實(shí)施方式中，所氧化物半導(dǎo)體層和所述漏極電極在所述第一方向上其位置偏離，所述氧化物半導(dǎo)體層和所述漏極電極重疊的部分在所述第一方向上的寬度設(shè)為寬度w3時(shí)，所述寬度w3大于等于1μm，并且小于所述寬度w1。
某一實(shí)施方式中，所述源極電極是所述信號線中的連接于所述氧化物半導(dǎo)體層的部分，所述漏極電極具有沿著所述第二方向橫越所述掃描線的邊緣并在所述掃描線上突出的形狀，所述氧化物半導(dǎo)體層和所述漏極電極重疊的部分在所述第二方向上的長度為大于等于1μm，并且，小于等于所述寬度w1。
某一實(shí)施方式中，所述氧化物半導(dǎo)體層在所述掃描線上被設(shè)置在所述掃描線的內(nèi)側(cè)，以使其不超出所述掃描線的邊緣。
根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置具備基板和薄膜晶體管，其中，所述薄膜晶體管由所述基板支撐，并包括柵極電極、氧化物半導(dǎo)體層、設(shè)置于所述柵極電極和所述氧化物半導(dǎo)體層之間的柵極絕緣層、以及與所述氧化物半導(dǎo)體層電性連接的源極電極及漏極電極，所述漏極電極具有向所述氧化物半導(dǎo)體層突出的形狀，將所述薄膜晶體管的通道寬度方向上的所述氧化物半導(dǎo)體層的寬度設(shè)為寬度w1，所述漏極電極和所述氧化物半導(dǎo)體層重疊的部分中，在所述氧化物半導(dǎo)體層的寬度方向上的重疊寬度設(shè)為寬度w4的情況下，所述寬度w4大于等于1μm，并且，小于等于所述寬度w1。
某一實(shí)施方式中，所述寬度w4小于所述寬度w1。
某一實(shí)施方式中，所述氧化物半導(dǎo)體層包含in、ga及zn。
某一實(shí)施方式中，所述氧化物半導(dǎo)體層包含晶體部分。
某一實(shí)施方式中，所述薄膜晶體管是通道蝕刻型tft。
發(fā)明效果
根據(jù)本發(fā)明的實(shí)施方式可提供減少寄生電容的半導(dǎo)體裝置，并可提高響應(yīng)速度，減少消耗功率。
附圖說明
圖1為第一實(shí)施方式的半導(dǎo)體裝置(有源矩陣基板)的示意的剖視圖。
圖2(a)為放大表示出第一實(shí)施方式的半導(dǎo)體裝置的tft周邊的示意的俯視圖，(b)為放大表示出比較例的半導(dǎo)體裝置的tft周邊的示意的俯視圖。
圖3示出了圖2(a)所示的第一實(shí)施方式的半導(dǎo)體裝置中，氧化物半導(dǎo)體層和源極及漏極電極之間產(chǎn)生錯(cuò)位時(shí)的例子的俯視圖。
圖4為用于說明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的俯視圖，(a)～(c)分別表示不同工序。
圖5用于說明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的俯視圖，(a)及(b)分別表示不同工序。
圖6為用于說明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的俯視圖，(a)及(b)分別表示不同工序。
圖7為放大表示出第二實(shí)施方式的半導(dǎo)體裝置(有源矩陣基板)的tft周邊的概略的俯視圖。
圖8為放大表示出比較例的半導(dǎo)體裝置的tft周邊的示意的俯視圖。
圖9為放大表示出第三實(shí)施方式的半導(dǎo)體裝置(有源矩陣基板)的tft周邊的示意的俯視圖。
具體實(shí)施方式
以下，參照附圖說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置。本實(shí)施方式的半導(dǎo)體裝置具備氧化物半導(dǎo)體tft。并且，本實(shí)施方式的半導(dǎo)體裝置只要具有氧化物半導(dǎo)體tft即可，廣泛包括有源基板、各種顯示裝置、電子設(shè)備等。
(第一實(shí)施方式)
圖1為放大表示出第一實(shí)施方式的有源矩陣基板(半導(dǎo)體裝置)100所具備的氧化物半導(dǎo)體tft5的剖視圖。有源矩陣基板100例如應(yīng)用于以ffs(fringefieldswitching)模式運(yùn)作的液晶顯示裝置。
設(shè)置在有源矩陣基板100上的氧化物半導(dǎo)體tft5包括：柵極電極12，所述柵極電極12設(shè)置于基板10上；柵極絕緣層20，所述柵極絕緣層20覆蓋柵極電極12；氧化物半導(dǎo)體層18，所述氧化物半導(dǎo)體層18被配置為，在柵極絕緣層20上至少一部分與柵極電極12重疊的典型的島狀；源極電極14及漏極電極16，所述源極電極14及漏極電極16連接于氧化物半導(dǎo)體層18。源極電極14和漏極電極16在氧化物半導(dǎo)體層18上隔開間隔而配置，以使相互分離。氧化物半導(dǎo)體tft5具有通道蝕刻型的構(gòu)成(背通道蝕刻(bcg：backchanneletch)結(jié)構(gòu))。
“通道蝕刻型tft”中，氧化物半導(dǎo)體層18上形成的通道區(qū)域上未設(shè)置有蝕刻阻擋層，源極及漏極電極14、16的通道側(cè)的端部被配置為連接于氧化物半導(dǎo)體層18的上表面。如下所述，通道蝕刻型tft是例如在氧化物半導(dǎo)體層18上形成有源極·漏極電極用的導(dǎo)電膜，并通過源極·漏極分離工序而形成。在源極·漏極分離工序中，會有通道區(qū)域的表面部分被蝕刻的情況。
另一方面，也有已被公知的在氧化物半導(dǎo)體層的通道區(qū)域上設(shè)置有蝕刻阻擋層的tft(蝕刻阻擋型tft)。蝕刻阻擋型tft中，源極及漏極電極的通道側(cè)的端部例如位于蝕刻阻擋層上。蝕刻阻擋型tft是例如形成覆蓋氧化物半導(dǎo)體層中成為通道區(qū)域的部分的蝕刻阻擋層之后，在氧化物半導(dǎo)體層及蝕刻阻擋層上形成源極·漏極電極用的導(dǎo)電膜，并通過進(jìn)行源極·漏極分離工序而形成。
蝕刻阻擋型中，減少了對通道區(qū)域的蝕刻損壞，但是元件的尺寸往往變大。此外，額外的需要設(shè)置蝕刻阻擋層的工序。因此，在元件的小型化或者是制程的簡化的觀點(diǎn)上，通道蝕刻型比蝕刻阻擋型有優(yōu)勢。特別是，適用于小型高清化及窄邊框的顯示裝置的情況下，被期望盡量縮小tft的尺寸，而本實(shí)施方式的通道蝕刻型tft構(gòu)成適用這些用途。
本實(shí)施方式的這種通道蝕刻型的氧化物半導(dǎo)體tft5中，源極電極14及漏極電極16包含上層14a及16a，和下層14b及16b。上層14a及16a例如為由cu形成，下層14b及16b例如為由ti形成。并且，本說明書中，將這種層積結(jié)構(gòu)記載為cu/ti。
通過將導(dǎo)電性高的cu使用于上層14a、16a，可降低配線電阻，可抑制信號延遲。特別是在小型·高清顯示裝置中使用的有源矩陣基板中，通過使用低電阻cu配線，可有效地抑制信號延遲及信號衰減。但是，由于cu容易擴(kuò)散而容易形成氧化物，因此，被期望抑制cu的擴(kuò)散對氧化物半導(dǎo)體層18的影響。
此外，如果設(shè)置由ti或mo構(gòu)成的下層，可減少氧化物半導(dǎo)體層和源極·漏極電極之間的接觸電阻。
但是，不限于上述構(gòu)成，源極·漏極電極14、16可以具有各種方式結(jié)構(gòu)，也可以具有單層或三層以上的層疊結(jié)構(gòu)。源極·漏極電極14、16例如也可以具有自上層依次具有ti/al/ti的三層結(jié)構(gòu)。作為其他層疊結(jié)構(gòu)，可例舉cu/mo、cu/mo合金、cu合金/cu/ti、mo/cu/ti、mo合金/cu/ti、al/ti、mo/al/mo、mo/al/ti等。并且，上述的cu或mo的合金作為合金添加物例如可包含ca、mg、al、nb、mn、ni等。此外，連接于氧化物半導(dǎo)體層18的最下層的電極層可包含tin、ti氧化物等。
柵極電極12也與源極·漏極電極相同，可具有上層12a/下層12b(例如為cu/ti)的層疊結(jié)構(gòu)。如果將sd層(包括信號線4(參考圖2(a))、源極電極14及漏極電極16的層)，和柵極層(包括柵極配線2及柵極電極12的層)設(shè)為相同的構(gòu)成，可獲得簡化制程的優(yōu)點(diǎn)。
此外，本實(shí)施方式的有源矩陣基板100中，平坦化層24上設(shè)置有公共電極32。公共電極32被層間絕緣層(無機(jī)絕緣層)26覆蓋，像素電極30隔著層間絕緣層26而對向公共電極32。
如圖6(b)所示，像素電極30具有多個(gè)直線狀部分(或者是單個(gè)或多個(gè)狹縫)，并在貫穿層間絕緣層26、平坦化層24及保護(hù)層22而形成的接觸孔ch的內(nèi)部中，連接于氧化物半導(dǎo)體tft5的漏極電極16。另一方面，公共電極32具有擴(kuò)大到接觸孔ch的外側(cè)區(qū)域的開口部，通過層間絕緣層26與像素電極30絕緣。在該構(gòu)成中，可在像素電極30和公共電極32之間形成邊緣電場。
并且，有源矩陣基板100中，柵極絕緣層20可以為具有下層絕緣層，和設(shè)置于下層絕緣層上的上層絕緣層的層疊結(jié)構(gòu)。下層絕緣層的下表面連接于基板10或柵極電極12等，上層絕緣層的上表面連接于氧化物半導(dǎo)體層18或源極·漏極電極14、16。
下層絕緣層例如可以由sinx或sinxoy形成，上層絕緣層例如可以由sio2或sinxoy形成。作為連接于氧化物半導(dǎo)體層18的上層絕緣層，使用含有氧的層(例如sio2等氧化層)時(shí)，即使在氧化物半導(dǎo)體層18上產(chǎn)生氧不足的情況下，可根據(jù)氧化層所包含的氧修復(fù)氧不足。
同樣地，在通道蝕刻型氧化物半導(dǎo)體tft5中，可以為具備覆蓋該氧化物半導(dǎo)體層的保護(hù)層22的層疊結(jié)構(gòu)，連接于氧化物半導(dǎo)體層18的下層保護(hù)層可以由包含氧的層(例如sio2)形成。并且，上層保護(hù)層也可以由sinx形成。
上述氧化物半導(dǎo)體層18中所包含的氧化物半導(dǎo)體也可以是非晶氧化物半導(dǎo)體，也可以是具有結(jié)晶部分的結(jié)晶氧化物半導(dǎo)體。作為結(jié)晶氧化物半導(dǎo)體，可例舉多晶氧化物半導(dǎo)體、微結(jié)晶氧化物半導(dǎo)體等。此外，結(jié)晶氧化物半導(dǎo)體也可以是c軸基本垂直于層表面而配向的結(jié)晶氧化物半導(dǎo)體。
氧化物半導(dǎo)體層18也可以具有兩層以上的層疊結(jié)構(gòu)。氧化物半導(dǎo)體層18具有層疊結(jié)構(gòu)的情況下，氧化物半導(dǎo)體層18也可以包含非晶氧化物半導(dǎo)體層和結(jié)晶氧化物半導(dǎo)體層。或者，包含多個(gè)不同結(jié)晶結(jié)構(gòu)的結(jié)晶氧化物半導(dǎo)體層。氧化物半導(dǎo)體層18為包含上層和下層的兩層結(jié)構(gòu)的情況下，優(yōu)選為上層所包含的氧化物半導(dǎo)體的能隙比下層所包含的氧化物半導(dǎo)體的能隙大。但是，這些層的能隙之間的差比較小的情況下，下層氧化物半導(dǎo)體的能隙可以比上層的氧化物半導(dǎo)體的能隙大。
非晶氧化物半導(dǎo)體及上述的各結(jié)晶氧化物半導(dǎo)體的材料、結(jié)構(gòu)、成膜方法、具有層疊結(jié)構(gòu)的氧化物半導(dǎo)體層的結(jié)構(gòu)等，已被記載在例如特開2014-007399號公報(bào)中。為了參考，本說明書中采用特開2014-007399號公報(bào)所公開的所有內(nèi)容。
氧化物半導(dǎo)體層18例如至少包含in、ga及zn中的一種金屬元素。本實(shí)施方式中，氧化物半導(dǎo)體層18例如為包含in-ga-zn-o系的半導(dǎo)體。這里，in-ga-zn-o系的半導(dǎo)體是in(銦)、ga(鎵)、zn(鋅)的三元氧化物，沒有特別限定in、ga及zn的比例(組合比例)，例如包括in：ga：zn＝2：2：1、in：ga：zn＝1：1：1、in：ga：zn＝1：1：2等。這種氧化物半導(dǎo)體層18可以由包含in-ga-zn-o系的半導(dǎo)體的氧化物半導(dǎo)體膜形成。并且，將具有包含in-ga-zn-o系的半導(dǎo)體的活性層的通道蝕刻型tft稱為“ce-ingazno-tft”。
in-ga-zn-o系的半導(dǎo)體可以是非晶，也可以是結(jié)晶。作為結(jié)晶in-ga-zn-o系的半導(dǎo)體，優(yōu)選為c軸基本垂直于層表面而配向的結(jié)晶氧化物半導(dǎo)體。
并且，結(jié)晶in-ga-zn-o系的半導(dǎo)體的結(jié)晶結(jié)構(gòu)已經(jīng)在例如上述的特開2014-007399號公報(bào)、特開2012-134475號公報(bào)、特開2014-209727號公報(bào)等中公開。為了參考，本說明書中采用特開2012-134475號公報(bào)及特開2014-209727號公報(bào)所公開的所有內(nèi)容。具有in-ga-zn-o系半導(dǎo)體層的tft，具有高遷移率(相比a-sitft大于其二十倍)及低漏電流(相比a-sitft小于其百分之一)，因此，適用于驅(qū)動(dòng)tft(構(gòu)成周邊電路的tft)及像素tft。
氧化物半導(dǎo)體層18中，也可以代替in-ga-zn-o系半導(dǎo)體而包含其他氧化物半導(dǎo)體。例如，也可以包含in-sn-zn-o系半導(dǎo)體(例如in2o3-sno2-zno)。in-sn-zn-o系半導(dǎo)體是包含in(銦)、sn(錫)和zn(鋅)的三元氧化物。氧化物半導(dǎo)體層18也可以包含in-al-zn-o系半導(dǎo)體、in-al-sn-zn-o系半導(dǎo)體、zn-o系半導(dǎo)體、in-zn-o系半導(dǎo)體、zn-ti-o系半導(dǎo)體、cd-ge-o系半導(dǎo)體、cd-pb-o系半導(dǎo)體、cdo(氧化鎘)、mg-zn-o系半導(dǎo)體、in-ga-sn-o系半導(dǎo)體、in-ga-o系半導(dǎo)體、zr-in-zn-o系半導(dǎo)體、hf-in-zn-o系半導(dǎo)體等。
圖2(a)為放大表示出本實(shí)施方式的有源矩陣基板100中的半導(dǎo)體tft5周邊的俯視圖。并且，圖2(a)中沿a-a’線的橫截面對應(yīng)圖1的剖視圖。
如圖2(a)所示，氧化物半導(dǎo)體tft5的柵極電極12連接于掃描線2，此外，源極電極14連接于信號線4。掃描線2和信號線4是沿著相互交叉的方向(典型的為正交方向)延伸。并且，本實(shí)施方式中，作為掃描線2的一部分且與氧化物半導(dǎo)體層18重疊的部分，可用作tft5的柵極電極12。
本說明書中，如圖2(a)所示，將信號線4延伸的方向設(shè)為y方向(垂直方向或第二方向)，將掃描線2延伸的方向設(shè)為x方向(水平方向或第一方向)。本實(shí)施方式中，源極電極14通過信號線4向x方向突出的連接部連接于信號線4。源極電極14被設(shè)置為，自所述連接部沿y方向向著柵極電極12及氧化物半導(dǎo)體層18突出。此外，在沿x方向延伸的掃描線2(或者柵極電極12)上，源極電極14和漏極電極16被配置為，沿y方向隔著間隔而對向。漏極電極16也具有向著柵極電極12及氧化物半導(dǎo)體層18而突出的形狀。
在該構(gòu)成中，信號線4和源極電極14之間的源極連接部，和漏極電極16的延長部16e(以下稱為漏極延長部16e)隔著掃描線2位于相反側(cè)。并且，漏極延長部16e是用于將像素電極30和漏極電極16電性連接的部分。
如圖2(a)所示，本實(shí)施方式中，tft5的源極電極14及漏極電極16的寬度w2與氧化物半導(dǎo)體層18的寬度w1基本一致。并且，本說明書中，將寬度w1和寬度w2完全一致的情況，和寬度1和寬度w2之差的絕對值小于1μm(即|w1-w2|≤1μm)的情況統(tǒng)稱為“氧化物半導(dǎo)體層的寬度w1和源極·漏極電極的寬度w2相同(或者基本一致)”。這是因?yàn)?，即使在將寬度w1和寬度w2設(shè)計(jì)為相同的情況下，實(shí)際經(jīng)常被制造為其寬度有微小的差異，意味著其誤差的上限是1μm左右。
這里，源極電極及漏極電極的寬度w2是在掃描線2的延伸方向(x方向)中定義。源極電極14及漏極電極16的寬度w2是，與這些電極突出的方向正交的方向(在這里是x方向)中定義的寬度。氧化物半導(dǎo)體層18的寬度w1也是在相同x方向中定義。
此外，氧化物半導(dǎo)體層18的寬度w1是作為tft5的通道寬度方向而定義的寬度，本實(shí)施方式中，寬度w1相當(dāng)于tft5的通道寬度。但是，氧化物半導(dǎo)體層18和源極·漏極電極14、16被錯(cuò)位而形成的情況下(圖3)，即使寬度w1和寬度w2相同，也有氧化物半導(dǎo)體層18的寬度w1和tft5的通道寬度不同的情況。tft5的通道寬度可規(guī)定為源極電極14及漏極電極16和氧化物半導(dǎo)體層18重疊的區(qū)域的寬度(圖3所示的寬度w3)，通道長度可規(guī)定為源極電極14和漏極電極16之間的距離。圖2所示的方式中，上述重疊部分的寬度w3，和氧化物半導(dǎo)體層的寬度w1(或者或者漏極電極)基本一致(即，|w1-w3|≤1μm)。
如上所述，氧化物半導(dǎo)體層的寬度w1和源極·漏極電極的寬度w2相同的情況下，柵極配線2(或者柵極電極12)與源極·漏極電極14、16夾著柵極絕緣層20而重疊的面積最小，也可將寄生電容cgs、cgd最小化。例如，如圖2(b)所示的比較例，相對于寬度w1，源極電極及漏極電極的寬度w2x大的情況下，其寄生電容cgs、cgd大于圖2(a)所示的方式。因此，如果以減少寄生電容為目的，則優(yōu)選為寬度w2和寬度w1相同。
這里，氧化物半導(dǎo)體層的寬度w1及源極·漏極電極的寬度w2，也可以考量制程上的限制(制程規(guī)則)而決定。在實(shí)際制程中，通過將寬度w1及寬度w2設(shè)為可實(shí)現(xiàn)的最小寬度(典型的為大于等于3μm且小于等于6μm)，也可將寄生電極cgs、cgd最小化。
如圖2(a)所述，在寬度w2＝寬度w1(或者|w1-w2|≤1μm；以下相同)情況下，會有產(chǎn)生錯(cuò)位的情況。圖3示出了根據(jù)錯(cuò)位產(chǎn)生，源極電極14及漏極電極16和氧化物半導(dǎo)體層18在寬度方向上部分重疊的情況。發(fā)明者已確認(rèn)，即使產(chǎn)生了這種錯(cuò)位的情況下，只要重疊寬度w3的寬度在1μm～寬度w1的范圍內(nèi)，氧化物半導(dǎo)體tft就可以良好的運(yùn)作。特別是，重疊寬度w3大于等于1μm，且通道長度大于等于2μm的情況下，可作為開關(guān)元件充分發(fā)揮功能。
如上所述，本實(shí)施方式中，由于被設(shè)定為寬度w2＝寬度w1，雖然在發(fā)生錯(cuò)位的情況下，tft5的通道寬度也會有變動(dòng)，但是，在實(shí)際運(yùn)作中可以允許通道寬度的變動(dòng)所導(dǎo)致的氧化物半導(dǎo)體tft的特性變化。利用該特征，通過使寬度w2＝寬度w1可盡量最小化寄生電容，可抑制信號延遲或信號衰減，并且，減少消耗功率。
此外，氧化物半導(dǎo)體tft利用其高響應(yīng)速度，可作為tft基板上構(gòu)成一體形成的驅(qū)動(dòng)電路的驅(qū)動(dòng)tft而使用。這里，如上所述的被構(gòu)成為柵極電極和漏極電極重疊面積小的構(gòu)成，也可縮小元件尺寸。特別是，可縮小通道蝕刻型tft的元件尺寸。因此，可縮小周邊電路面積，有助于縮小智能手機(jī)等便攜式終端的顯示區(qū)域的外側(cè)區(qū)域(也被稱為邊框區(qū)域)。
以下，參考圖1及圖4～圖6說明有源矩陣基板100的制造方法。
首先，如圖4(a)所示，在基板10(參考圖1)上形成包括柵極電極12及掃描線2的柵極層。作為基板10例如可使用玻璃基板、硅基板、具有耐熱性的塑料基板(樹脂基板)等。
柵極電極12及掃描線2例如通過濺射法等，在玻璃基板上形成金屬膜(厚度：例如大于等于50nm且小于等于500nm)，并可通過圖案化該金屬膜而形成。圖案化是可使用光刻法并且利用濕蝕刻而進(jìn)行。
本實(shí)施方式中，作為用于形成柵極層的金屬膜，設(shè)置有層疊ti(厚度：例如5～100nm)膜和cu膜(厚度：例如100～5000nm)的cu/ti膜。但是，金屬膜的材料并未特別限定，可適當(dāng)?shù)氖褂娩X(al)、鎢(w)、鉬(mo)、鉭(ta)、鉻(cr)等的金屬或其這些金屬合金，或含有其金屬氮化物的膜。
如圖4(b)所示，接著，形成覆蓋柵極電極12、掃描線2等的柵極絕緣層20(參考圖1)，之后形成典型的島狀氧化物半導(dǎo)體層18，該氧化物半導(dǎo)體層18隔著柵極絕緣層20至少與柵極電極12部分重疊。本實(shí)施方式中，氧化物半導(dǎo)體層18被設(shè)置為橫越掃描線2，氧化物半導(dǎo)體層18覆蓋掃描線2(或者柵極電極12)的外側(cè)區(qū)域的一部分。
柵極絕緣層20通過，例如，為了防止來自基板10的不純物等的擴(kuò)散，作為下層形成厚度為200～500nm的sinx膜，在其上面，作為上層形成厚度為25～100nm的sio2膜而獲得。由此，獲得由sinx形成下層及由sio2形成上層的柵極絕緣層20。
此外，氧化物半導(dǎo)體層18是將氧化物半導(dǎo)體膜(厚度：例如大于等于30nm且小于等于200nm)通過濺射法而成膜，并可使用光刻法通過圖案化而形成。該工序中，與掃描線2延伸的方向平行的方向(x方向)上規(guī)定的氧化物半導(dǎo)體層18的寬度w1被設(shè)定為，例如3μm～6μm。該寬度w1例如可以為，制程規(guī)則所決定的最小線寬。
此外，氧化物半導(dǎo)體層18也可以由具有相互不同成分的多層氧化物半導(dǎo)體膜層疊而形成。這種層疊結(jié)構(gòu)是，在氧化物半導(dǎo)體膜的濺射中通過變換對象材料可簡單形成。多層結(jié)構(gòu)的氧化物半導(dǎo)體膜(例如ingazno系半導(dǎo)體膜)中，可通過調(diào)節(jié)成分設(shè)為上層的鎵原子比例比下層的鎵原子比例大。設(shè)置氧化物半導(dǎo)體膜后的圖案化中，利用光刻法設(shè)置抗蝕劑，通過濕蝕刻對未被抗蝕劑覆蓋的區(qū)域進(jìn)行蝕刻。然后，進(jìn)行抗蝕劑的剝離工序及清洗工序。
然后，如圖4(c)所示，沉積金屬膜，并通過光刻法進(jìn)行圖案化而形成包含信號線4、源極電極14、漏極電極16的sd層。本實(shí)施方式中，將漏極電極16的寬度w2設(shè)置為與氧化物半導(dǎo)體層18的寬度w1相等，進(jìn)行圖案化以使氧化物半導(dǎo)體層18的邊緣和源極電極14及漏極電極16的邊緣直線狀配置(這些排成一排)。
但是，如圖3所示，由于錯(cuò)位的產(chǎn)生，會有氧化物半導(dǎo)體層18的邊緣，和源極電極14及漏極電極16的邊緣在y方向上沒有排成一排的情況發(fā)生。即使是這種情況下，本實(shí)施方式中，進(jìn)行sd層的圖案化以使在x方向的氧化物半導(dǎo)體層18和源極電極14及漏極電極16之間的重疊寬度w3大于等于1μm。如果重疊寬度w3小于1μm，有可能不能適當(dāng)?shù)匦纬蓆ft的通道，很難獲得所期望的元件特性。并且，重疊寬度w3的最大值為，如圖2所示，與氧化物半導(dǎo)體層的寬度w1(或者源極及漏極電極的寬度w2)相同。
此外，該工序中，形成自漏極電極16延伸且比漏極電極16的寬度寬的漏極延長部16e。漏極延長部16e設(shè)置于不與掃描線2重疊的位置，即用于后述的像素電極30和漏極電極16電性連接的部分。由于漏極延長部16e形成在遠(yuǎn)離掃描線2及柵極電極12的位置，即使被設(shè)置為比較大的尺寸，也不會增大寄生電容cgd。因此，漏極延長部16e可以被設(shè)定為，例如形成為10μm×10μm正方形等，可以與像素電極30充分取得接觸的尺寸。但是，如果漏極延長部16e過大時(shí)會導(dǎo)致降低像素開口率，因此不佳。從這個(gè)觀點(diǎn)，漏極延長部16e在x方向的寬度例如可以被設(shè)定為，大于等于2μm。
這里，以下說明設(shè)置sd層的更具體的工序的一個(gè)例子。首先，例如通過濺射法形成厚度為5～100nm的ti膜、接著形成厚度為100～500nm的cu膜，并通過光刻法設(shè)置抗蝕劑。
在設(shè)置抗蝕劑的狀態(tài)下，首先，將上側(cè)的cu膜例如通過濕蝕刻形成上側(cè)電極。作為蝕刻液可使用含有過氧化氫h2o2的蝕刻劑。這里，濕蝕刻是各向同性蝕刻，因此，也可以蝕刻(側(cè)面蝕刻)沒有被抗蝕劑覆蓋的一部分。
接著，將下側(cè)ti膜通過干蝕刻形成下側(cè)電極。由此，如圖4(c)所示，形成氧化物半導(dǎo)體層18上被分離的源極電極14及漏極電極16。由此，完成了通過蝕刻型氧化物半導(dǎo)體tft5。并且，在形成被分離的源極電極14及漏極電極16的工序中，可以稍微被蝕刻氧化物半導(dǎo)體層18的通道區(qū)域的表面部分。
如上所述，通過濕蝕刻形成上層電極，通過干蝕刻形成下層電極的結(jié)果，導(dǎo)致發(fā)生下層電極的邊緣位于上層電極邊緣的外側(cè)的情況。這種情況下，即使作為上層電極使用cu，也可簡單地獲得通過下層電極抑制cu向氧化物半導(dǎo)體層18擴(kuò)散的效果。此外，如上所述的構(gòu)成中，上層電極的邊緣被形成在下層電極的邊緣內(nèi)側(cè)，可得到正錐形狀的橫截面，因此，可使覆蓋tft5的保護(hù)層22達(dá)到良好的覆蓋率。
并且，在形成源極電極14和漏極電極16的上述蝕刻工序中，有可能對作為下層的氧化物半導(dǎo)體層18的表面產(chǎn)生蝕刻損傷，針對該問題，例如，如上所述，通過將氧化物半導(dǎo)體層18構(gòu)成為兩層可防止元件特性的降低。更具體為，氧化物半導(dǎo)體層18中，作為通道更積極的使用除受到損傷的上層以外的，其能隙更小的下層氧化物半導(dǎo)體層，可實(shí)現(xiàn)獲得良好的元件特性。
如上所述，在制造氧化物半導(dǎo)體tft5后，設(shè)置保護(hù)層22(參考圖1)，以覆蓋包含氧化物半導(dǎo)體tft5的基板表面的整體。保護(hù)層22例如通過cvd法形成厚度為100～400nm的sio2膜，在其上面形成厚度為20～200nm的sinx膜而獲得。
并且，形成源極電極14及漏極電極16之后，在設(shè)置保護(hù)層22之前，可以用含氧的氣體進(jìn)行等離子處理。由此，可以提高源極及漏極電極14、16之間露出的氧化物半導(dǎo)體層18的氧濃度。更具體為，例如可以以，n2o氣體流量：3000sccm、壓力：200pa、等離子功率密度：0.15w/cm2、處理時(shí)間：
然后，如圖5(a)所示，在保護(hù)層22之上例如設(shè)置由有機(jī)絕緣材料構(gòu)成的平坦化層24(參考圖1)，在對應(yīng)漏極延長部16e的位置上形成接觸孔ch’。平坦化層24是通過，例如厚度為1～3μm的正型光敏樹脂膜而形成。此外，接觸孔ch’是設(shè)置在平坦化層24的開口部，此時(shí)，保護(hù)層22依然覆蓋著接觸孔ch’內(nèi)的漏極電極延長部16e。
然后，如圖5(b)所示，在平坦化層24之上形成公共電極32。公共電極32例如通過濺射法在平坦化層24之上形成透明導(dǎo)電膜(未圖示)，再通過對該透明導(dǎo)電膜進(jìn)行圖案化而獲得。圖案化中，對應(yīng)接觸孔ch’的位置上形成開口部。公共電極32上形成的開口部，被設(shè)置為擴(kuò)散到接觸孔ch’的外側(cè)(例如漏極延長部16e的外側(cè))。并且，在圖5(b)中示出，在漏極延長部16e的上側(cè)設(shè)置矩形的公共電極32，但是，在實(shí)際制造中，公共電極32可以擴(kuò)散在除上述開口部以外的基板表面的整體。此外，針對每個(gè)像素而設(shè)置的公共電極32，可通過被設(shè)置為與掃描線2及信號線4重疊的a1配線等連接。
并且，作為用于形成公共電極32的透明導(dǎo)電膜可使用，例如ito(氧化銦錫)膜(例如，厚度：大于等于50nm且小于等于200nm)、izo(氧化銦鋅)膜或zno(氧化鋅)膜等。
然后，如圖6(a)所示，在公共電極32之上設(shè)置層間絕緣層26(參考圖1)，并蝕刻接觸孔ch’的內(nèi)部的層間絕緣層26及保護(hù)層22，形成露出漏極延長部16e的接觸孔ch。并且，層間絕緣層26，只要在接觸孔ch的底部被去除，可以覆蓋接觸孔ch的側(cè)面。
層間絕緣層26可通過cvd法，例如使用氧化硅(sio2)膜、氮化硅(sinx)膜、氧氮化硅(sioxny)膜、氮氧化硅(sinxoy)膜等(例如，厚度為100～400nm)等而形成。
然后，如圖6(b)所示，形成像素電極30。像素電極30是，在接觸孔ch內(nèi)及層間絕緣層26上，例如通過濺射法形成透明導(dǎo)電膜(未圖示)，并對該透明導(dǎo)電膜進(jìn)行圖案化而形成。像素電極30可以為如圖6(b)所示的梳狀的平面形狀，也可以為設(shè)置一個(gè)或多個(gè)狹縫的平面形狀。
作為用以形成像素電極30的透明導(dǎo)電膜可使用，例如ito(氧化銦錫)膜(例如，厚度：大于等于50nm且小于等于150nm)、izo(氧化銦鋅)膜或zno(氧化鋅)膜等。
通過以上工序制造有源矩陣基板100。進(jìn)一步，可使用如上形成的有源矩陣基板100制造液晶面板。液晶面板是，準(zhǔn)備在上述有源矩陣基板100，和與此有源矩陣基板100相對的對向基板，可通過在這些基板之間設(shè)置液晶層而制造。液晶層是可通過已知的真空注入法或odf法等，以由密封材料包圍的形式設(shè)置在基板之間。
(第二實(shí)施方式)
以下，說明根據(jù)本發(fā)明的第二實(shí)施方式的有源矩陣基板。
圖7為第二實(shí)施方式的有源矩陣基板的tft周邊的示意圖。本實(shí)施方式中，在基板上設(shè)置有通道型氧化物半導(dǎo)體tft5。并且，具有與第一實(shí)施方式的有源矩陣基板100相同功能的構(gòu)成元件賦予相同參考符號，并為了簡便以下省略其詳細(xì)說明。
本實(shí)施方式中，氧化物半導(dǎo)體層18沿掃描線2延伸的方向(x方向)島狀設(shè)置，氧化物半導(dǎo)體層18的全部與掃描線2重疊。即，氧化物半導(dǎo)體層18，在掃描線2上被設(shè)置在其內(nèi)側(cè)，以使其不超過掃描線2的邊緣。并且，本實(shí)施方式中，掃描線2中，與氧化物半導(dǎo)體層18重疊的部分也可用作柵極電極12。
此外，本實(shí)施方式中，信號線4與掃描線2交叉的區(qū)域中，信號線4和氧化物半導(dǎo)體層18相連接。信號線4中與氧化物半導(dǎo)體層18連接的部分用作源極電極14。
本實(shí)施方式中，漏極電極16被設(shè)置為在掃描線2的延伸方向(x方向)上具有寬度w2，并且，自與氧化物半導(dǎo)體層18連接的部分延伸至超出掃描線2的一側(cè)的邊緣，以使連接于漏極延長部16e。該構(gòu)成中，氧化物半導(dǎo)體層的寬度w1，和漏極電極的寬度w2，可具有制程規(guī)則所決定的最小寬度(例如，3μm～6μm)。本實(shí)施方式中，也可設(shè)為氧化物半導(dǎo)體層的寬度w1，和漏極電極的寬度w2基本相同(即，|w1-w2|≤1μm)。
并且，本實(shí)施方式中，漏極電極16的寬度w2是，漏極電極16與對向掃描線及氧化物半導(dǎo)體層18而突出的方向正交的方向(這里為x方向)上所規(guī)定的寬度。另一方面，氧化物半導(dǎo)體層18的寬度w1是在tft5的通道寬度方向上所規(guī)定的寬度，本實(shí)施方式中是在y方向上規(guī)定。本實(shí)施方式中，氧化物半導(dǎo)體層18的寬度w1相當(dāng)于tft5的通道寬度。
此外，本實(shí)施方式中，漏極電極16的端部邊緣16e設(shè)置于，x方向上規(guī)定的氧化物半導(dǎo)體層18的兩側(cè)邊緣延長線l1、l2中，與遠(yuǎn)離漏極延長部16e的邊緣延長線l1對齊的位置。
由此將氧化物半導(dǎo)體層的寬度w1和漏極電極16的寬度w2設(shè)為最小寬度，并通過將漏極電極的端部邊緣16e位于氧化物半導(dǎo)體層18的邊緣延長線l1上，可盡量減小寄生電容cgd，同時(shí)獲得合適的元件特性。此外，可減小tft5元件的尺寸。
并且，本構(gòu)成中，氧化物半導(dǎo)體層18和漏極電極16連接的部分中(重疊部分)在y方向上的寬度w4a(重疊寬度w4)，與氧化物半導(dǎo)體層18的寬度w1相同(即，|w1-w4|≤1μm)。此外，上述重疊部分的x方向上的寬度w5，可適當(dāng)設(shè)置，以使可充分的連接氧化物半導(dǎo)體層18和漏極電極16，例如，可設(shè)為大于等于1μm即可。并且，由于錯(cuò)位的產(chǎn)生而寬度w5會有所變動(dòng)，為了確保寬度5大于等1μm，例如，可設(shè)計(jì)為寬度w5為漏極電極16的寬度w2的大約一半左右。重疊部分的x方向上的寬度w5的最大值為，與漏極電極16的寬度w2相同。
圖8為比較例子的有源矩陣基板的tft周邊的示意圖。圖8所示的比較例子中，漏極電極16的端部邊緣16e設(shè)置為位于，超出氧化物半導(dǎo)體層18的邊緣延長線l1，進(jìn)一步超出掃描線的邊緣。該構(gòu)成中，與如圖7所示的實(shí)施方式的構(gòu)成相比，掃描線12和漏極電極16重疊的面積大，寄生電容cgd不必要的變大。因此，為了降低寄生電容cgd，優(yōu)選漏極電極16的端部邊緣16e不要超出氧化物半導(dǎo)體層18的邊緣延長線l1。
(第三實(shí)施方式)
以下，說明根據(jù)本發(fā)明的第三實(shí)施方式的有源矩陣基板(半導(dǎo)體裝置)。
圖9為第三實(shí)施方式的有源矩陣基板的tft周邊的示意圖。本實(shí)施方式中，同樣在基板上，設(shè)置有通道型氧化物半導(dǎo)體tft5。并且，具有與第二實(shí)施方式的有源矩陣基板100相同功能的構(gòu)成元件賦予相同參考符號，并為了簡便以下省略其詳細(xì)說明。
本發(fā)明中，與第二實(shí)施方式相同，氧化物半導(dǎo)體層18沿掃描線2延伸的方向(x方向)島狀設(shè)置，氧化物半導(dǎo)體層18的全部與掃描線2重疊。掃描線2中，與氧化物半導(dǎo)體層18重疊的部分也可用作柵極電極12。
此外，與第二實(shí)施方式相同，信號線4與掃描線2交叉的區(qū)域中，信號線4和氧化物半導(dǎo)體層18相連接。信號線4中與氧化物半導(dǎo)體層18連接的部分用作源極電極14。
此外，與第二實(shí)施方式相同，漏極電極16被設(shè)置為在掃描線2的延伸方向(x方向)上具有寬度w2，并且，自與氧化物半導(dǎo)體層18連接的部分延伸至超出掃描線2的一側(cè)的邊緣，以使連接于漏極延長部16e。該構(gòu)成中，氧化物半導(dǎo)體層的寬度w1，和漏極電極的寬度w2，可具有制程規(guī)則所決定的最小寬度(例如，3μm～6μm)。本實(shí)施方式中，也可設(shè)為氧化物半導(dǎo)體層的寬度w1，和漏極電極的寬度w2基本相同(即，|w1-w2|≤1μm)。
此外，與第二實(shí)施方式相同，氧化物半導(dǎo)體層是在tft5的通道寬度方向上所規(guī)定的寬度，漏極電極16的寬度w2是，漏極電極16與對向掃描線及氧化物半導(dǎo)體層18而突出的方向正交的方向上所規(guī)定的寬度。
此外，本實(shí)施方式中，漏極電極16的端部邊緣16a位于，x方向上規(guī)定的氧化物半導(dǎo)體層18兩側(cè)邊緣延長線l1、l2之間。即，氧化物半導(dǎo)體層18和漏極電極16重疊的部分在y方向的寬度w4b(重疊寬度w4)小于氧化物半導(dǎo)體層18的寬度w1。
由此，將氧化物半導(dǎo)體層18的寬度w1和漏極電極16的寬度w2設(shè)為最小寬度，此外，通過將漏極電極的端部邊緣16a設(shè)置在氧化物半導(dǎo)體層18的兩側(cè)邊緣延長線l1、l2之間，可盡量減小寄生電容cgd，并獲得合適的元件特性。
本實(shí)施方式中，由于上述重疊部分的寬度w4b小于氧化物半導(dǎo)體層18的寬度w1，因此，有可能tft5的通道不能規(guī)定為如第二實(shí)施方式的矩形區(qū)域。但是，即使這種情況下，發(fā)明者已確認(rèn)根據(jù)氧化物半導(dǎo)體層18的高遷移率，可實(shí)現(xiàn)良好的元件特性。因此，本實(shí)施方式中，特意采用了源極電極和氧化物半導(dǎo)體層之間的連接部分，和漏極電極和氧化物半導(dǎo)體層之間的連接部分不對稱的構(gòu)成，進(jìn)一步降低了寄生電容cgd。
并且，氧化物半導(dǎo)體層18和漏極電極16重疊的部分的寬度w4b優(yōu)選其寬度大于等于1μm。通過確保大于等于1μm寬度的w4b，可充分使氧化物半導(dǎo)體層18和漏極電極16連接。并且，上述沖的部分的x方向上的寬度w5，與第二實(shí)施方式相同，例如只要大于等于1μm即可。
以上，對本發(fā)明的實(shí)施方式進(jìn)行了說明，但其實(shí)施方式可以進(jìn)行各種改進(jìn)。例如，柵極電極設(shè)置為自x方向上延伸的掃描線2向y方向突出的部分，可在該柵極電極上被設(shè)置為最小寬度的氧化物半導(dǎo)體層及漏極電極相連接。但是，如上述第一至第三實(shí)施方式所示，將掃描線2的一部分用作柵極電極12，采用在其柵極電極12上形成tft的構(gòu)成(tft在柵極上、tftongate)，即可進(jìn)一步實(shí)現(xiàn)元件小型化。
工業(yè)實(shí)用性
本發(fā)明的實(shí)施方式可廣泛適用于各種具有氧化物半導(dǎo)體tft的半導(dǎo)體裝置中。例如，可適用于有源矩陣基板等的電路基板、液晶顯示裝置、有機(jī)發(fā)光(el)顯示裝置及無機(jī)發(fā)光顯示裝置等的顯示裝置、圖像傳感器裝置等的攝像裝置、圖像輸入裝置、指紋讀取裝置、半導(dǎo)體存儲器等各種電子裝置。
標(biāo)號說明
2掃描線
4信號線
5氧化物半導(dǎo)體tft
10基板
12柵極電極
14源極電極
16漏極電極
18氧化物半導(dǎo)體層
20柵極絕緣層
22保護(hù)層
24平坦化層
26層間絕緣層
30像素電極
32公共電極
100有源矩陣基板(半導(dǎo)體裝置)
- 還沒有人留言評論。精彩留言會獲得點(diǎn)贊！