本申請(qǐng)基于并主張2015年08月10日申請(qǐng)的在先日本專利第2015－158364號(hào)的優(yōu)先權(quán)，其內(nèi)容全部通過引用包含于此。

技術(shù)領(lǐng)域

這里說明的實(shí)施方式一般來說涉及半導(dǎo)體裝置。

背景技術(shù)：

MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)等半導(dǎo)體裝置被用于例如電力控制。半導(dǎo)體裝置的用途近年來擴(kuò)展，同時(shí)與此相伴地在高溫環(huán)境下使用的例正在增加。

另一方面，在高溫環(huán)境下使用了半導(dǎo)體裝置的情況下，擔(dān)心由熱導(dǎo)致的半導(dǎo)體裝置的破壞。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施方式提供一種能夠抑制由熱導(dǎo)致的破壞的半導(dǎo)體裝置。

根據(jù)一技術(shù)方案，半導(dǎo)體裝置具有第1導(dǎo)電型的第1半導(dǎo)體區(qū)域、第2導(dǎo)電型的多個(gè)第2半導(dǎo)體區(qū)域、第1導(dǎo)電型的第3半導(dǎo)體區(qū)域、絕緣部、第1電極、柵極電極和第2電極。

第2半導(dǎo)體區(qū)域具有第1部分。多個(gè)第2半導(dǎo)體區(qū)域設(shè)置在第1半導(dǎo)體區(qū)域之上。

第3半導(dǎo)體區(qū)域選擇性地設(shè)置在第2半導(dǎo)體區(qū)域。第3半導(dǎo)體區(qū)域與第1部分排列在相對(duì)于從第1半導(dǎo)體區(qū)域朝向第2半導(dǎo)體區(qū)域的第1方向垂直的第2方向上。

絕緣部設(shè)置在多個(gè)第2半導(dǎo)體區(qū)域之間。絕緣部的一側(cè)與第1部分相接。絕緣部的另一側(cè)與第3半導(dǎo)體區(qū)域相接。

第1電極被絕緣部包圍。第1電極的至少一部分被第1半導(dǎo)體區(qū)域包圍。

柵極電極與第1電極隔開間隔而設(shè)置。柵極電極被絕緣部包圍。柵極電極在第2方向上與第2半導(dǎo)體區(qū)域相面對(duì)。

第2電極設(shè)置在第3半導(dǎo)體區(qū)域之上。第2電極與第1電極以及第3半導(dǎo)體區(qū)域電連接。

根據(jù)上述構(gòu)成的半導(dǎo)體裝置，能夠提供一種可抑制由熱導(dǎo)致的破壞的半導(dǎo)體裝置。

附圖說明

圖1是表示涉及第1實(shí)施方式的半導(dǎo)體裝置的一部分的立體剖面圖。

圖2是表示涉及第1實(shí)施方式的半導(dǎo)體裝置的制造工序的工序剖面圖。

圖3是表示涉及第1實(shí)施方式的半導(dǎo)體裝置的制造工序的工序剖面圖。

圖4是表示涉及第1實(shí)施方式的變形例的半導(dǎo)體裝置的一部分的剖面圖。

圖5是表示涉及第2實(shí)施方式的半導(dǎo)體裝置的一部分的立體剖面圖。

具體實(shí)施方式

以下，參照附圖說明本發(fā)明的各實(shí)施方式。

另外，附圖是模式的或概念的，各部分的厚度和寬度的關(guān)系、部分間的大小的比率等并不一定限于與現(xiàn)實(shí)的相同。并且，即使是表示相同的部分的情況，也有根據(jù)附圖而相互的尺寸或比率不同地表示的情況。

并且，在本申請(qǐng)說明書和各圖中，對(duì)于與已說明者相同的要素賦予相同的符號(hào)而適當(dāng)省略詳細(xì)的說明。

在各實(shí)施方式的說明中使用XYZ正交坐標(biāo)系。將與半導(dǎo)體層S的表面平行的方向即相互正交的2方向設(shè)為X方向(第2方向)以及Y方向(第3方向)，將與這些X方向以及Y方向的雙方都正交的方向設(shè)為Z方向(第1方向)。

在以下的說明中，n⁺、n^－以及p⁺、p的標(biāo)記表示各導(dǎo)電型中的雜質(zhì)濃度的相對(duì)高低。即，n⁺表示與n^－相比n型的雜質(zhì)濃度相對(duì)較高。并且，p⁺表示與p相比p型的雜質(zhì)濃度相對(duì)較高。

對(duì)于以下說明的各實(shí)施方式，也可以使各半導(dǎo)體區(qū)域的p型和n型反轉(zhuǎn)而實(shí)施各實(shí)施方式。

(第1實(shí)施方式)

使用圖1來說明涉及第1實(shí)施方式的半導(dǎo)體裝置的一例。

圖1是表示涉及第1實(shí)施方式的半導(dǎo)體裝置100的一部分的立體剖面圖。

半導(dǎo)體裝置100例如是MOSFET。

半導(dǎo)體裝置100具有：n⁺型(第1導(dǎo)電型)的漏極區(qū)域5、n^－型半導(dǎo)體區(qū)域1(第1半導(dǎo)體區(qū)域)、p型(第2導(dǎo)電型)的基底(base)區(qū)域2(第2半導(dǎo)體區(qū)域)、n⁺型源極區(qū)域3(第3半導(dǎo)體區(qū)域)、絕緣部20、場(chǎng)板電極11(第1電極)、柵極電極12、漏極電極31和源極電極32(第2電極)。

源極電極32設(shè)置在半導(dǎo)體層S的表面FS上。漏極電極31設(shè)置在半導(dǎo)體層S的背面BS上。

n⁺型漏極區(qū)域5設(shè)置在半導(dǎo)體層S中的背面BS側(cè)。n⁺型漏極區(qū)域5與漏極電極31電連接。

n^－型半導(dǎo)體區(qū)域1設(shè)置在n⁺型漏極區(qū)域5之上。

在n^－型半導(dǎo)體區(qū)域1之上選擇性地設(shè)有p型基底區(qū)域2。p型基底區(qū)域2在X方向上設(shè)有多個(gè)，各個(gè)p型基底區(qū)域2在Y方向上延伸。

p型基底區(qū)域2具有設(shè)置在表面FS側(cè)的第1部分2a。第1部分2a的p型雜質(zhì)濃度可以與p型基底區(qū)域2的其他部分的p型雜質(zhì)濃度相等，也可以比其高。

n⁺型源極區(qū)域3選擇性地設(shè)置在p型基底區(qū)域2。n⁺型源極區(qū)域3在X方向上設(shè)置有多個(gè)，各個(gè)n⁺型源極區(qū)域3在Y方向上延伸。

n⁺型源極區(qū)域3在X方向上與p型基底區(qū)域2的第1部分2a排列著。第1部分2a和n⁺型源極區(qū)域3在X方向上交替地排列著。

場(chǎng)板電極(以下稱為FP電極)11以及柵極電極12被絕緣部20包圍。

FP電極11隔著絕緣部20而被n^－型半導(dǎo)體區(qū)域1包圍。

柵極電極12設(shè)置在FP電極11的上方，在X方向上隔著絕緣部20而與p型基底區(qū)域2相面對(duì)。柵極電極12在Z方向(從n^－型半導(dǎo)體區(qū)域1朝向p型基底區(qū)域2的方向)上與FP電極11隔開間隔。

FP電極11、柵極電極12以及絕緣部20在X方向上設(shè)置有多個(gè)，分別在Y方向上延伸。

絕緣部20具有第1面S1和與第1面S1相反一側(cè)的第2面S2。第1面S1以及第2面S2是沿著Y方向以及Z方向的面。第1面S1的一部分與第1部分2a相接，第2面S2的一部分與n⁺型源極區(qū)域3相接。

在p型基底區(qū)域2、n⁺型源極區(qū)域3以及絕緣部20之上設(shè)有源極電極32。源極電極32與p型基底區(qū)域2、n⁺型源極區(qū)域3以及FP電極11電連接。

在漏極電極31被施加了相對(duì)于源極電極32為正的電壓的狀態(tài)下，通過對(duì)柵極電極12施加閾值以上的電壓，MOSFET成為導(dǎo)通狀態(tài)。此時(shí)，在p型基底區(qū)域2的絕緣部20附近的區(qū)域形成溝道(反型層)。

在MOSFET為截止?fàn)顟B(tài)、且對(duì)漏極電極31施加了相對(duì)于源極電極32的電位為正的電位時(shí)，耗盡層從絕緣部20與n^－型半導(dǎo)體區(qū)域1的界面朝向n^－型半導(dǎo)體區(qū)域1擴(kuò)展。這是因?yàn)?，在柵極電極12之下設(shè)有與源極電極32連接著的FP電極11。通過該從絕緣部20與n^－型半導(dǎo)體區(qū)域1的界面擴(kuò)展的耗盡層，能夠提高耐壓。

接著，使用圖2以及圖3來說明涉及第1實(shí)施方式的半導(dǎo)體裝置100的制造方法的一例。

圖2以及圖3是表示涉及第1實(shí)施方式的半導(dǎo)體裝置100的制造工序的工序剖面圖。

首先，準(zhǔn)備在n⁺型半導(dǎo)體層5a之上設(shè)置有n^－型半導(dǎo)體層1a的半導(dǎo)體基板Sa。n⁺型半導(dǎo)體層5a以及n^－型半導(dǎo)體層1a的主成分是硅、碳化硅、砷化鎵或氮化鎵等。

以下，說明n⁺型半導(dǎo)體層5a以及n^－型半導(dǎo)體層1a的主成分是硅的情況。

接著，在n^－型半導(dǎo)體層1a形成多個(gè)溝槽Tr。接著，如圖2(a)所示那樣，通過對(duì)n^－型半導(dǎo)體層1a的上表面以及溝槽Tr的內(nèi)壁進(jìn)行熱氧化， 形成含有氧化硅的絕緣層21a。也可以在絕緣層21a之上還形成包含氮化硅的層。

接著，在絕緣層21a之上形成含有多晶硅的導(dǎo)電層。通過對(duì)該導(dǎo)電層進(jìn)行回蝕，形成設(shè)置在各個(gè)溝槽Tr的內(nèi)部的FP電極11。接著，通過對(duì)FP電極11的上表面進(jìn)行熱氧化，形成絕緣層22a。

接著，將比絕緣層22a靠上側(cè)設(shè)置的絕緣層21a除去，使n^－型半導(dǎo)體層1a的上表面以及溝槽Tr的內(nèi)壁的一部分露出。通過對(duì)這些露出的面進(jìn)行熱氧化，如圖2(b)所示形成絕緣層23a。絕緣層23a的膜厚例如比絕緣層21a的膜厚薄。

接著，在絕緣層22a之上以及絕緣層23a之上形成導(dǎo)電層。通過對(duì)該導(dǎo)電層進(jìn)行回蝕，形成設(shè)置在各個(gè)溝槽Tr的內(nèi)部的柵極電極12。接著，形成覆蓋n^－型半導(dǎo)體層1a以及柵極電極12的絕緣層24a。通過將絕緣層23a以及24a圖案化，如圖3(a)所示，形成包含絕緣層21a～24a的絕緣部20。

接著，對(duì)n^－型半導(dǎo)體層1a的表面依次離子注入p型雜質(zhì)以及n型雜質(zhì)，形成p型基底區(qū)域2以及n⁺型源極區(qū)域3。此時(shí)，以n⁺型源極區(qū)域3相對(duì)于絕緣部20位于絕緣部20一側(cè)、第1部分2a相對(duì)于絕緣部20位于絕緣部20另一側(cè)的方式形成p型基底區(qū)域2以及n⁺型源極區(qū)域3。即，相對(duì)于絕緣部20而言僅在一側(cè)形成n⁺型源極區(qū)域3。n^－型半導(dǎo)體層1a中的除了p型基底區(qū)域2以及n⁺型源極區(qū)域3以外的區(qū)域相當(dāng)于n^－型半導(dǎo)體區(qū)域1。

接著，形成覆蓋這些半導(dǎo)體區(qū)域以及絕緣部20的金屬層。通過將該金屬層圖案化，如圖3(b)所示形成源極電極32。

接著，研磨n⁺型半導(dǎo)體層5a的背面，直到n⁺型半導(dǎo)體層5a成為規(guī)定的厚度。通過該工序形成n⁺型漏極區(qū)域5。

之后，通過在n⁺型漏極區(qū)域5之下形成漏極電極31，得到圖1表示的半導(dǎo)體裝置100。

這里，說明本實(shí)施方式的作用以及效果。

根據(jù)本實(shí)施方式，能夠在降低半導(dǎo)體裝置的導(dǎo)通電阻的同時(shí)抑制由熱導(dǎo)致的半導(dǎo)體裝置的破壞。

這是因?yàn)橐韵碌睦碛伞?/p>

半導(dǎo)體裝置具有FP電極11，從而能夠提高半導(dǎo)體裝置的耐壓。因此，能夠與因FP電極11而耐壓提高相應(yīng)地提高n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度，能夠降低半導(dǎo)體裝置的導(dǎo)通電阻。

此時(shí)，F(xiàn)P電極11彼此的間隔越窄，則越能提高n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度。

另一方面，若將FP電極11彼此的間隔變窄，則柵極電極12的間隔也變窄。即，通過柵極電極12形成的溝道彼此的間隔也變窄。若溝道彼此的間隔變窄，則經(jīng)由溝道流過n^－型半導(dǎo)體區(qū)域1的電流路徑彼此的重疊變大。若電流路徑彼此的重疊變大，則n^－型半導(dǎo)體區(qū)域1中的發(fā)熱量增加，由熱導(dǎo)致半導(dǎo)體裝置被破壞的可能性變高。

相對(duì)于此，涉及本實(shí)施方式的半導(dǎo)體裝置中設(shè)有與n⁺型源極區(qū)域3在X方向上排列并與絕緣部20相接的第1部分2a。換言之，相對(duì)于絕緣部20僅在一側(cè)設(shè)有n⁺型源極區(qū)域3。

通過采用這種構(gòu)成，能夠使對(duì)柵極電極12施加了電壓時(shí)所形成的溝道彼此的間隔變寬。因此，經(jīng)由各個(gè)溝道流過n^－型半導(dǎo)體區(qū)域1的電流路徑彼此的重疊變小，n^－型半導(dǎo)體區(qū)域1中的發(fā)熱得到抑制。其結(jié)果，能夠抑制由半導(dǎo)體裝置的熱導(dǎo)致的破壞。

由電流路徑的重疊導(dǎo)致的發(fā)熱例如在柵極電極12的間距為2.0μm以下、n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度為1.0×10¹⁶atoms/cm³以上的情況下特別可能成為問題。這是起因于，若柵極電極12的間距為2μm以下則電流路徑的重疊寬度變大、以及若n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度高則n^－型半導(dǎo)體區(qū)域1中電流路徑容易擴(kuò)展、電流路徑彼此的重疊變大。

從而，本實(shí)施方式對(duì)于具有上述那樣的柵極電極12的間距以及n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度的半導(dǎo)體裝置特別有效。

另一方面，為了在絕緣部20彼此之間容易形成第1部分2a以及n⁺型源極區(qū)域3，優(yōu)選的是柵極電極12的間距為0.8μm以上。此外，柵極電極12的間距為0.8μm以上的情況下，從半導(dǎo)體裝置的耐壓的觀點(diǎn)來看，優(yōu)選的是n^－型半導(dǎo)體區(qū)域1中的雜質(zhì)濃度為8.0×10¹⁶atoms/cm³以下。

另外，這里所謂間距意思是，柵極電極12被排列的間隔。在圖1表示的例中，間距與各個(gè)柵極電極12的X方向上的端部彼此之間的距離P相等。

當(dāng)僅在絕緣部20的一側(cè)設(shè)置n⁺型源極區(qū)域3時(shí)，也能夠在X方向上交替地排列2個(gè)第1部分2a以及2個(gè)n⁺型源極區(qū)域3。即，也能夠在一部分的p型基底區(qū)域2設(shè)置2個(gè)n⁺型源極區(qū)域3，在其他的一部分的p型基底區(qū)域2設(shè)置2個(gè)第1部分2a。

但是，如圖1所示的在X方向上交替地排列第1部分2a以及n⁺型源極區(qū)域3的情況與在X方向上交替地排列2個(gè)第1部分2a以及2個(gè)n⁺型源極區(qū)域3的情況相比，能夠進(jìn)一步減小電流路徑彼此的重疊，能夠更進(jìn)一步抑制n^－型半導(dǎo)體區(qū)域1中的發(fā)熱。

(變形例)

使用圖4說明涉及第1實(shí)施方式的變形例的半導(dǎo)體裝置的一例。

圖4是表示涉及第1實(shí)施方式的變形例的半導(dǎo)體裝置110的一部分的剖面圖。

涉及變形例的半導(dǎo)體裝置110在與半導(dǎo)體裝置100的比較中，不同的是FP電極11以及柵極電極12的構(gòu)成。

具體來說，如圖4所示，半導(dǎo)體裝置110具有在X方向上相互隔開間隔排列著的FP電極11、柵極電極12a以及12b。柵極電極12a以及12b設(shè)置在FP電極11與各個(gè)p型基底區(qū)域2之間。

本變形例中也與圖1所示的形態(tài)同樣地，由于相對(duì)于絕緣部20僅在一側(cè)設(shè)有n⁺型源極區(qū)域3，因此能夠在降低導(dǎo)通電阻的同時(shí)抑制由熱導(dǎo)致的半導(dǎo)體裝置的破壞。

但是，F(xiàn)P電極11和柵極電極12在Z方向上排列的情況與FP電極11和柵極電極12在X方向上排列的情況相比，能夠減小FP電極11與柵極電極12的相互對(duì)置的面積。通過減小FP電極11與柵極電極12的對(duì)置面積，能夠降低FP電極11(源極電極32)與柵極電極12之間的電容。

即，根據(jù)圖1所示的半導(dǎo)體裝置100，與涉及本變形例的半導(dǎo)體裝置110相比，能夠縮短從開始對(duì)柵極電極12施加電壓起到對(duì)柵極電極12施加了閾值以上的電壓為止的半導(dǎo)體裝置的接通時(shí)間。

此外，F(xiàn)P電極11與柵極電極12在Z方向上排列的情況與FP電極11和柵極電極12在X方向上排列的情況相比，絕緣部20的X方向上的長(zhǎng)度變長(zhǎng)。因此，根據(jù)圖1所示的半導(dǎo)體裝置100，與涉及本變形例的半導(dǎo)體裝置110相比，能夠提高溝道密度并降低導(dǎo)通電阻。

另一方面，通過提高溝道密度，如上所述那樣產(chǎn)生由電流路徑的重疊導(dǎo)致的發(fā)熱量的增加。從而，通過設(shè)置第1部分2a帶來的對(duì)半導(dǎo)體裝置的發(fā)熱量的抑制，對(duì)于在Z方向上排列著FP電極11和柵極電極12的半導(dǎo)體裝置100而言更有效。

如圖4所示那樣FP電極11和柵極電極12在X方向上排列著的情況下，由電流路徑的重疊導(dǎo)致的發(fā)熱例如在柵極電極12的間距為4.5μm以下、n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度為0.5×10¹⁶atoms/cm³以上的情況下特別可能成為問題。

從而，本變形例對(duì)于具有上述那樣的柵極電極12的間距以及n^－型半導(dǎo)體區(qū)域1的雜質(zhì)濃度的半導(dǎo)體裝置而言特別有效。

另一方面，為了在絕緣部20彼此之間使第1部分2a以及n⁺型源極區(qū)域3的形成變得容易，優(yōu)選的是柵極電極12的間距為2.5μm以上。此外，在柵極電極12的間距為2.5μm以上的情況下，從半導(dǎo)體裝置的耐壓的觀點(diǎn)來看，優(yōu)選的是，n^－型半導(dǎo)體區(qū)域1中的雜質(zhì)濃度為2.5×10¹⁶atoms/cm³以下。

(第2實(shí)施方式)

使用圖5說明涉及第2實(shí)施方式的半導(dǎo)體裝置的一例。

圖5是表示涉及第2實(shí)施方式的半導(dǎo)體裝置200的一部分的剖面圖。

涉及第2實(shí)施方式的半導(dǎo)體裝置200在與半導(dǎo)體裝置100的比較中，不同點(diǎn)在于，源極電極32具有第1電極部分32a，還具有p⁺型接觸區(qū)域4(第4半導(dǎo)體區(qū)域)。

如圖5所示，源極電極32具有設(shè)置在第1部分2a與n⁺型源極區(qū)域3之間的第1電極部分32a。第1電極部分32a位于在X方向上相鄰的絕緣部20之間。

或者，也可以在第1電極部分32a與絕緣部20之間不設(shè)置第1部分2a而使第1電極部分32a與絕緣部20相接。

p⁺型接觸區(qū)域4設(shè)置在第1電極部分32a與p型基底區(qū)域2之間。也可以如圖5所示第1電極部分32a的下端沿著X－Y面被p⁺型接觸區(qū)域4的一部分包圍。

半導(dǎo)體裝置200例如能夠通過以下的方法來制作。

首先，執(zhí)行與圖2(a)～圖3(a)所示的工序相同的工序。接著，形成p型基底區(qū)域2以及n⁺型源極區(qū)域3。接著，除去p型基底區(qū)域2中的、沒有設(shè)置n⁺型源極區(qū)域3的區(qū)域的一部分而形成溝槽。

通過經(jīng)由所形成的溝槽向p型基底區(qū)域2的一部分離子注入p型雜質(zhì)，從而形成p⁺型接觸區(qū)域4。接著，以埋入溝槽的方式形成金屬層并形成源極電極32。之后，與半導(dǎo)體裝置100的制造方法同樣地研磨n⁺型半導(dǎo)體層5a的背面，形成漏極電極31，從而得到半導(dǎo)體裝置200。

這里，說明本實(shí)施方式的作用以及效果。

將半導(dǎo)體裝置200斷開時(shí)，通過半導(dǎo)體裝置200的電感對(duì)漏極電極31施加浪涌電壓。若通過該浪涌電壓而p型基底區(qū)域2的電位上升，則有包含在半導(dǎo)體裝置200中的寄生雙極型晶體管閂鎖的情況。半導(dǎo)體裝置在高溫環(huán)境下使用的情況下，寄生雙極型晶體管發(fā)生閂鎖時(shí)流過的電流也變大，由于半導(dǎo)體裝置通過該電流而進(jìn)一步發(fā)熱，因此半導(dǎo)體裝置因熱而被破壞的可能性變高。

與此相對(duì)地，半導(dǎo)體裝置通過具有第1電極部分32a以及p⁺型接觸區(qū)域4，能夠降低p型基底區(qū)域2與源極電極32之間的電阻。通過降低p型基底區(qū)域2與源極電極32之間的電阻，能夠抑制浪涌電壓被施加到漏極電極31時(shí)的p型基底區(qū)域2的電位的上升。因此，寄生雙極型晶體管的閂鎖得到抑制，由熱導(dǎo)致的半導(dǎo)體裝置的破壞也得到抑制。

進(jìn)而，在涉及本實(shí)施方式的半導(dǎo)體裝置中，在n⁺型源極區(qū)域3與第1部分2a之間設(shè)置有第1電極部分32a。根據(jù)這樣的構(gòu)成，與在絕緣部20的兩側(cè)設(shè)置n⁺型源極區(qū)域3、在n⁺型源極區(qū)域3彼此之間埋入有源極電極32的一部分的情況相比，能夠增長(zhǎng)第1電極部分32a在X方向上的長(zhǎng)度以及p⁺型接觸區(qū)域4在X方向上的長(zhǎng)度。

因此，與在絕緣部20的兩側(cè)設(shè)置有n⁺型源極區(qū)域的情況相比，能夠進(jìn)一步降低p型基底區(qū)域2與源極電極32之間的電阻。

此外，本實(shí)施方式中在第1電極部分32a與絕緣部20之間設(shè)置有第1部分2a。通過采用這種構(gòu)成，能夠降低在將用于形成第1電極部分32a的溝槽形成在基底區(qū)域2的表面時(shí)由于掩模的位置錯(cuò)開等而蝕刻絕緣部20的可能性，能夠改善半導(dǎo)體裝置的良品率。

另外，對(duì)于涉及本實(shí)施方式的半導(dǎo)體裝置200，也能夠如圖4所示的第1實(shí)施方式的變形例那樣采用在X方向上排列著FP電極11以及柵極電極12的構(gòu)造。

關(guān)于以上說明的各實(shí)施方式中的各半導(dǎo)體區(qū)域之間的雜質(zhì)濃度的相對(duì)高低，例如能夠使用SCM(掃描型靜電電容顯微鏡)來確認(rèn)。另外，各半導(dǎo)體區(qū)域中的載流子濃度可以視為與各半導(dǎo)體區(qū)域中正活性化著的雜質(zhì)濃度相等。從而，也能夠使用SCM來確認(rèn)各半導(dǎo)體區(qū)域之間的載流子濃度的相對(duì)高低。

此外，關(guān)于各半導(dǎo)體區(qū)域中的雜質(zhì)濃度，能夠通過例如SIMS(二次離子質(zhì)量分析法)來測(cè)定。

以上，例示了本發(fā)明的一些實(shí)施方式，但這些實(shí)施方式是作為例而提示的，不意圖限定發(fā)明的范圍。這些新的實(shí)施方式能夠以其他的各種形態(tài)實(shí)施，在不脫離發(fā)明的主旨的范圍內(nèi)，能夠進(jìn)行各種的省略、置換、變更等。關(guān)于實(shí)施方式所包含的例如n⁺型漏極區(qū)域5、n^－型半導(dǎo)體區(qū)域1、p型基底區(qū)域2、n⁺型源極區(qū)域3、p⁺型接觸區(qū)域4、FP電極11、柵極電極12、絕緣部20、漏極電極31以及源極電極32等的各要素的具體的構(gòu)成，本領(lǐng)域技術(shù)人員可以根據(jù)公知的技術(shù)來適當(dāng)選擇。這些實(shí)施方式及其變形例包含在發(fā)明的范圍及主旨中，并且包含在權(quán)利要求書所記載的發(fā)明和其等價(jià)的范圍中。此外，上述的各實(shí)施方式能夠相互組合而實(shí)施。