本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，特別涉及一種靜電放電保護(hù)器件和集成電路。

背景技術(shù)：

靜電放電現(xiàn)象(electrostaticdischarge)對(duì)集成電路的可靠性構(gòu)成嚴(yán)重的威脅。而且隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體器件的尺寸不斷縮小，器件密度不斷提高，一方面，介質(zhì)層厚度越來越薄，器件能夠承受的靜電壓力越來越低；另一方面，容易產(chǎn)生、積累靜電的材料(如塑料、橡膠等)大量使用，使得集成電路受到靜電放電損傷的幾率大大增加。

靜電放電現(xiàn)象的模式大致可以分為四種：人體放電模式(human-bodymodel,hbm)、機(jī)器放電模式(machinemodel,mm)、組件充電放電模式(chargeddevicemodel,cdm)以及電場(chǎng)感應(yīng)模式(fieldinducedmodel,fim)。當(dāng)發(fā)生靜電放電時(shí)，靜電荷產(chǎn)生的電流通常高達(dá)數(shù)安培，在靜電荷輸入時(shí)所產(chǎn)生的電壓高達(dá)數(shù)伏甚至數(shù)十伏。如果較大的靜電電流進(jìn)入芯片內(nèi)部，會(huì)造成芯片的損傷，同時(shí)靜電荷輸入時(shí)所產(chǎn)生的高壓會(huì)造成內(nèi)部器件的柵氧擊穿，從而引起電路失效。因此在現(xiàn)有芯片設(shè)計(jì)中，通常采用靜電放電保護(hù)器件對(duì)靜電電荷進(jìn)行釋放以減少芯片損傷。

在集成電路正常工作狀態(tài)下，靜電放電保護(hù)器件是屬于關(guān)閉狀態(tài)，并不影響芯片內(nèi)其他器件的功能。而在發(fā)生靜電放電現(xiàn)象時(shí)，靜電荷輸入產(chǎn)生瞬間高壓，此時(shí)靜電放電保護(hù)器件開啟導(dǎo)通，迅速釋放靜電電荷。

現(xiàn)有的靜電放電保護(hù)器件的設(shè)計(jì)和應(yīng)用包括：柵接地的n型場(chǎng)效應(yīng)晶體管(gategroundednmos，簡(jiǎn)稱ggnmos)保護(hù)器件、可控硅(siliconcontrolledrectifier，簡(jiǎn)稱scr)保護(hù)器件、橫向擴(kuò)散場(chǎng)效應(yīng)晶體管(laterallydiffusedmos，簡(jiǎn)稱ldmos)保護(hù)器件、雙極結(jié)型晶體管(bipolarjunctiontransistor，簡(jiǎn)稱bjt)保護(hù)器件等。其中可控硅保護(hù)器件具有高穩(wěn)定性、制造工藝簡(jiǎn)單等優(yōu)點(diǎn)，被廣泛應(yīng)用于集成電路以及電源域的防護(hù)中。但是現(xiàn)有技術(shù)中的可控 硅保護(hù)器件具有觸發(fā)電壓高的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種靜電放電保護(hù)器件和集成電路，以降低所述靜電放電保護(hù)器件的觸發(fā)電壓，提高所述集成電路的穩(wěn)定性。

為解決上述問題，本發(fā)明提供一種靜電放電保護(hù)器件，包括：

襯底；

位于襯底內(nèi)的可控硅結(jié)構(gòu)，所述可控硅結(jié)構(gòu)包括：用于實(shí)現(xiàn)靜電輸入的陽極，以及用于實(shí)現(xiàn)靜電輸出的陰極以及控制極；

第一觸發(fā)mos管，所述第一觸發(fā)mos管包括第一端、第二端以及控制端，所述控制端控制所述第一觸發(fā)mos管的第一端和所述第一觸發(fā)mos管的第二端的導(dǎo)通和截?cái)啵?/p>

所述第一觸發(fā)mos管的第一端、控制端與所述可控硅結(jié)構(gòu)的陽極相連；所述第一觸發(fā)mos管的第二端與所述可控硅結(jié)構(gòu)的陰極和控制極相連，用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。

可選的，所述襯底為p型襯底，所述可控硅結(jié)構(gòu)包括位于p型襯底內(nèi)的n型阱區(qū)，所述第一觸發(fā)mos管位于所述n型阱區(qū)內(nèi)。

可選的，所述第一觸發(fā)mos管為p型mos管。

可選的，所述可控硅結(jié)構(gòu)還包括：位于n型阱區(qū)內(nèi)的第一n型摻雜區(qū)；位于第一n型摻雜區(qū)和p型襯底之間n型阱區(qū)內(nèi)的第一p型摻雜區(qū)；位于p型襯底內(nèi)的第二p型摻雜區(qū)；位于第二p型摻雜區(qū)和n型阱區(qū)之間p型襯底內(nèi)的第二n型摻雜區(qū)；所述第一n型摻雜區(qū)和所述第一p型摻雜區(qū)與所述可控硅結(jié)構(gòu)的陽極相連；所述第二n型摻雜區(qū)與所述可控硅結(jié)構(gòu)的陰極相連，所述第二p型摻雜區(qū)與所述可控硅結(jié)構(gòu)的控制極相連。

可選的，所述第一n型摻雜區(qū)和所述第二n型摻雜區(qū)為n型重?fù)诫s區(qū)；所述第一p型摻雜區(qū)和所述第二p型摻雜區(qū)為p型重?fù)诫s區(qū)。

可選的，所述可控硅結(jié)構(gòu)還包括：位于第一p型摻雜區(qū)和第二n型摻雜區(qū)之間且橫跨p型襯底和n型阱區(qū)的第三n型摻雜區(qū)；位于第三n型摻雜區(qū)和第二 n型摻雜區(qū)之間p型襯底表面的第二柵極結(jié)構(gòu)；所述第二柵極結(jié)構(gòu)與所述可控硅結(jié)構(gòu)的陰極和控制極相連。

可選的，所述可控硅結(jié)構(gòu)還包括：第二觸發(fā)mos管，所述第二觸發(fā)mos管包括第一端、第二端以及控制端，所述控制端控制所述第二觸發(fā)mos管的第一端和所述第二觸發(fā)mos管第二端之間的導(dǎo)通和截?cái)?；所述第二觸發(fā)mos管的第一端與所述第三n型摻雜區(qū)相連；所述第二觸發(fā)mos管的第二端與所述第二n型摻雜區(qū)相連；所述第二觸發(fā)mos管的控制端與所述第二柵極結(jié)構(gòu)相連。

可選的，第一觸發(fā)mos管包括：位于n型阱區(qū)內(nèi)的第三p型摻雜區(qū)；位于第三p型摻雜區(qū)和第一n型摻雜區(qū)之間n型阱區(qū)內(nèi)的第四p型摻雜區(qū)；位于第三p型摻雜區(qū)和第四p型摻雜區(qū)之間p型襯底表面第一柵極結(jié)構(gòu)；所述第四p型摻雜區(qū)與所述第一觸發(fā)mos管的第一端相連，所述第一柵極結(jié)構(gòu)與所述第一觸發(fā)mos管的控制端；所述第三p型摻雜區(qū)與所述第一觸發(fā)mos管的第二端相連。

可選的，所述第三p型摻雜區(qū)和所述第四p型摻雜區(qū)為p型重?fù)诫s區(qū)。

可選的，所述可控硅結(jié)構(gòu)為低觸發(fā)電壓可控硅結(jié)構(gòu)。

可選的，所述可控硅結(jié)構(gòu)還包括：第二觸發(fā)mos管，所述第二觸發(fā)mos管包括第一端、第二端以及控制端，所述控制端控制所述第二觸發(fā)mos管的第一端和所述第二觸發(fā)mos管第二端之間的導(dǎo)通和截?cái)?；所述第二觸發(fā)mos管的第一端與所述n型阱區(qū)相連；所述第二觸發(fā)mos管的第二端與控制端連接所述可控硅結(jié)構(gòu)的陰極和控制極相連。

可選的，所述靜電放電保護(hù)器件還包括：用于實(shí)現(xiàn)靜電輸入輸出的第一連接端和第二連接端；所述第一連接端與所述靜電放電端相連，所述第二連接端接地；所述第一連接端與所述可控硅結(jié)構(gòu)的陽極相連；所述第二連接端與所述可控硅結(jié)構(gòu)的陰極和控制極相連。

相應(yīng)的，本發(fā)明還提供一種集成電路，包括：

芯片；本發(fā)明的靜電放電保護(hù)器件，與所述芯片相連，用于實(shí)現(xiàn)芯片的靜電放電。

可選的，所述芯片具有靜電輸入引腳和接地的地端引腳；

所述可控硅結(jié)構(gòu)的陽極與所述靜電輸入引腳相連，所述可控硅結(jié)構(gòu)的陽極和控制極與所述地端引腳相連。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明通過設(shè)置第一觸發(fā)mos管，所述第一觸發(fā)mos管的第一端、控制端與所述可控硅結(jié)構(gòu)的陽極相連；所述第一觸發(fā)mos管的第二端與所述可控硅結(jié)構(gòu)的陰極和控制極相連，用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。所述第一觸發(fā)mos管在所述可控硅結(jié)構(gòu)之前實(shí)現(xiàn)導(dǎo)通，一部分靜電通過所述第一觸發(fā)mos管釋放，而且隨著靜電的釋放所述靜電釋放電流流經(jīng)所述可控硅結(jié)構(gòu)，能夠?qū)λ隹煽毓杞Y(jié)構(gòu)進(jìn)行充電，從而使所述可控硅結(jié)構(gòu)觸發(fā)，從而降低了所述靜電保護(hù)器件的觸發(fā)電壓。

本發(fā)明可選實(shí)施例中，所述第一觸發(fā)mos管由第三p型摻雜區(qū)和第四p型摻雜區(qū)構(gòu)成，而且所述第三p型摻雜區(qū)和所述第四p型摻雜區(qū)為p型重?fù)诫s區(qū)，因此所述第一觸發(fā)mos管的擊穿電壓較低，能夠在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。

本發(fā)明可選實(shí)施例中，可控硅結(jié)構(gòu)可以為低觸發(fā)電壓可控硅結(jié)構(gòu)，因此所述可控硅結(jié)構(gòu)還包括第二柵極結(jié)構(gòu)，可以通過選擇不同的第二柵極結(jié)構(gòu)的長(zhǎng)度，實(shí)現(xiàn)對(duì)所述可控硅結(jié)構(gòu)觸發(fā)電壓的控制。

附圖說明

圖1是現(xiàn)有技術(shù)中一種靜電放電保護(hù)器件的剖面結(jié)構(gòu)示意圖；

圖2是本發(fā)明靜電放電保護(hù)器件一實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)中的靜電放電保護(hù)器件存在觸發(fā)電壓過高的問題?，F(xiàn)結(jié)合現(xiàn)有技術(shù)中靜電放電保護(hù)器件結(jié)構(gòu)分析其觸發(fā)電壓過高問題的原因：

參考圖1，示出了現(xiàn)有技術(shù)中一種靜電放電保護(hù)器件的剖面結(jié)構(gòu)示意圖。

所述靜電放電保護(hù)器件由可控硅結(jié)構(gòu)構(gòu)成。

具體的，所述靜電放電保護(hù)器件包括：位于p型襯底10內(nèi)的n型阱區(qū)20；位于n型阱區(qū)20內(nèi)的第一n型摻雜區(qū)41和第一p型摻雜區(qū)51；位于p型襯底10內(nèi)的第二n型摻雜區(qū)42和第二p型摻雜區(qū)52；第一n型摻雜區(qū)41、所述第一p型摻雜區(qū)51、所述第二n型摻雜區(qū)42和所述第二p型摻雜區(qū)52之間以隔離結(jié)構(gòu)30實(shí)現(xiàn)電隔離。

所述第一n型摻雜區(qū)41、所述第一p型摻雜區(qū)51、所述第二n型摻雜區(qū)42和所述第二p型摻雜區(qū)52構(gòu)成可控硅結(jié)構(gòu)。具體的，所述第一p型摻雜區(qū)51、n型阱區(qū)20和p型襯底10構(gòu)成pnp管pnp；所述第二n型摻雜區(qū)42、p型襯底10和n型阱區(qū)20構(gòu)成npn管npn。

所述第一n型摻雜區(qū)41和第一p型摻雜區(qū)51與靜電放電輸入端esd相連；所述第二n型摻雜區(qū)42和第二p型摻雜區(qū)52與地端gnd相連。

在電路正常工作下，由于p型襯底10和n型阱區(qū)20之間的pn結(jié)反向偏置，所述可控硅結(jié)構(gòu)并不開啟，因此所述靜電放電保護(hù)器件并不影響其他部分電路的正常工作。

但是在靜電放電條件下，所述可控硅結(jié)構(gòu)的狀態(tài)會(huì)發(fā)生很大的改變。

具體地說，靜電放電輸入端esd電位相對(duì)于地端gnd電位為負(fù)時(shí)，p型襯底10與n型阱區(qū)20之間的pn結(jié)正相偏置，因此pn結(jié)實(shí)現(xiàn)導(dǎo)通，形成的靜電電流從p型襯底10向n型阱區(qū)20流動(dòng)。由于正向?qū)ǖ膒n結(jié)具有良好的電流釋放能力，且導(dǎo)通電壓一般較小，因此可以起到良好的靜電放電保護(hù)作用。

靜電放電輸入端esd電位相對(duì)于地端gnd電位為正時(shí)，由于靜電放電電壓很高，超過p型襯底10和n型阱區(qū)20之間所構(gòu)成pn結(jié)的擊穿電壓。因此p型襯底10和n型阱區(qū)20之間的pn結(jié)發(fā)生雪崩擊穿，形成的雪崩擊穿電流從n型阱區(qū)20向p型襯底10流動(dòng)。雪崩擊穿電流流經(jīng)p型襯底10和n型阱區(qū)20時(shí)，分別在p型襯底10的寄生電阻rpsub以及n型阱區(qū)20的寄生電阻rnw產(chǎn)生壓降，兩個(gè)電阻兩端壓降的產(chǎn)生使得可控硅結(jié)構(gòu)中pnp管pnp和npn管npn的基極和發(fā)射極均處于正向偏置，進(jìn)而使可控硅結(jié)構(gòu)發(fā)生正反饋現(xiàn)象，電流值急劇增大，從而實(shí)現(xiàn)靜電電荷的有效釋放。

靜電放電輸入端esd電位相對(duì)于地端gnd電位為正時(shí)，使p型襯底10與n型阱區(qū)20之間的pn結(jié)正相偏置的電壓一般較低，也就是說所述靜電放電保護(hù)器件的觸發(fā)電壓相對(duì)較低。

但是當(dāng)靜電放電輸入端esd電位相對(duì)于地端gnd電位為負(fù)時(shí)，所述靜電放電保護(hù)器件的觸發(fā)電壓為所述可控硅結(jié)構(gòu)的觸發(fā)電壓，即n型阱區(qū)20與p型襯底10之間所構(gòu)成pn結(jié)的雪崩擊穿電壓。一般情況下，由于所述n型阱區(qū)20與p型襯底10的摻雜濃度均較低，因此n型阱區(qū)20與p型襯底10之間所構(gòu)成pn結(jié)的雪崩擊穿電壓也較高，甚至有可能會(huì)高達(dá)幾十伏，也就是說，所述靜電放電保護(hù)器件的觸發(fā)電壓會(huì)較高，無法起到保護(hù)電路的功能。

為解決所述技術(shù)問題，本發(fā)明提供一種靜電放電保護(hù)器件，包括：

襯底；位于襯底內(nèi)的可控硅結(jié)構(gòu)，所述可控硅結(jié)構(gòu)包括：用于實(shí)現(xiàn)靜電輸入的陽極，以及用于實(shí)現(xiàn)靜電輸出的陰極以及控制極；第一觸發(fā)mos管，所述第一觸發(fā)mos管包括第一端、第二端以及控制端，所述控制端控制所述第一觸發(fā)mos管的第一端和所述第一觸發(fā)mos管的第二端的導(dǎo)通和截?cái)?；所述第一觸發(fā)mos管的第一端、控制端與所述可控硅結(jié)構(gòu)的陽極相連；所述第一觸發(fā)mos管的第二端與所述可控硅結(jié)構(gòu)的陰極和控制極相連，用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。

本發(fā)明通過設(shè)置第一觸發(fā)mos管，所述第一觸發(fā)mos管的第一端、控制端與所述可控硅結(jié)構(gòu)的陽極相連；所述第一觸發(fā)mos管的第二端與所述可控硅結(jié)構(gòu)的陰極和控制極相連，用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。所述第一觸發(fā)mos管在所述可控硅結(jié)構(gòu)之前實(shí)現(xiàn)導(dǎo)通，一部分靜電通過所述第一觸發(fā)mos管釋放，而且隨著靜電的釋放所述靜電釋放電流流經(jīng)所述可控硅結(jié)構(gòu)，能夠?qū)λ隹煽毓杞Y(jié)構(gòu)進(jìn)行充電，從而使所述可控硅結(jié)構(gòu)觸發(fā)，從而降低了所述靜電保護(hù)器件的觸發(fā)電壓。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

參考圖2，示出了本發(fā)明所提供靜電放電保護(hù)器件一實(shí)施例的結(jié)構(gòu)示意圖。

所述靜電放電保護(hù)器件包括：襯底，以及位于襯底中的可控硅結(jié)構(gòu)150 和第一觸發(fā)mos管120。

所述襯底為p型襯底100；

所述可控硅結(jié)構(gòu)150位于p型襯底100中，用于在靜電放電條件下實(shí)現(xiàn)靜電釋放，所述可控硅結(jié)構(gòu)150包括用于實(shí)現(xiàn)靜電輸入的陽極a，以及用于實(shí)現(xiàn)靜電輸出的陰極k以及控制極g。

具體的，所述可控硅結(jié)構(gòu)150包括位于p型襯底100內(nèi)的n型阱區(qū)110。

所述可控硅結(jié)構(gòu)150還包括：位于n型阱區(qū)110內(nèi)的第一n型摻雜區(qū)151n；位于第一n型摻雜區(qū)151n和p型襯底100之間n型阱區(qū)110內(nèi)的第一p型摻雜區(qū)151p；位于p型襯底內(nèi)的第二p型摻雜區(qū)152p；位于第二p型摻雜區(qū)152p和n型阱區(qū)110之間p型襯底100內(nèi)的第二n型摻雜區(qū)152n。

所述第一n型摻雜區(qū)151n和所述第一p型摻雜區(qū)151p與所述可控硅結(jié)構(gòu)的陽極a相連；所述第二n型摻雜區(qū)152n與所述可控硅結(jié)構(gòu)的陰極k相連，所述第二p型摻雜區(qū)152p與所述可控硅結(jié)構(gòu)的控制極g相連。

具體的，所述第一n型摻雜區(qū)151n和所述第二n型摻雜區(qū)152n為n型重?fù)诫s區(qū)；所述第一p型摻雜區(qū)151p和所述第二p型摻雜區(qū)152p為p型重?fù)诫s區(qū)。

本實(shí)施例中，為了進(jìn)一步降低所述靜電放電保護(hù)器件的觸發(fā)電壓，本實(shí)施例中，所述可控硅結(jié)構(gòu)150可以為低觸發(fā)電壓可控硅結(jié)構(gòu)(lowvoltagetriggeredscr,lvtscr)。與普通可控硅結(jié)構(gòu)相比，所述低觸發(fā)電壓可控硅結(jié)構(gòu)加入了一觸發(fā)mos管，在n型阱區(qū)與p型襯底所構(gòu)成的pn結(jié)反向偏置時(shí)，所述低觸發(fā)電壓可控硅結(jié)構(gòu)依靠所述觸發(fā)mos管的穿通以實(shí)現(xiàn)可控硅結(jié)構(gòu)的觸發(fā)。

具體的，所述可控硅結(jié)構(gòu)150還包括第二觸發(fā)mos管，所述第二觸發(fā)mos管包括第一端、第二端以及控制端，所述控制端控制所述第二觸發(fā)mos管的第一端和所述第二觸發(fā)mos管第二端之間的導(dǎo)通和截?cái)?；所述第二觸發(fā)mos管的第一端與所述n型阱區(qū)相連，所述第二觸發(fā)mos管的第二端和控制端與所可控硅結(jié)構(gòu)的陰極和控制極相連。

具體的，所述可控硅結(jié)構(gòu)150還包括位于第一p型摻雜區(qū)151p和第二n型摻雜區(qū)152n之間且橫跨p型襯底100和n型阱區(qū)110的第三n型摻雜區(qū)153n；位于第三n型摻雜區(qū)153n和第二n型摻雜區(qū)152n之間p型襯底100表面的第二柵極結(jié)構(gòu)153g；所述第二柵極結(jié)構(gòu)153g與所述可控硅結(jié)構(gòu)150的陰極k和控制極g相連。

也就是說，本實(shí)施例中，所述第三n型摻雜區(qū)153n與所述第二觸發(fā)mos管的第一端相連；所述第二n型摻雜區(qū)152n與所述第二觸發(fā)mos管的第二端相連；所述第二柵極結(jié)構(gòu)153g與所述第二觸發(fā)mos管的控制端相連。

所述靜電放電保護(hù)器件還包括：第一觸發(fā)mos管120，所述第一觸發(fā)mos管120包括第一端s、第二端d以及控制端g，所述控制端g控制所述第一觸發(fā)mos管120的第一端s和所述第一觸發(fā)mos管120的第二端d的導(dǎo)通和截?cái)唷?/p>

所述第一觸發(fā)mos管120用于在靜電電壓較小的情況下實(shí)現(xiàn)導(dǎo)通以釋放靜電。所述第一觸發(fā)mos管的第一端s、控制端g與所述可控硅結(jié)構(gòu)150的陽極a相連；所述第一觸發(fā)mos管的第二端d與所述可控硅結(jié)構(gòu)150的陰極k和控制極g相連。所述第一觸發(fā)mos管用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)150實(shí)現(xiàn)第一端s和第二端d之間的導(dǎo)通。具體的，所述第一觸發(fā)mos管120為p型mos管。

所述第一觸發(fā)mos管120還用于觸發(fā)所述可控硅結(jié)構(gòu)150開啟釋放靜電。本實(shí)施例中，所述可控硅結(jié)構(gòu)150包括位于p型襯底100內(nèi)的n型阱區(qū)110，所述第一觸發(fā)mos管120位于所述n型阱區(qū)110內(nèi)，也就是說，所述第一觸發(fā)mos管120為位于n型阱區(qū)100內(nèi)的p型mos管。

具體的，所述第一觸發(fā)mos管120包括：位于n型阱區(qū)110內(nèi)的第三p型摻雜區(qū)121p；位于第三p型摻雜區(qū)121p和第一n型摻雜區(qū)151n之間n型阱區(qū)110內(nèi)的第四p型摻雜區(qū)122p；位于第三p型摻雜區(qū)121p和第四p型摻雜區(qū)122p之間p型襯底100表面第一柵極結(jié)構(gòu)123g；所述第四p型摻雜區(qū)122p與所述第一觸發(fā)mos管120的第一端s相連，所述第一柵極結(jié)構(gòu)123g與所述第一觸發(fā)mos管120的控制端g；所述第三p型摻雜區(qū)121p與所述第一觸發(fā)mos管120的第二端d相 連。

需要說明的是，所述第三p型摻雜區(qū)121p和所述第四p型摻雜區(qū)122p均為p型重?fù)诫s區(qū)，因此第三p型摻雜區(qū)121p與n型阱區(qū)110之間的pn結(jié)反向偏置的擊穿電壓較低，從而使所述第一觸發(fā)mos管在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)150實(shí)現(xiàn)第一端s和第二端d之間的導(dǎo)通。

所述靜電放電保護(hù)器件還包括：用于實(shí)現(xiàn)靜電輸入和輸出的第一連接端esd和第二連接端gnd。

具體的，所述第一連接端esd，用于實(shí)現(xiàn)靜電正電流的流入；所述第二連接端gnd接地，用于實(shí)現(xiàn)靜電正電流的流出。

所述第一連接端esd與所述可控硅結(jié)構(gòu)150的陽極a相連；所述第二連接端gnd與所述可控硅結(jié)構(gòu)150的陰極k和控制極g相連。也就是說，所述可控硅結(jié)構(gòu)150的陽極a、所述第一觸發(fā)mos管120的第一端s以及所述第一觸發(fā)mos管120的控制端g均相連且與所述第一連接端esd相連；所述可控硅結(jié)構(gòu)150的陰極k和控制極g以及第二觸發(fā)mos管的控制端和第二端均相連且與所述第二連接的gnd相連。

繼續(xù)參考圖2，在所述可控硅結(jié)構(gòu)150中所述第一p型摻雜區(qū)151p、n型阱區(qū)110和p型襯底100構(gòu)成pnp三極管pnp；所述第二n型摻雜區(qū)152n、p型襯底100和n型阱區(qū)110構(gòu)成npn管npn。

此外，本實(shí)施例中，所述第二觸發(fā)mos管中，所述第三n摻雜區(qū)153n、p型襯底100、第二n型摻雜區(qū)152n以及第二柵極結(jié)構(gòu)153g構(gòu)成n型mos管nmos。而且所述n型mos管的柵極與第二端均接地，所以構(gòu)成柵接地n型mos管的結(jié)構(gòu)。也就是說，所述第二觸發(fā)mos管相當(dāng)于第三n型摻雜區(qū)153n和p型襯底100之間構(gòu)成的pn結(jié)。

所述第一觸發(fā)mos管120中，所述第三p型摻雜區(qū)121p、n型阱區(qū)110、第四p型摻雜區(qū)122p以及第一柵極結(jié)構(gòu)123g構(gòu)成p型mos管pmos，且所述p型mos管的柵極與第一端均與所述第一連接端esd連接，連接靜電放電端。也就是說，所述第一觸發(fā)mos管120相當(dāng)于n型阱區(qū)110和第三p型mos管121p之間構(gòu)成的pn結(jié)。

所以在電路正常工作下，第一觸發(fā)mos管120中，第三p型摻雜區(qū)121p與n型阱區(qū)110之間的pn結(jié)反向偏置，所述第一觸發(fā)mos管120并不開啟；所述可控硅結(jié)構(gòu)150中p型襯底100與n型阱區(qū)110之間的pn結(jié)反向偏置，所述可控硅結(jié)構(gòu)150也不開啟，因此所述靜電放電保護(hù)器件并不影響其他部分電路的正常工作。

在靜電放電條件下，當(dāng)?shù)诙B接端gnd的電位高于第一連接端esd的電位時(shí)，第一觸發(fā)mos管120中，第三p型摻雜區(qū)121p與n型阱區(qū)110之間的pn結(jié)正向偏置，因此第三p型摻雜區(qū)121p與n型阱區(qū)110之間的pn結(jié)開啟導(dǎo)通；所述可控硅結(jié)構(gòu)中，p型襯底100與n型阱區(qū)110之間的pn結(jié)正向偏置，因此所述可控硅結(jié)構(gòu)中p型襯底100與n型阱區(qū)110之間的pn結(jié)也開啟導(dǎo)通。由于pn結(jié)正向?qū)〞r(shí)電阻較小，電流較大，因此當(dāng)?shù)诙B接端gnd的電位高于第一連接端esd的電位時(shí)所述靜電放電保護(hù)器件能夠?qū)崿F(xiàn)迅速釋放靜電電流，從而實(shí)現(xiàn)保護(hù)功能。

當(dāng)?shù)谝贿B接端esd的電位高于第二連接端gnd的電位時(shí)，第一觸發(fā)mos管120中，第三p型摻雜區(qū)121p與n型阱區(qū)110之間的pn結(jié)反向偏置；所述可控硅結(jié)構(gòu)中，p型襯底100與n型阱區(qū)110之間的pn結(jié)也反向偏置。

由于所述第一觸發(fā)mos管120中，所述p型mos管的柵極g與第一端s均與所述第一連接端esd連接，第二端與所述第二連接端gnd連接，所以第一觸發(fā)mos管120被率先觸發(fā)釋放部分靜電電流。

隨著第一觸發(fā)mos管120被觸發(fā)，釋放的靜電電流流經(jīng)n型阱區(qū)110時(shí)，在n型阱區(qū)110的寄生電阻rn兩端形成壓降，寄生電阻rn兩端的壓降能夠使所述第一p型摻雜區(qū)151p、n型阱區(qū)110和p型襯底100構(gòu)pnp三極管pnp被提前觸發(fā)，使所述可控硅結(jié)構(gòu)150被提前觸發(fā)，從而降低了所述靜電放電保護(hù)器件的觸發(fā)電壓。

此外，本實(shí)施例中，所述可控硅結(jié)構(gòu)150是低觸發(fā)電壓可控硅結(jié)構(gòu)，所述可控硅結(jié)構(gòu)還包括第二觸發(fā)mos管。在靜電放電條件下，當(dāng)?shù)谝贿B接端esd的電位高于第二連接端gnd的電位時(shí)，所述第二觸發(fā)mos管也會(huì)率先觸發(fā)，釋放部分靜電電流。而且隨著第二觸發(fā)mos管的觸發(fā)，靜電電流流經(jīng) p型襯底100，也會(huì)在p型襯底的寄生電阻rp兩端形成壓降，寄生電阻rp兩端的壓降也能夠使所述第二n型摻雜區(qū)152n、p型襯底100和n型阱區(qū)110構(gòu)成npn管npn被提前觸發(fā)，進(jìn)一步降低了所述可控硅結(jié)構(gòu)150的觸發(fā)電壓，降低了所述靜電放電保護(hù)器件的觸發(fā)電壓。

相應(yīng)的，本發(fā)明還提供一種集成電路，包括：

芯片；本發(fā)明所提供的靜電放電保護(hù)器件，與所述芯片相連，用于實(shí)現(xiàn)芯片的靜電放電。

所述靜電放電保護(hù)器件為本發(fā)明所提供靜電放電保護(hù)器件，具體方案參考前述靜電放電保護(hù)器件的實(shí)施例，本發(fā)明在此不再贅述。

所述芯片具有靜電輸入引腳和接地的地端引腳；所述可控硅結(jié)構(gòu)的陽極與所述靜電輸入引腳相連，所述可控硅結(jié)構(gòu)的陽極和控制極與所述地端引腳相連。

當(dāng)芯片正常工作時(shí)，所述可控硅結(jié)構(gòu)并不開啟，因此所述靜電放電保護(hù)器件并不影響所述芯片其他部分電路的正常工作。

在靜電放電情況下，當(dāng)?shù)囟艘_的電位高于靜電輸入引腳的電位時(shí)，所述第一觸發(fā)mos管中的pn結(jié)正向偏置，開啟導(dǎo)通；所述可控硅結(jié)構(gòu)中的pn結(jié)也正向偏置，開啟導(dǎo)通。也就是說所述靜電放電保護(hù)器件實(shí)現(xiàn)導(dǎo)通，能夠使靜電釋放至接地的地端引腳，實(shí)現(xiàn)靜電釋放。

當(dāng)靜電輸入引腳的電位高于地端引腳的電位時(shí)，所述第一觸發(fā)mos管和所述可控硅結(jié)構(gòu)被先后觸發(fā)，實(shí)現(xiàn)導(dǎo)通以釋放靜電。也就是說，由于所述靜電放電保護(hù)器件的觸發(fā)電壓較低，因此當(dāng)靜電輸入引腳的電位高于地端引腳的電位時(shí)，所述靜電放電保護(hù)器件在電位差較低時(shí)即可實(shí)現(xiàn)導(dǎo)通，并通過所述地端引腳向地端釋放靜電，因此靜電不會(huì)進(jìn)入所述芯片的內(nèi)部，不會(huì)對(duì)所述芯片內(nèi)部器件造成損傷，因此所述靜電放電保護(hù)器件的設(shè)置能夠避免所述集成電路內(nèi)部器件受到靜電損傷，提高所述集成電路的穩(wěn)定性。

綜上本發(fā)明通過設(shè)置第一觸發(fā)mos管，所述第一觸發(fā)mos管的第一端、控制端與所述可控硅結(jié)構(gòu)的陽極相連；所述第一觸發(fā)mos管的第二端與所述可控硅結(jié)構(gòu)的陰極和控制極相連，用于在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí) 現(xiàn)第一端和第二端之間的導(dǎo)通。所述第一觸發(fā)mos管在所述可控硅結(jié)構(gòu)之前實(shí)現(xiàn)導(dǎo)通，一部分靜電通過所述第一觸發(fā)mos管釋放，而且隨著靜電的釋放所述靜電釋放電流流經(jīng)所述可控硅結(jié)構(gòu)，能夠?qū)λ隹煽毓杞Y(jié)構(gòu)進(jìn)行充電，從而使所述可控硅結(jié)構(gòu)觸發(fā)，從而降低了所述靜電保護(hù)器件的觸發(fā)電壓。而且本發(fā)明可選實(shí)施例中，所述第一觸發(fā)mos管由第三p型摻雜區(qū)和第四p型摻雜區(qū)構(gòu)成，而且所述第三p型摻雜區(qū)和所述第四p型摻雜區(qū)為p型重?fù)诫s區(qū)，因此所述第一觸發(fā)mos管的擊穿電壓較低，能夠在靜電輸入時(shí)先于所述可控硅結(jié)構(gòu)實(shí)現(xiàn)第一端和第二端之間的導(dǎo)通。進(jìn)一步本發(fā)明可選實(shí)施例中，可控硅結(jié)構(gòu)可以為低觸發(fā)電壓可控硅結(jié)構(gòu)，因此所述可控硅結(jié)構(gòu)還包括第二柵極結(jié)構(gòu)，可以通過選擇不同的第二柵極結(jié)構(gòu)的長(zhǎng)度，實(shí)現(xiàn)對(duì)所述可控硅結(jié)構(gòu)觸發(fā)電壓的控制。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。