本發(fā)明涉及一種半導體結構及其制作方法，特別是涉及一種包含電容結構和通孔結構的半導體結構及其制作方法。

背景技術：

為了持續(xù)改善積體電路的的功能及效能，工業(yè)上已經在近期發(fā)展出使半導體裝置垂直互連的技術，一般為人所知的是三維堆疊技術(3-dimensional stacking technology)。典型地，在積體電路中，硅通孔(through-silicon-via，TSV)成為用來改善晶片效能的可行方法，并利用晶片上去耦電容(decoupling capacitor)作為電荷庫(charge reservoir)，能夠用于承受瞬時電流驟增(current surge)、抑制電源變動(power fluctuation)及預防與雜訊有關的電路衰退。

傳統(tǒng)的晶片上去耦電容可為平面式或是溝道式，由于溝道式電容具有比平面式電容更高的電容密度，這樣的優(yōu)勢使得溝道式電容被普遍地運用在半導體裝置中，因此，同時形成溝道式電容和硅通孔的需求也隨之增加。然而，由于復雜的工藝，使得傳統(tǒng)的制作方法變得昂貴，舉例來說，在制作步驟中，常會需要使用犧牲層。

因此，需要一種包含電容結構和通孔結構的改良半導體結構和及制作方法。

技術實現要素：

本發(fā)明的目的在于提供一種半導體結構及其制作方法，由于可以利用相同的蝕刻工藝形成電容結構和通孔結構，而使得制作方法更為簡單且成本更低。

本發(fā)明提供一種制作半導體結構的方法，此方法包含下列步驟，接收基板，基板具有上表面及下表面；形成第一凹槽從上表面向下表面延伸，第一凹槽具有第一深度；形成第二凹槽從上表面向下表面延伸，第二凹槽具有小于第一深度的第二深度；在第一凹槽及第二凹槽中形成第一導電層；在第一導電層上形成第一絕緣層；在第一絕緣層上形成第二導電層，第二導電層是借由第一絕緣層與第一導電層隔離；以及從下表面薄化基板以暴露出第一凹槽中的第二導電層。

在本發(fā)明各種實施方式中，形成第一凹槽及第二凹槽是借由激光鉆孔(Laser drilling)、干蝕刻或濕蝕刻進行。

在本發(fā)明各種實施方式中，干蝕刻包含反應性離子蝕刻(Reactive ion etching，RIE)。

在本發(fā)明各種實施方式中，形成第一凹槽及形成第二凹槽包含以下步驟：在上表面上形成光阻層，光阻層具有第一開口及第二開口，第二開口小于第一開口；以及通過第一開口蝕刻基板以形成第一凹槽，并通過第二開口蝕刻基板以形成第二凹槽。

在本發(fā)明各種實施方式中，在從下表面薄化基板后，第二凹槽中的第一導電層暴露出來。

在本發(fā)明各種實施方式中，從下表面薄化基板停止于第二凹槽中的第一導電層暴露出來前。

在本發(fā)明各種實施方式中，從下表面薄化基板是借由晶背研磨(Backside grinding)、化學機械研磨(Chemical mechanical polishing，CMP)或全面性蝕刻工藝(Blanket etching process)進行。

在本發(fā)明各種實施方式中，第一凹槽的第一尺寸大于第二凹槽的第二尺寸。

在本發(fā)明各種實施方式中，形成第一導電層及第二導電層是借由化學氣 相沉積、原子層沉積、物理氣相沉積或電漿增強化學氣相沉積進行。

在本發(fā)明各種實施方式中，在形成第一導電層于第一凹槽及第二凹槽中前，進一步包含在第一凹槽及第二凹槽中形成第二絕緣層。

在本發(fā)明各種實施方式中，形成第一絕緣層及第二絕緣層是借由化學氣相沉積、原子層沉積、物理氣相沉積或電漿增強化學氣相沉積進行。

本發(fā)明提供一種半導體結構，其包含：基板，其具有上表面及下表面；以及通孔結構，其貫穿過基板，通孔結構包含：第一內導體；第一外導體，其環(huán)繞第一內導體，且與第一內導體共軸；以及第一內絕緣體，其位于第一內導體與第一外導體間，第一內絕緣體從第一內導體及第一外導體暴露出來。

在本發(fā)明各種實施方式中，進一步包含電容結構于基板中，電容結構包含：第二內導體；第二外導體，其環(huán)繞第二內導體，且與第二內導體共軸；以及第二內絕緣體，其位于第二內導體與第二外導體間，其中第二外導體是借由第二內絕緣體與第二內導體隔離。

在本發(fā)明各種實施方式中，基板具有厚度，第一內絕緣體具有高度等于厚度。

在本發(fā)明各種實施方式中，通孔結構的第一尺寸大于電容結構的第二尺寸。

在本發(fā)明各種實施方式中，進一步包含上金屬層于上表面上，上金屬層與第二內導體及第二外導體接觸。

在本發(fā)明各種實施方式中，進一步包含第一外絕緣體，其分隔第一外導體與基板，以及第二外絕緣體，其分隔第二外導體與基板。

在本發(fā)明各種實施方式中，電容結構貫穿過基板。

在本發(fā)明各種實施方式中，進一步包含上金屬層于上表面上，以及下金屬層于下表面下，上金屬層與第二內導體接觸，下金屬層與第二外導體接觸。

在本發(fā)明各種實施方式中，進一步包含第一外絕緣體，其分隔第一外導 體與基板，以及一第二外絕緣體，其分隔第二外導體與基板。

與現有技術相比，本發(fā)明具有如下有益效果：本發(fā)明的半導體結構及其制作方法，由于可以利用相同的蝕刻工藝形成電容結構和通孔結構，而使得制作方法更為簡單且成本更低。

參考下面的描述和權利要求，本發(fā)明的這些和其他特征、方面和優(yōu)點將變得更好理解。

應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，并旨在提供所要求的本發(fā)明的進一步說明。

附圖說明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附圖式的詳細說明如下：

圖1A至圖1J是根據各種實施方式的半導體結構在各種制作階段的剖面圖。

圖2A至圖2B是根據各種實施方式的半導體結構在各種制作階段的剖面圖。

具體實施方式

為了使本發(fā)明內容的敘述更加詳盡與完備，可參照所附的圖式及以下所述各種實施例，圖式中相同的號碼代表相同或相似的元件。

以下將以圖式公開本發(fā)明的多個實施方式，為明確說明起見，許多實務上的細節(jié)將在以下敘述中一并說明。然而，應了解到，這些實務上的細節(jié)不應用以限制本發(fā)明。也就是說，在本發(fā)明部分實施方式中，這些實務上的細節(jié)是非必要的。此外，為簡化圖式起見，一些現有慣用的結構與元件在圖式中將以簡單示意的方式繪示。

當一個元件被稱為在…上時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在于兩者之中。此外，相對詞匯，如下或底部與上或頂部，用來描述文中在附圖中所示的一個元件與另一個元件的關系。相對詞匯是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。

如同先前所述的問題，同時制作硅通孔和溝道式電容的傳統(tǒng)方法是復雜且昂貴的，因此，本發(fā)明提供一種包含電容結構和通孔結構的半導體結構及其制作方法，本發(fā)明的制作方法略過了使用犧牲層的步驟，并且，可以利用相同的蝕刻工藝形成電容結構和通孔結構，使得制作方法的流程更為簡單且成本更低。

圖1A至圖1J是根據各種實施方式的半導體結構在各種制作階段的剖面圖。如圖1A所示，接收基板110，基板110具有上表面112及下表面114，形成第一凹槽122從上表面112向下表面114延伸，第一凹槽122具有第一深度d1，形成第二凹槽124從上表面112向下表面114延伸，第二凹槽124具有小于第一深度d1的第二深度d2。

在各種實施方式中，基板110為硅晶圓或晶片，該基板可包含被動元件、例如：電阻器(resistor)、電容器(capacitor)或感應器(inductor)、主動元件，例如：N通道場效電晶體(N-channel field effect transistor，NFET)、P通道場效電晶體(P-channel field effect transistor，PFET)、金屬氧化物半導體場效電晶體(Metal oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體場效電晶體、高電壓電晶體、和/或高頻率電晶體、其他適合的元件、和/或其組合。硅晶圓包含硅、硅鍺(SiGe)、硅鍺碳(SiGeC)或碳化硅的材料、層疊型半導體，例如：硅/硅鍺、或絕緣體上硅(silicon-on-insulator，SOI)。可以進一步得知的是，額外的特征也可以被加入基板110中。

在各種實施方式中，第一凹槽122及第二凹槽124是借由激光鉆孔、干蝕刻或濕蝕刻形成。舉例來說，干蝕刻包含反應性離子蝕刻(Reactive ion etching，RIE)。例如：低溫型深反應性離子蝕刻(cryogenic deep reactive ion etching)或博世深反應性離子蝕刻(Bosch deep reactive ion etching)。

在一實施方式中，第一凹槽122及第二凹槽124是由下列步驟所形成，在基板110的上表面112上形成光阻層(未示出)，光阻層具有第一開口及第二開口，第二開口小于第一開口，接下來，通過第一開口蝕刻基板110以形成第一凹槽122，并通過第二開口蝕刻基板110以形成第二凹槽124。因為第一開口大于第二開口，如圖1A所示，第一凹槽122的第一尺寸D1大于第二凹槽124的第二尺寸D2。舉例來說，借由干蝕刻在基板110中蝕刻出第一凹槽122及第二凹槽124，例如：干蝕刻為反應性離子蝕刻。因此，由于第一開口大于第二開口，可以借由反應性離子蝕刻延遲(RIE lag)控制第一凹槽122及第二凹槽124的深度。

在各種實施方式中，可以選擇性地形成焊接層(pad layer)于光阻層和基板110的上表面112之間，焊接層可以由任何適合的材料所組成，像是二氧化硅(SiO₂)或是氮化硅(Si₃N₄)。

如圖1B所示，在第一凹槽122及第二凹槽124中形成第二絕緣層132，接下來，在第一凹槽122及第二凹槽124中，在第二絕緣層132上形成第一導電層142，因此，第二絕緣層132分隔第一導體層142與基板110以避免漏電流及降低寄生電容。在各種實施方式中，第二絕緣層132可以被省略。在各種實施方式中，第二絕緣層132是借由化學氣相沉積(Chemical vapor deposition，CVD)、原子層沉積(Atomic layer deposition，ALD)、物理氣相沉積(Physical vapor deposition，PVD)或電漿增強化學氣相沉積(Plasma-enhanced chemical vapor deposition，PECVD)所形成，第二絕緣層132是由二氧化硅或氮化硅所構成。在各種實施方式中，第一導電層142是借由CVD、ALD、PVD或PECVD所形成，第一導電層142是由任何適當的材料所構成，例如：鎢、鋁、銅、多晶硅或合金。

如圖1C所示，是借由研磨移除一部分的第二絕緣層132和一部分的第一導電層142，例如：化學機械研磨(Chemical mechanical polishing，CMP)，以形成第一外絕緣體132a及第一外導體142a于第一凹槽122中，以及第二外絕緣體132b及第二外導體142b于第二凹槽124中。

如圖1D所示，在第一外絕緣體132a、第一外導體142a、第二外絕緣體132b、第二外導體142b及基板110上形成第一絕緣層134。接著研磨第一絕緣層134，以形成如圖1E所示的第一內絕緣體134a于第一凹槽122中，第二內絕緣體134b于第二凹槽124中。接下來，在第一外絕緣體132a及第二內絕緣體134b上形成第二導電層，再研磨第二導電層以形成第一內導體144a于第一凹槽122中，以及第二內導體144b于第二凹槽124中，因此，第一內導體144a是借由第一內絕緣體134a與第一外導體142a隔離，第二內導體144b是借由第二內絕緣體134b與第二外導體142b隔離。

詳細來說，第一外絕緣體132a環(huán)繞第一外導體142a，第一外導體142a環(huán)繞第一內絕緣體134a，第一內絕緣體134a環(huán)繞第一內導體144a。因此，第一內導體144a、第一內絕緣體134a、第一外導體142a及第一外絕緣體132a為共軸。相似地，第二外絕緣體132b環(huán)繞第二外導體142b，第二外導體142b環(huán)繞第二內絕緣體134b，第二內絕緣體134b環(huán)繞第二內導體144b。因此，第二內導體144b、第二內絕緣體134b、第二外導體142b及第二外絕緣體132b也為共軸。

在各種實施方式中，第一絕緣層134是借由CVD、ALD、PVD或PECVD所形成，第一絕緣層134是由二氧化硅或氮化硅所構成。在各種實施方式中，第二導電層是借由CVD、ALD、PVD或PECVD所形成，第二導電層是由任何適當的材料所構成，例如：鎢、鋁、銅、多晶硅或合金。

如圖1F所示，在基板110的上表面112形成上絕緣層150，接下來，如圖1G所示，圖案化上絕緣層150以形成多個開口，再填入上金屬層152于這些開口中。值得注意的是，上金屬層152接觸第一內導體144a、第一內絕緣體134a、第一外導體142a、第一外絕緣體132a及第二內導體144b。

如圖1H所示，從下表面114薄化基板110以暴露出基板110的下表面116、第一內導體144a、第一內絕緣體134a、第一外導體142a、第一外絕緣體132a、第二外導體142b及第二外絕緣體132b，以形成通孔結構146a及電容結構146b。特別地，通孔結構146a包含第一內導體144a、第一內絕緣體134a、第 一外導體142a及第一外絕緣體132a，并且具有第一尺寸D1。電容結構146b包含第二內導體144b、第二內絕緣體134b、第二外導體142b及第二外絕緣體132b，并且具有小于第一尺寸D1的第二尺寸D2。通孔結構146a及電容結構146b皆貫穿過基板110。值得注意的是，如圖1H所示，第一內絕緣體134a從第一內導體144a及第一外導體142a暴露出來，且具有等同于基板110的厚度T1的高度。此外，第一內絕緣體134a與基板110的上表面112及下表面116共平面。在電容結構146b中，第二內導體144b與第二外導體142b是被隔離開來。

換句話說，從下表面114薄化基板110以暴露出第一內導體144a以及第二外導體142b，也即，從下表面114薄化基板110以暴露出第一凹槽122中的第二導電層以及第二凹槽124的第一導電層142。

在各種實施方式中，從下表面114薄化基板110是借由晶背研磨、化學機械研磨或全面性蝕刻工藝進行。

如圖1I所示，在基板110的下表面116之下形成下絕緣層160，接下來，如圖1J所示，圖案化下絕緣層160以形成多個開口，再填入下金屬層162于這些開口中。值得注意的是，下金屬層162接觸第一外絕緣體132a、第一外導體142a、第一內絕緣體134a、第一內導體144a、第二外絕緣體132b及第二外導體142b，因此，上金屬層152能夠通過通孔結構146a電性連接下金屬層162，而允許電流流過基板110。

圖2A至圖2B是根據各種實施方式的半導體結構在各種制作階段的剖面圖。如圖2A所示，接收基板210，基板210具有上表面212及下表面214，第一外絕緣體232a環(huán)繞第一外導體242a，第一外導體242a環(huán)繞第一內絕緣體234a，第一內絕緣體234a環(huán)繞第一內導體244a。因此，第一內導體244a、第一內絕緣體234a、第一外導體242a及第一外絕緣體232a為共軸。相似地，第二外絕緣體232b環(huán)繞第二外導體242b，第二外導體242b環(huán)繞第二內絕緣體234b，第二內絕緣體234b環(huán)繞第二內導體244b。因此，第二內導體244b、第二內絕緣體234b、第二外導體242b及第二外絕緣體232b也為共軸。如圖 2A所示的上述結構的制作過程與圖1A至圖1E所示的制作過程相同。

此外，在形成上絕緣層250于基板210的上表面212之后，如圖2A所示，圖案化上絕緣層250以形成多個開口，再填入上金屬層252于這些開口中。值得注意的是，上金屬層252接觸第一內導體244a、第一內絕緣體234a、第一外導體242a、第一外絕緣體232a、第二內導體244b及第二外導體242b，第二外導體242b是借由第二內絕緣體234b與第二內導體244b隔離。

如圖2B所示，從下表面214薄化基板210以暴露出基板210的下表面216、第一內導體244a、第一內絕緣體234a、第一外導體242a、第一外絕緣體232a以形成通孔結構246a及電容結構246b。換句話說，從下表面214薄化基板210停止于第二內導體244b暴露出來前，更詳細地說，通孔結構246a包含第一內導體244a、第一內絕緣體234a、第一外導體242a及第一外絕緣體232a，并且具有第一尺寸D1。僅有通孔結構246a貫穿過基板210，值得注意的是，如圖2B所示，第一內絕緣體234a從第一內導體244a及第一外導體242a暴露出來，且具有等同于基板210的厚度T2的高度。此外，第一內絕緣體234a與基板210的上表面212及下表面216共平面。

此外，電容結構246b包含第二內導體244b、第二內絕緣體234b、第二外導體242b及第二外絕緣體232b，并且具有小于第一尺寸D1的第二尺寸D2。在電容結構246b中，第二內導體244b與第二外導體242b是被隔離開來。

此外，可在下表面216之下形成下絕緣層(未示出)，接下來，圖案化下絕緣層以形成多個開口，再填入下金屬層(未示出)于這些開口中。因此，上金屬層252能夠通過通孔結構246a電性連接下金屬層，而允許電流流過基板210。

雖然本發(fā)明已經以實施方式公開如上，以上所述僅為本發(fā)明的優(yōu)選實施例，并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的變動與修飾，皆應屬本發(fā)明的涵蓋范圍，因此本發(fā)明的保護范圍當視權利要求所界定者為準。