本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種閃存結(jié)構(gòu)及其形成方法。

背景技術(shù)：

目前，快閃存儲(chǔ)器(flash，又稱為閃存)，已經(jīng)成為非揮發(fā)性存儲(chǔ)器的主流。根據(jù)結(jié)構(gòu)不同，閃存可分為或非閃存(norflash)和與非閃存(nandflash)兩種。閃存的主要特點(diǎn)是在不加電的情況下能長期保持存儲(chǔ)的信息，且具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。

其中，接觸孔工藝是器件制造中不可或缺的工藝步驟，接觸孔插塞是連接器件有源區(qū)與后端金屬層，最終連接外部電路的重要媒介。隨著特征尺寸的逐漸減小，器件之間的間距也越來越小，器件連接工藝的難度也隨著增加。因此，自對準(zhǔn)接觸孔刻蝕工藝(sac：self-alignedcontact)應(yīng)運(yùn)而生，此工藝的產(chǎn)生減小了在特征尺寸變小的情況下光刻機(jī)臺(tái)的工藝局限。

但是，現(xiàn)有技術(shù)的接觸孔插塞容易導(dǎo)致半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能下降。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是提供一種閃存結(jié)構(gòu)及其形成方法，優(yōu)化半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能。

為解決上述問題，本發(fā)明提供一種閃存結(jié)構(gòu)的形成方法，包括如下步驟：提供襯底；在所述襯底上形成柵極層和硬掩膜層，通過所述硬掩膜層刻蝕所述柵極層形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括浮置柵和位于所述浮置柵上的控制柵；在所述柵極結(jié)構(gòu)和硬掩膜層的側(cè)壁上形成側(cè)壁結(jié)構(gòu)；形成覆蓋所述襯底表面、側(cè)壁結(jié)構(gòu)表面以及硬掩膜層頂部的刻蝕阻擋層；在所述襯底表面形成第一介質(zhì)層，所述第一介質(zhì)層的頂部高于所述浮置柵的頂部且低于所述硬掩膜層的頂部；去除高于所述第一介質(zhì)層的側(cè)壁結(jié)構(gòu)和刻蝕阻擋層；在所述 第一介質(zhì)層暴露出的硬掩膜層側(cè)壁上形成犧牲側(cè)壁層，所述犧牲側(cè)壁層位于所述側(cè)壁結(jié)構(gòu)和刻蝕阻擋層上方；在所述第一介質(zhì)層表面形成第二介質(zhì)層；以所述犧牲側(cè)壁層為掩膜，刻蝕所述第二介質(zhì)層和第一介質(zhì)層，形成貫穿所述第二介質(zhì)層和第一介質(zhì)層并露出所述襯底表面的接觸孔，形成所述接觸孔的刻蝕工藝對所述第二介質(zhì)層和第一介質(zhì)層的刻蝕速率大于對所述犧牲側(cè)壁層的刻蝕速率；在所述接觸孔內(nèi)形成接觸孔插塞。

可選的，形成所述側(cè)壁結(jié)構(gòu)的步驟包括：在所述柵極結(jié)構(gòu)和硬掩膜層的側(cè)壁上形成第一氧化硅層，在所述第一氧化硅層表面形成氮化硅層，在所述氮化硅層表面形成第二氧化硅層。

可選的，所述刻蝕阻擋層的材料為氮化硅。

可選的，所述刻蝕阻擋層的厚度為至

可選的，所述第一介質(zhì)層的材料與所述第二介質(zhì)層的材料相同。

可選的，所述第一介質(zhì)層和第二介質(zhì)層的材料為氧化硅。

可選的，形成所述第一介質(zhì)層的步驟包括：在所述襯底表面形成第一介質(zhì)層膜，所述第一介質(zhì)層膜還覆蓋所述硬掩膜層頂部；研磨去除高于所述硬掩膜層頂部的第一介質(zhì)層膜，形成第一初始介質(zhì)層，所述第一初始介質(zhì)層頂部與所述硬掩膜層頂部齊平；回刻蝕去除部分厚度的所述第一初始介質(zhì)層，形成第一介質(zhì)層，所述第一介質(zhì)層的頂部高于所述浮置柵的頂部且低于所述硬掩膜層的頂部。

可選的，去除高于所述第一介質(zhì)層的側(cè)壁結(jié)構(gòu)和刻蝕阻擋層的工藝為濕法刻蝕工藝或等離子體干法刻蝕工藝。

可選的，所述犧牲側(cè)壁層的材料為氮化硅、碳化硅或碳氮化硅。

可選的，所述犧牲側(cè)壁層的厚度為至

可選的，形成所述犧牲側(cè)壁層的步驟包括：形成保形覆蓋所述第一介質(zhì)層表面、所述第一介質(zhì)層暴露出的硬掩膜層側(cè)壁和頂部表面的犧牲側(cè)壁膜；采用無掩膜刻蝕工藝去除所述第一介質(zhì)層表面和硬掩膜層頂部表面的犧牲側(cè)壁膜，在所述第一介質(zhì)層暴露出的硬掩膜層側(cè)壁上形成犧牲側(cè)壁層。

可選的，形成所述犧牲側(cè)壁膜的工藝為爐管工藝或原子層沉積工藝。

可選的，所述爐管工藝的工藝參數(shù)包括：壓強(qiáng)為1毫托-5托，工藝溫度為200℃-800℃，向爐管內(nèi)通入二氯硅烷和氨氣，氣體流量為1sccm至1000sccm，工藝時(shí)間為0.1小時(shí)至5小時(shí)。

可選的，在所述柵極結(jié)構(gòu)的側(cè)壁形成側(cè)壁結(jié)構(gòu)后，形成所述第一介質(zhì)層之前，所述形成方法還包括：在所述柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成源區(qū)或漏區(qū)；形成貫穿所述第二介質(zhì)層和第一介質(zhì)層并露出所述襯底表面的接觸孔的步驟中，所述接觸孔露出所述源區(qū)或漏區(qū)；在所述接觸孔內(nèi)形成接觸孔插塞的步驟中，所述接觸孔插塞與所述源區(qū)或漏區(qū)相接觸。

相應(yīng)的，本發(fā)明還提供一種閃存結(jié)構(gòu)，包括：襯底；柵極結(jié)構(gòu)，位于所述襯底上，所述柵極結(jié)構(gòu)包括浮置柵和位于所述浮置柵上的控制柵；硬掩膜層，位于所述控制柵上；側(cè)壁結(jié)構(gòu)，至少位于所述柵極結(jié)構(gòu)的部分側(cè)壁表面，所述側(cè)壁結(jié)構(gòu)的頂部高于所述浮置柵的頂部且低于所述硬掩膜層的頂部；刻蝕阻擋層，位于所述側(cè)壁結(jié)構(gòu)表面；犧牲側(cè)壁層，位于所述側(cè)壁結(jié)構(gòu)露出的硬掩膜層的側(cè)壁上，所述犧牲側(cè)壁層位于所述側(cè)壁結(jié)構(gòu)和刻蝕阻擋層上方；源區(qū)或漏區(qū)，位于所述柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)；介質(zhì)層，位于所述柵極結(jié)構(gòu)之間的襯底上，所述介質(zhì)層的頂部與所述硬掩膜層的頂部齊平，介質(zhì)層和犧牲側(cè)壁層的材料設(shè)置為去除介質(zhì)層的速率大于去除犧牲側(cè)壁層的速率；接觸孔插塞，貫穿所述介質(zhì)層并與所述源區(qū)或漏區(qū)相連接。

可選的，所述側(cè)壁結(jié)構(gòu)包括第一氧化硅層、位于所述第一氧化硅層表面的氮化硅層以及位于所述氮化硅層表面的第二氧化硅層。

可選的，所述刻蝕阻擋層的材料為氮化硅。

可選的，所述刻蝕阻擋層的厚度為至

可選的，所述犧牲側(cè)壁層的材料為氮化硅、碳化硅或碳氮化硅。

可選的，所述犧牲側(cè)壁層的厚度為至

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明在第一介質(zhì)層暴露出硬掩膜層側(cè)壁上形成犧牲側(cè)壁層，所述犧牲 側(cè)壁層還位于所述側(cè)壁結(jié)構(gòu)和刻蝕阻擋層上方，其中，以所述犧牲側(cè)壁層為掩膜，刻蝕所述第二介質(zhì)層和第一介質(zhì)層時(shí)，所述刻蝕工藝對所述第二介質(zhì)層和第一介質(zhì)層的刻蝕速率大于對所述犧牲側(cè)壁層的刻蝕速率，在所述刻蝕工藝中，所述犧牲側(cè)壁層的損耗量較小，從而可以保護(hù)所述側(cè)壁結(jié)構(gòu)，避免所述刻蝕工藝對所述側(cè)壁結(jié)構(gòu)頂部的氧化硅層造成損耗，進(jìn)而提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能。

可選方案中，所述犧牲側(cè)壁層對所述半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能的影響較小，具有較好的工藝兼容性。

附圖說明

圖1至圖3是現(xiàn)有技術(shù)閃存結(jié)構(gòu)的形成方法一實(shí)施例中各步驟對應(yīng)結(jié)構(gòu)示意圖；

圖4至圖13是本發(fā)明閃存結(jié)構(gòu)的形成方法一實(shí)施例中各步驟對應(yīng)結(jié)構(gòu)示意圖；

圖14是本發(fā)明閃存結(jié)構(gòu)一實(shí)施例的結(jié)構(gòu)示意圖。

具體實(shí)施方式

現(xiàn)有技術(shù)在形成nor閃存時(shí)，需要在柵極結(jié)構(gòu)兩側(cè)形成連接源區(qū)或漏區(qū)的接觸孔插塞。由背景技術(shù)可知，現(xiàn)有技術(shù)的接觸孔插塞容易導(dǎo)致半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能下降。

結(jié)合參考圖1至圖3，示出了現(xiàn)有技術(shù)閃存結(jié)構(gòu)的形成方法一實(shí)施例中各步驟對應(yīng)結(jié)構(gòu)示意圖。

參考圖1，提供襯底100，所述襯底100上形成有柵極結(jié)構(gòu)110以及位于所述柵極結(jié)構(gòu)110頂部的硬掩膜層120，所述硬掩膜層120作為形成所述柵極結(jié)構(gòu)110的刻蝕掩膜層。

繼續(xù)參考圖1，在所述柵極結(jié)構(gòu)110和硬掩膜層120的側(cè)壁表面形成側(cè)壁結(jié)構(gòu)130；形成覆蓋所述襯底100表面、側(cè)壁結(jié)構(gòu)130表面以及柵極結(jié)構(gòu)110頂部的刻蝕阻擋層140。

所述側(cè)壁結(jié)構(gòu)130作為所述柵極結(jié)構(gòu)110的保護(hù)層，所述刻蝕阻擋層140 用于作為后續(xù)接觸孔刻蝕工藝中的刻蝕停止層。

本實(shí)施例中，所述側(cè)壁結(jié)構(gòu)130為包括形成于所述柵極結(jié)構(gòu)110和硬掩膜層120的側(cè)壁表面的第一氧化硅層、位于所述第一氧化硅層表面的氮化硅層，以及位于所述氮化硅層表面的第二氧化硅層。所述刻蝕阻擋層140的材料為氮化硅。

參考圖2，在所述柵極結(jié)構(gòu)110之間的襯底100上形成介質(zhì)層150，所述介質(zhì)層150的頂部與所述硬掩膜層120的頂部齊平并暴露出所述硬掩膜層120的頂部。

所述介質(zhì)層150為后續(xù)形成接觸孔提供工藝平臺(tái)，且可以對后續(xù)形成的金屬層起到電隔離的作用。本實(shí)施例中，所述介質(zhì)層150的材料為氧化硅。

參考圖3，在所述介質(zhì)層150的部分表面形成圖形層(圖未示)，所述圖形層暴露出所述接觸孔位置處的介質(zhì)層150表面；以所述圖形層為掩膜，采用自對準(zhǔn)刻蝕工藝，刻蝕所述介質(zhì)層150直至露出所述襯底100表面，在所述介質(zhì)層150內(nèi)形成接觸孔160。

需要說明的是，采用自對準(zhǔn)刻蝕工藝時(shí)，所述圖形層還會(huì)暴露出所述接觸孔位置兩側(cè)的刻蝕阻擋層140，但所述刻蝕阻擋層140的厚度較薄，在刻蝕所述介質(zhì)層150時(shí)，容易刻蝕去除所述側(cè)壁結(jié)構(gòu)130頂部的刻蝕阻擋層140，導(dǎo)致所述側(cè)壁結(jié)構(gòu)130的氧化硅材料暴露在形成所述接觸孔160的刻蝕環(huán)境中。由于所述介質(zhì)層150的材料為氧化硅，因此，所述刻蝕工藝對所述側(cè)壁結(jié)構(gòu)130的氧化硅材料和所述介質(zhì)層150的刻蝕選擇比較低，即所述側(cè)壁結(jié)構(gòu)130的氧化硅材料的刻蝕速率與所述介質(zhì)層150的刻蝕速率相近，所述刻蝕工藝容易導(dǎo)致所述側(cè)壁結(jié)構(gòu)130的氧化硅材料發(fā)生損耗，從而導(dǎo)致半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能下降。

為了解決所述技術(shù)問題，本發(fā)明提供一種閃存結(jié)構(gòu)的形成方法，包括：提供襯底；在所述襯底上形成柵極層和硬掩膜層，通過所述硬掩膜層刻蝕所述柵極層形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括浮置柵和位于所述浮置柵上的控制柵；在所述柵極結(jié)構(gòu)和硬掩膜層的側(cè)壁上形成側(cè)壁結(jié)構(gòu)；形成覆蓋所述襯底表面、側(cè)壁結(jié)構(gòu)表面以及硬掩膜層頂部的刻蝕阻擋層；在所述襯底表面形 成第一介質(zhì)層，所述第一介質(zhì)層的頂部高于所述浮置柵的頂部且低于所述硬掩膜層的頂部；去除高于所述第一介質(zhì)層的側(cè)壁結(jié)構(gòu)和刻蝕阻擋層；在所述第一介質(zhì)層暴露出的硬掩膜層側(cè)壁上形成犧牲側(cè)壁層，所述犧牲側(cè)壁層位于所述側(cè)壁結(jié)構(gòu)和刻蝕阻擋層上方；在所述第一介質(zhì)層表面形成第二介質(zhì)層；以所述犧牲側(cè)壁層為掩膜，刻蝕所述第二介質(zhì)層和第一介質(zhì)層，形成貫穿所述第二介質(zhì)層和第一介質(zhì)層并露出所述襯底表面的接觸孔，形成所述接觸孔的刻蝕工藝對所述第二介質(zhì)層和第一介質(zhì)層的刻蝕速率大于對所述犧牲側(cè)壁層的刻蝕速率；在所述接觸孔內(nèi)形成接觸孔插塞。

本發(fā)明在第一介質(zhì)層暴露出硬掩膜層側(cè)壁上形成犧牲側(cè)壁層，所述犧牲側(cè)壁層還位于所述側(cè)壁結(jié)構(gòu)和刻蝕阻擋層上方，其中，以所述犧牲側(cè)壁層為掩膜，刻蝕所述第二介質(zhì)層和第一介質(zhì)層時(shí)，所述刻蝕工藝對所述第二介質(zhì)層和第一介質(zhì)層的刻蝕速率大于對所述犧牲側(cè)壁層的刻蝕速率，在所述刻蝕工藝中，所述犧牲側(cè)壁層的損耗量較小，從而可以保護(hù)所述側(cè)壁結(jié)構(gòu)，避免所述刻蝕工藝對所述側(cè)壁結(jié)構(gòu)頂部的氧化硅層造成損耗，進(jìn)而提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖4至圖13是本發(fā)明閃存結(jié)構(gòu)的形成方法一實(shí)施例中各步驟對應(yīng)結(jié)構(gòu)示意圖。

參考圖4，提供襯底200。

本實(shí)施例中，所述襯底200用于為形成閃存結(jié)構(gòu)提供工藝平臺(tái)。

所述襯底200的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底200還能夠?yàn)榻^緣體上的硅襯底或者絕緣體上的鍺襯底。本實(shí)施例中，所述襯底200為硅襯底。

參考圖5，在所述襯底200上形成柵極層和硬掩膜層300，通過所述硬掩膜層300刻蝕所述柵極層形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括浮置柵220和位于所述浮置柵220上的控制柵240。

本實(shí)施例中，所述浮置柵220和所述控制柵240的材料為多晶硅。

需要說明的是，所述形成方法還包括：在所述襯底200和浮置柵220之間形成第一柵介質(zhì)層210，在所述浮置柵220和所述控制柵240之間形成第二柵介質(zhì)層230。

本實(shí)施例中，所述第一柵介質(zhì)層210的材料為氧化硅，所述第二柵介質(zhì)層230的材料為氧化硅層-氮化硅層-氧化硅層(ono，oxide-nitride-oxide)的疊層結(jié)構(gòu)。

具體地，形成所述柵極結(jié)構(gòu)的步驟包括：在所述襯底200表面依次形成第一柵介質(zhì)層膜(圖未示)、浮置柵膜(圖未示)、第二柵介質(zhì)層膜(圖未示)和控制柵膜(圖未示)；在所述控制柵層表面形成圖形化的硬掩膜層300，所述圖形化的掩膜層300定義有柵極結(jié)構(gòu)圖形；以所述圖形化的硬掩膜層300為掩膜，依次刻蝕所述控制柵膜、第二柵介質(zhì)層膜、浮置柵膜和第一柵介質(zhì)層膜直至露出所述襯底200表面，形成位于所述襯底200表面的第一柵介質(zhì)層210、位于所述第一柵介質(zhì)層210表面的浮置柵220、位于所述浮置柵220表面的第二柵介質(zhì)層230以及位于所述第二柵介質(zhì)層230表面的控制柵240，并在所述硬掩膜層300、控制柵膜、第二柵介質(zhì)層膜、浮置柵膜和第一柵介質(zhì)層膜內(nèi)形成開口250，所述開口250暴露出所述襯底200表面。

需要說明的是，形成所述開口250后，保留所述控制柵240頂部的硬掩膜層300。

所述硬掩膜層300用于在后續(xù)進(jìn)行平坦化工藝時(shí)起到停止層的作用。此外，所述硬掩膜層300還能夠起到保護(hù)所述控制柵240頂部的作用。

所述硬掩膜層300的材料可以為氮化硅、氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。本實(shí)施例中，所述硬掩膜層300的材料為氮化硅。

在另一實(shí)施例中，形成所述柵極結(jié)構(gòu)的步驟還可以包括：在所述襯底表面依次形成第一柵介質(zhì)層膜、浮置柵膜、第二柵介質(zhì)層膜和控制柵膜；在所述控制柵膜表面形成初始硬掩膜；在所述初始硬掩膜表面形成圖形層，所述圖形層內(nèi)定義有柵極結(jié)構(gòu)圖形；以所述圖形層為掩膜，依次刻蝕所述初始硬掩膜、控制柵膜、第二柵介質(zhì)層膜、浮置柵膜和第一柵介質(zhì)層膜直至露出所述襯底表面，形成位于所述襯底表面的第一柵介質(zhì)層、位于所述第一柵介質(zhì)層表面的浮置柵、位于所述浮置柵表面的第二柵介質(zhì)層、位于所述第二柵介 質(zhì)層表面的控制柵，以及位于所述控制柵表面的圖形化的硬掩膜層，并在所述初始硬掩膜、控制柵膜、第二柵介質(zhì)層膜、浮置柵膜和第一柵介質(zhì)層膜內(nèi)形成開口，所述開口暴露出所述襯底表面；去除所述圖形層。

參考圖6，在所述柵極結(jié)構(gòu)和硬掩膜層300的側(cè)壁上形成側(cè)壁結(jié)構(gòu)400。

所述側(cè)壁結(jié)構(gòu)400作為所述柵極結(jié)構(gòu)的保護(hù)層。

本實(shí)施例中，形成所述側(cè)壁結(jié)構(gòu)400的步驟包括：在所述柵極結(jié)構(gòu)和硬掩膜層300的側(cè)壁上形成第一氧化硅層，在所述第一氧化硅層表面形成氮化硅層，在所述氮化硅層表面形成第二氧化硅層。

具體地，形成所述側(cè)壁結(jié)構(gòu)400的步驟包括：形成保形覆蓋所述襯底200表面、柵極結(jié)構(gòu)的側(cè)壁表面、硬掩膜層300的側(cè)壁和頂部表面的側(cè)壁膜；采用無掩膜刻蝕工藝，去除所述襯底200表面和所述硬掩膜層300頂部的側(cè)壁膜，在所述柵極結(jié)構(gòu)的側(cè)壁表面和硬掩膜層300的側(cè)壁表面形成側(cè)壁結(jié)構(gòu)400。

本實(shí)施例中，所述無掩膜刻蝕工藝為等離子體干法刻蝕工藝。所述側(cè)壁結(jié)構(gòu)400的厚度為至

需要說明的是，形成所述側(cè)壁結(jié)構(gòu)400后，所述形成方法還包括：在所述柵極結(jié)構(gòu)兩側(cè)的襯底200內(nèi)形成源區(qū)或漏區(qū)，其中，相鄰柵極結(jié)構(gòu)之間的襯底200內(nèi)的源區(qū)或漏區(qū)為兩個(gè)柵極結(jié)構(gòu)所屬的閃存結(jié)構(gòu)共享。

參考圖7，形成覆蓋所述襯底200表面、側(cè)壁結(jié)構(gòu)400表面以及硬掩膜層300頂部的刻蝕阻擋層500。

所述刻蝕阻擋層500用于作為后續(xù)接觸孔刻蝕工藝中的刻蝕停止層。

形成所述刻蝕阻擋層500的工藝可以為原子層沉積工藝或爐管工藝。本實(shí)施例中，采用爐管工藝形成所述刻蝕阻擋層500。

需要說明的是，所述刻蝕阻擋層500的厚度不宜過厚，也不宜過薄。由于所述開口250的尺寸較小，也就是說，形成所述刻蝕阻擋層500的工藝窗口較小，為了使所述刻蝕阻擋層500較好地在所述開口250內(nèi)的側(cè)壁結(jié)構(gòu)400表面形成，使所述刻蝕阻擋層500在所述開口250內(nèi)無孔洞缺陷，所述刻蝕阻擋層500的厚度不宜過厚，此外，過厚的刻蝕阻擋層500容易導(dǎo)致后續(xù)形 成的接觸孔尺寸減小，從而影響后續(xù)接觸孔插塞的形成質(zhì)量；此外，所述刻蝕阻擋層500的厚度與后續(xù)在所述側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500頂部表面形成的犧牲側(cè)壁層的厚度相關(guān)，當(dāng)所述刻蝕阻擋層500的厚度過薄時(shí)，導(dǎo)致后續(xù)形成的犧牲側(cè)壁層的厚度過薄，從而使?fàn)奚鼈?cè)壁層對所述側(cè)壁結(jié)構(gòu)400的保護(hù)效果較差，在后續(xù)接觸孔刻蝕工藝中，容易刻蝕去除所述側(cè)壁結(jié)構(gòu)400頂部的犧牲側(cè)壁層而導(dǎo)致所述側(cè)壁結(jié)構(gòu)400暴露在刻蝕環(huán)境中。為此，本實(shí)施例中，所述刻蝕阻擋層500的厚度為至

還需要說明的是，所述刻蝕阻擋層500的材料與后續(xù)在所述刻蝕阻擋層500的側(cè)壁形成的第一介質(zhì)層，以及后續(xù)在所述第一介質(zhì)層表面形成的第二介質(zhì)層的材料不同，從而使后續(xù)刻蝕所述第一介質(zhì)層和第二介質(zhì)層以形成接觸孔的工藝中，所述刻蝕阻擋層500與所述第一介質(zhì)層和第二介質(zhì)層具有較高的刻蝕選擇比，也就是說，對所述刻蝕阻擋層500的刻蝕速率小于對所述第一介質(zhì)層和第二介質(zhì)層的刻蝕速率，從而可以保證在形成所述接觸孔的工藝中，對所述刻蝕阻擋層500的損耗較少，進(jìn)而可以起到保護(hù)所述側(cè)壁結(jié)構(gòu)400的作用。

所述刻蝕阻擋層500的材料可以為氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。本實(shí)施例中，所述刻蝕阻擋層500的材料為氮化硅。

參考圖8，在所述襯底200表面形成第一介質(zhì)層600，所述第一介質(zhì)層600的頂部高于所述浮置柵220的頂部且低于所述硬掩膜層300的頂部。

所述第一介質(zhì)層600為后續(xù)形成犧牲側(cè)壁層和接觸孔插塞提供工藝平臺(tái)，且所述第一介質(zhì)層600可以起到電隔離作用。

具體地，形成所述第一介質(zhì)層600的步驟包括：在所述襯底200表面形成第一介質(zhì)層膜，所述第一介質(zhì)層膜還覆蓋所述硬掩膜層300頂部；研磨去除高于所述硬掩膜層300頂部的第一介質(zhì)層膜，形成第一初始介質(zhì)層，所述第一初始介質(zhì)層頂部與所述硬掩膜層300頂部齊平；回刻蝕去除部分厚度的所述第一初始介質(zhì)層，形成第一介質(zhì)層600，所述第一介質(zhì)層600的頂部高于所述浮置柵220的頂部且低于所述硬掩膜層300的頂部。

需要說明的是，研磨去除高于所述硬掩膜層300頂部的第一介質(zhì)層膜的 步驟中，還研磨去除所述硬掩膜層300頂部的刻蝕阻擋層500。

在另一實(shí)施例中，所述第一介質(zhì)層的頂部高于所述浮置柵的頂部且低于所述控制柵的頂部。

所述第一介質(zhì)層600的材料可以為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中，所述第一介質(zhì)層600的材料為氧化硅。

本實(shí)施例中，在所述襯底200表面形成第一介質(zhì)層膜的工藝可以為化學(xué)氣相沉積工藝、等離子體增強(qiáng)化學(xué)氣相沉積工藝或低壓化學(xué)氣相沉積工藝等方法；研磨去除高于所述硬掩膜層300頂部的第一介質(zhì)層膜的工藝為化學(xué)機(jī)械研磨工藝；采用濕法刻蝕工藝、干法刻蝕工藝或濕法刻蝕和干法刻蝕的混合工藝回刻蝕去除部分厚度的所述第一初始介質(zhì)層，形成第一介質(zhì)層600。

需要說明的是，后續(xù)需去除高于所述第一介質(zhì)層600的側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500，且在所述第一介質(zhì)層600暴露出的硬掩膜層300側(cè)壁上形成犧牲側(cè)壁層，為了避免對閃存結(jié)構(gòu)的電性能造成不良影響，后續(xù)形成的犧牲側(cè)壁層不能與所述浮置柵220相接觸，此外，為了避免所述刻蝕阻擋層500在接觸孔刻蝕工藝中消耗量過大，后續(xù)形成的犧牲側(cè)壁層的高度不宜過小，也就是說，所述第一介質(zhì)層600的高度不宜過高。為此，本實(shí)施例中，所述第一介質(zhì)層600的頂部至少高于所述浮置柵220的頂部，也就是說，所述第一介質(zhì)層600至少覆蓋所述浮置柵220的側(cè)壁表面。

本實(shí)施例中，所述第一介質(zhì)層600暴露出的硬掩膜層300的厚度為所述硬掩膜層300的總厚度的一半。

參考圖9，去除高于所述第一介質(zhì)層600的側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500。

通過去除高于所述第一介質(zhì)層600的側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500，為后續(xù)在所述第一介質(zhì)層600暴露出的硬掩膜層300側(cè)壁上形成犧牲側(cè)壁層提供空間位置。

去除高于所述第一介質(zhì)層600的側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500的工藝可以為濕法刻蝕工藝或等離子體干法刻蝕工藝。本實(shí)施例中，采用濕法刻蝕工藝去除高于所述第一介質(zhì)層600的側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500，所述濕 法刻蝕工藝采用的刻蝕溶液為氫氟酸溶液和磷酸溶液。

參考圖10，在所述第一介質(zhì)層600暴露出的硬掩膜層300側(cè)壁上形成犧牲側(cè)壁層510，所述犧牲側(cè)壁層510位于所述側(cè)壁結(jié)構(gòu)400和刻蝕阻擋層500上方。

所述犧牲側(cè)壁層510作為后續(xù)接觸孔形成工藝中的刻蝕掩膜層，所述犧牲側(cè)壁層510還在所述接觸孔形成工藝中，起到保護(hù)所述側(cè)壁結(jié)構(gòu)400的作用。

具體地，形成所述犧牲側(cè)壁層510的步驟包括：形成保形覆蓋所述第一介質(zhì)層600表面、所述第一介質(zhì)層600暴露出的硬掩膜層300側(cè)壁和頂部表面的犧牲側(cè)壁膜；采用無掩膜刻蝕工藝去除所述第一介質(zhì)層600表面和硬掩膜層300頂部表面的犧牲側(cè)壁膜，在所述第一介質(zhì)層600暴露出的硬掩膜層300側(cè)壁上形成犧牲側(cè)壁層510。

形成所述犧牲側(cè)壁膜的工藝可以為爐管工藝或原子層沉積工藝。本實(shí)施例中，采用爐管工藝形成所述犧牲側(cè)壁膜。

需要說明的是，為了形成滿足厚度需求以及質(zhì)量需求的犧牲側(cè)壁膜，且避免工藝時(shí)間的浪費(fèi)，所述爐管工藝形的工藝參數(shù)需設(shè)定在合理范圍內(nèi)。具體地，所述爐管工藝的工藝參數(shù)包括：壓強(qiáng)為1毫托至5托，工藝溫度為200℃至800℃，向爐管內(nèi)通入二氯硅烷和氨氣，氣體流量為1sccm至1000sccm，工藝時(shí)間為0.1小時(shí)至5小時(shí)。

還需要說明的是，所述犧牲側(cè)壁層510的材料與所述第一介質(zhì)層600以及后續(xù)在所述犧牲側(cè)壁層510側(cè)壁形成的第二介質(zhì)層的材料不同，從而使后續(xù)刻蝕所述第一介質(zhì)層600和第二介質(zhì)層以形成接觸孔的工藝中，所述犧牲側(cè)壁層510與所述第一介質(zhì)層600和第二介質(zhì)層具有較高的刻蝕選擇比，也就是說，對所述犧牲側(cè)壁層510的刻蝕速率小于對所述第一介質(zhì)層600和第二介質(zhì)層的刻蝕速率，從而在保證形成所述接觸孔的工藝中，對所述犧牲側(cè)壁層510的損耗較少，進(jìn)而使所述犧牲側(cè)壁層510起到保護(hù)所述側(cè)壁結(jié)構(gòu)400的作用。

所述犧牲側(cè)壁層510的材料可以為氮化硅、碳化硅或碳氮化硅。本實(shí)施 例中，所述犧牲側(cè)壁層510的材料為氮化硅。

還需要說明的是，所述犧牲側(cè)壁層510的厚度不宜過厚，也不宜過薄。由于所述開口250(如圖7所示)的尺寸較小，也就是說，形成所犧牲側(cè)壁層510的工藝窗口較小，為了使所述犧牲側(cè)壁層510較好地在所述開口250內(nèi)硬掩膜層300的表面形成，并使所述犧牲側(cè)壁層510在所述開口250內(nèi)無孔洞缺陷，所述犧牲側(cè)壁層510的厚度不宜過厚，此外，過厚的犧牲側(cè)壁層510導(dǎo)致后續(xù)形成的接觸孔尺寸減小，從而影響后續(xù)接觸孔插塞的形成質(zhì)量；當(dāng)所述犧牲側(cè)壁層510的厚度過薄時(shí)，所述犧牲側(cè)壁層510容易在后續(xù)形成接觸孔的刻蝕工藝中被損耗完，從而導(dǎo)致所述側(cè)壁結(jié)構(gòu)400暴露在刻蝕環(huán)境中，進(jìn)而導(dǎo)致所述側(cè)壁結(jié)構(gòu)400的氧化硅材料在刻蝕所述第一介質(zhì)層600和第二介質(zhì)層的過程中受到損耗。為此，本實(shí)施例中，所述犧牲側(cè)壁層510的厚度為至

參考圖11，在所述第一介質(zhì)層600表面形成第二介質(zhì)層610。

所述第二介質(zhì)層610為后續(xù)形成接觸孔插塞提供工藝平臺(tái)，且所述第二介質(zhì)層610可以起到電隔離作用。

本實(shí)施例中，所述第二介質(zhì)層610與所述硬掩膜層300頂部齊平并暴露出所述硬掩膜層300的頂部。

具體地，形成所述第二介質(zhì)層610的步驟包括：在所述第一介質(zhì)層600表面形成第二介質(zhì)膜，所述第二介質(zhì)膜還覆蓋所述硬掩膜層300表面；研磨去除高于所述硬掩膜層300頂部的第二介質(zhì)膜，形成第二介質(zhì)層610，所述第二介質(zhì)層610與所述硬掩膜層300頂部齊平并暴露出所述硬掩膜層300的頂部。

需要說明的是，后續(xù)形成接觸孔的工藝中，為了保證所述第二介質(zhì)層610和第一介質(zhì)層600的刻蝕速率的一致性，本實(shí)施例中，所述第二介質(zhì)層610和第一介質(zhì)層600的材料相同。

所述第二介質(zhì)層610的材料可以為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中，所述第一介質(zhì)層600的材料為氧化硅，相應(yīng)的，所述第二介質(zhì)層610的材料也為氧化硅。

本實(shí)施例中，在所述第一介質(zhì)層600表面形成第二介質(zhì)層膜的工藝可以為化學(xué)氣相沉積工藝、等離子體增強(qiáng)化學(xué)氣相沉積工藝或低壓化學(xué)氣相沉積工藝等方法；研磨去除高于所述硬掩膜層300頂部的第二介質(zhì)層膜的工藝為化學(xué)機(jī)械研磨工藝。

參考圖12，以所述犧牲側(cè)壁層510為掩膜，刻蝕所述第二介質(zhì)層610和第一介質(zhì)層600，形成貫穿所述第二介質(zhì)層610和第一介質(zhì)層600并露出所述襯底200表面的接觸孔260，形成所述接觸孔260的刻蝕工藝對所述第二介質(zhì)層610和第一介質(zhì)層600的刻蝕速率大于對所述犧牲側(cè)壁層510的刻蝕速率。

所述接觸孔260為后續(xù)形成接觸孔插塞提供空間位置。

具體地，形成所述接觸孔260的步驟包括：在所述第二介質(zhì)層610表面形成光刻膠層(圖未示)，所述光刻膠層暴露出接觸孔位置處的第二介質(zhì)層610頂部表面；以所述光刻膠層掩膜，依次刻蝕所述第二介質(zhì)層610和第一介質(zhì)層600直至露出所述襯底200表面，形成貫穿所述第二介質(zhì)層610和第一介質(zhì)層600的接觸孔260。

本實(shí)施例中，采用等離子體干法刻蝕工藝刻蝕所述第二介質(zhì)層610和第一介質(zhì)層600。具體地，所述等離子體干法刻蝕工藝為自對準(zhǔn)刻蝕工藝。相應(yīng)的，所述光刻膠層還暴露出所述接觸孔位置兩側(cè)的犧牲側(cè)壁層510表面；刻蝕所述第二介質(zhì)層610和第一介質(zhì)層600的步驟中，還以所述犧牲側(cè)壁層510作為刻蝕掩膜。

需要說明的是，所述柵極結(jié)構(gòu)兩側(cè)的襯底200內(nèi)形成有源區(qū)或漏區(qū)，相應(yīng)的，所述接觸孔260暴露出所述源區(qū)或漏區(qū)。

參考圖13，在所述接觸孔260(如圖12所示)內(nèi)形成接觸孔插塞700。

所述接觸孔插塞700用于連接金屬互連線，實(shí)現(xiàn)電導(dǎo)通，形成電路。

具體地，形成所述接觸孔插塞700的步驟包括：形成填充滿所述接觸孔260的導(dǎo)電材料層，所述導(dǎo)電材料層還覆蓋所述第二介質(zhì)層610和硬掩膜層300的頂部；對所述導(dǎo)電材料層進(jìn)行平坦化處理，直至暴露出所述第二介質(zhì)層610和硬掩膜層300的頂部表面，形成位于所述接觸孔260內(nèi)的接觸孔插塞700。

所接觸孔插塞700的材料可以是w、al、cu、ag或au等金屬材料。本實(shí)施例中，所述接觸孔插塞700的材料為w?？梢圆捎没瘜W(xué)氣相沉積工藝、濺射工藝或電鍍工藝向所述接觸孔260內(nèi)填充導(dǎo)電材料層；采用化學(xué)機(jī)械研磨工藝對所述導(dǎo)電材料層進(jìn)行平坦化處理。

需要說明的是，所述接觸孔260暴露出所述源區(qū)或漏區(qū)，相應(yīng)的，所述接觸孔插塞700與所述源區(qū)或漏區(qū)相接觸，從而實(shí)現(xiàn)器件的電導(dǎo)通，形成電路。

由前述分析可知，在形成所述接觸孔260(如圖12所示)的刻蝕工藝中，由于所述刻蝕工藝對所述第二介質(zhì)層610和第一介質(zhì)層600的刻蝕速率大于對所述犧牲側(cè)壁層510的刻蝕速率，在形成所述接觸孔260的刻蝕工藝中，所述犧牲側(cè)壁層510的損耗量較小，從而可以保護(hù)所述側(cè)壁結(jié)構(gòu)400，避免所述刻蝕工藝對所述側(cè)壁結(jié)構(gòu)400頂部的氧化硅層造成損耗，進(jìn)而提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能。

此外，所述犧牲側(cè)壁層510對所述半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能的影響較小，具有較好的工藝兼容性。

參考圖14，相應(yīng)的，本發(fā)明還提供一種閃存結(jié)構(gòu)，包括：

襯底800；

柵極結(jié)構(gòu)，位于所述襯底800上，所述柵極結(jié)構(gòu)包括浮置柵820和位于所述浮置柵820上的控制柵840；

硬掩膜層870，位于所述控制柵840上；

側(cè)壁結(jié)構(gòu)910，至少位于所述柵極結(jié)構(gòu)的部分側(cè)壁表面，所述側(cè)壁結(jié)構(gòu)910的頂部高于所述浮置柵820的頂部且低于所述硬掩膜層870的頂部；

刻蝕阻擋層920，位于所述側(cè)壁結(jié)構(gòu)910表面；

犧牲側(cè)壁層930，位于所述側(cè)壁結(jié)構(gòu)露出的硬掩膜層870的側(cè)壁上，所述犧牲側(cè)壁層930位于所述側(cè)壁結(jié)構(gòu)910和刻蝕阻擋層920上方；

源區(qū)或漏區(qū)(圖未示)，位于所述柵極結(jié)構(gòu)兩側(cè)的襯底800內(nèi)；

介質(zhì)層850，位于所述柵極結(jié)構(gòu)之間的襯底800上，所述介質(zhì)層850的頂 部與所述硬掩膜層870的頂部齊平，所述介質(zhì)層850和犧牲側(cè)壁層930的材料設(shè)置為去除所述介質(zhì)層850的速率大于去除所述犧牲側(cè)壁層930的速率；

接觸孔插塞860，貫穿所述介質(zhì)層850并與所述源區(qū)或漏區(qū)相連接。

所述襯底800的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底800還能夠?yàn)榻^緣體上的硅襯底或者絕緣體上的鍺襯底。本實(shí)施例中，所述襯底800為硅襯底。

本實(shí)施例中，所述浮置柵820和所述控制柵840的材料為多晶硅。

需要說明的是，所述閃存結(jié)構(gòu)還包括：位于所述襯底800和所述浮置柵820之間的第一柵介質(zhì)層810，以及位于所述浮置柵820和所述控制柵840之間的第二柵介質(zhì)層830。

本實(shí)施例中，所述第一柵介質(zhì)層810的材料為氧化硅，所述第二柵介質(zhì)層830的材料為氧化硅層-氮化硅層-氧化硅層(ono，oxide-nitride-oxide)的疊層結(jié)構(gòu)。

本實(shí)施例中，被所述側(cè)壁結(jié)構(gòu)910所覆蓋的硬掩膜層870的厚度為所述硬掩膜層870的總厚度的一半。相應(yīng)的，被所述犧牲側(cè)壁層930所覆蓋的硬掩膜層870的厚度為所述硬掩膜層870的總厚度的一半。

在其他實(shí)施例中，所述側(cè)壁結(jié)構(gòu)的頂部高于所述浮置柵的頂部且低于所述控制柵的頂部，相應(yīng)的，所述犧牲側(cè)壁層位于所述側(cè)壁結(jié)構(gòu)露出的浮置柵的側(cè)壁和硬掩膜層的側(cè)壁表面。

所述硬掩膜層870的材料可以為氮化硅、氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。本實(shí)施例中，所述硬掩膜層870的材料為氮化硅。

本實(shí)施例中，所述側(cè)壁結(jié)構(gòu)910包括第一氧化硅層、位于所述第一氧化硅層表面的氮化硅層以及位于所述氮化硅層表面的第二氧化硅層，所述側(cè)壁結(jié)構(gòu)910的厚度為至

所述刻蝕阻擋層920的材料可以為氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。本實(shí)施例中，所述刻蝕阻擋層920的材料為氮化硅。

需要說明的是，所述刻蝕阻擋層920的厚度不宜過厚，也不宜過薄。由 于相鄰柵極結(jié)構(gòu)之間的距離較小，為了使所述刻蝕阻擋層920內(nèi)無孔洞缺陷，所述刻蝕阻擋層920的厚度不宜過厚，此外，過厚的刻蝕阻擋層500容易導(dǎo)致所述接觸孔插塞860的尺寸減小，影響所述接觸孔插塞860的導(dǎo)電性能；所述刻蝕阻擋層920的厚度與所述犧牲側(cè)壁層930的厚度相關(guān)，當(dāng)所述刻蝕阻擋層920的厚度過薄時(shí)，導(dǎo)致所述犧牲側(cè)壁層930的厚度過薄，從而使所述犧牲側(cè)壁層930對所述側(cè)壁結(jié)構(gòu)910的保護(hù)效果變差。為此，本實(shí)施例中，所述刻蝕阻擋層920的厚度為至

所述犧牲側(cè)壁層930的材料可以為氮化硅、碳化硅或碳氮化硅。本實(shí)施例中，所述犧牲側(cè)壁層930的材料為氮化硅。

還需要說明的是，所述犧牲側(cè)壁層930的厚度不宜過厚，也不宜過薄。由于相鄰柵極結(jié)構(gòu)之間的距離較小，為了使所述犧牲側(cè)壁層930內(nèi)無孔洞缺陷，所述犧牲側(cè)壁層930的厚度不宜過厚，此外，過厚的犧牲側(cè)壁層930容易導(dǎo)致所述接觸孔插塞860的尺寸減小，影響所述接觸孔插塞860的導(dǎo)電性能；當(dāng)所述犧牲側(cè)壁層930的厚度過薄時(shí)，所述犧牲側(cè)壁層930容易在形成所述接觸孔插塞860的工藝中被損耗完，從而降低對所述側(cè)壁結(jié)構(gòu)910的保護(hù)作用，進(jìn)而導(dǎo)致所述側(cè)壁結(jié)構(gòu)910的氧化硅材料也在形成所述接觸孔插塞860的工藝中受到損耗。為此，本實(shí)施例中，所述犧牲側(cè)壁層930的厚度為至

所述介質(zhì)層850的材料可以為氧化硅、氮化硅或氮氧化硅。本實(shí)施例中，所述介質(zhì)層850的材料為氧化硅。

所接觸孔插塞860的材料可以是w、al、cu、ag或au等金屬材料。本實(shí)施例中，所述接觸孔插塞860的材料為w。

由于所述介質(zhì)層850和犧牲側(cè)壁層930的材料設(shè)置為去除所述介質(zhì)層850的速率大于去除犧牲側(cè)壁層930的速率，在形成所述接觸孔插塞860的工藝過程中，所述犧牲側(cè)壁層930的損耗量較小，可以對所述側(cè)壁結(jié)構(gòu)910起到保護(hù)作用，從而可以避免形成所述接觸孔插塞860的工藝使所述側(cè)壁結(jié)構(gòu)910的氧化硅材料受到損耗，進(jìn)而提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能。

此外，所述犧牲側(cè)壁層930對所述半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性性能 的影響較小，具有較好的工藝兼容性。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。