本公開的實施方式總體上涉及半導體封裝，更具體地講，涉及具有電磁干擾(EMI)屏蔽部分的半導體封裝及其制造方法。

背景技術(shù)：

必須保護包括集成電路的半導體芯片(也將稱作“半導體晶片”)免受會影響集成電路的操作的電磁波影響。另外，在半導體芯片操作的同時，集成電路可生成電磁波。所述電磁波也可能影響人體。即，從半導體芯片的集成電路生成的電磁波可能影響其它半導體芯片、其它電子系統(tǒng)或者人體，從而導致其它半導體芯片或其它電子系統(tǒng)的故障，或者導致人生病。因此，可能有必要屏蔽半導體芯片(或電子系統(tǒng))，使得從半導體芯片(或電子系統(tǒng))生成的電磁波或高頻噪聲不向外傳播。

近來，隨著更輕、更小、更快、多功能和更高性能的電子系統(tǒng)的發(fā)展，對可穿戴電子裝置和移動裝置的需求日益增加。因此，屏蔽諸如半導體封裝的電子產(chǎn)品免受電磁干擾(以下稱作“EMI”)影響變得越來越重要。

技術(shù)實現(xiàn)要素：

各種實施方式可涉及具有EMI屏蔽部分的半導體封裝、該半導體封裝的制造方法、包括該半導體封裝的電子系統(tǒng)以及包括該半導體封裝的存儲卡。

根據(jù)實施方式，一種半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上并接合到導電頂。所述多個導電柱可被設置在導電壁之間的區(qū)域中以提供與導電壁和導電柱之間的空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且 被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂。各個導電柱的側(cè)壁的第一部分可通過橋部分與多個導電壁中的一個結(jié)合，各個導電柱的側(cè)壁的第二部分可與多個導電壁中的一個間隔開以提供與空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線；導電柱，其被設置在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂；以及第一介電層，其填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種制造半導體封裝的方法可包括以下步驟：在封裝基板上形成導電壁以限定被導電壁包圍的安裝區(qū)域；在導電壁之間的區(qū)域中形成導電柱；將半導體器件安裝在安裝區(qū)域上；以及將層疊片設置在導電壁和導電柱上方以覆蓋半導體器件。所述層疊片可包括第一介電層和導電頂?？衫脤訅汗に囀箤щ娭鶟B透到第一介電層中以將導電柱的頂部與導電頂結(jié)合。

根據(jù)實施方式，一種存儲卡可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上并接合到導電頂。所述多個導電柱可被設置在導電壁之間的區(qū)域中以提供與導電壁和導電柱之間的空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種存儲卡可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂。各個導電柱的側(cè)壁的第一部分可通過橋部分與多個導電壁中的一個結(jié)合，各個導電柱的側(cè)壁的第二部分與多個導電壁中的一個間隔開以提供與空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種存儲卡可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線；導電柱，其被設置 在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂；以及第一介電層，其填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種電子系統(tǒng)可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上并接合到導電頂。所述多個導電柱可被設置在導電壁之間的區(qū)域中以提供與導電壁和導電柱之間的空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種電子系統(tǒng)可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；以及多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線。導電柱可被設置在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂。各個導電柱的側(cè)壁的第一部分可通過橋部分與多個導電壁中的一個結(jié)合，各個導電柱的側(cè)壁的第二部分可與多個導電壁中的一個間隔開以提供與空間對應的互連隧道。第一介電層可填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種電子系統(tǒng)可包括半導體封裝。該半導體封裝可包括：半導體器件，其被安裝在封裝基板上；導電頂，其被設置在半導體器件上方；多個導電壁，其被設置在封裝基板上并且被排列成包圍半導體器件的閉合回路線；導電柱，其被設置在封裝基板上的導電壁之間的區(qū)域中并且接合到導電頂；以及第一介電層，其填充封裝基板與導電頂之間的空間。

根據(jù)實施方式，一種電磁干擾(EMI)屏蔽部分可被包括在半導體封裝中，安裝在封裝基板上并且包圍半導體器件。該EMI屏蔽部分可包括具有回路形狀的邊界以限定該邊界內(nèi)的內(nèi)區(qū)域和該邊界外的外區(qū)域。EMI可包括設置在所述邊界和內(nèi)區(qū)域上方的頂。所述邊界可包括允許內(nèi)區(qū)域與外區(qū)域連接的區(qū)域。

附圖說明

圖1、圖2、圖3、圖4、圖5和圖6示出根據(jù)實施方式的半導體封裝的示例的表示。

圖7、圖8、圖9、圖10和圖11示出根據(jù)實施方式的半導體封裝的示例的表示。

圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22和圖23示出根據(jù)實施方式的制造半導體封裝的方法的示例的表示。

圖24、圖25、圖26、圖27、圖28、圖29和圖30示出根據(jù)實施方式的制造半導體封裝的方法的示例的表示。

圖31和圖32示出根據(jù)實施方式的半導體封裝的示例的表示。

圖33是示出根據(jù)實施方式的采用包括封裝的存儲卡的電子系統(tǒng)的示例的表示的框圖。

圖34是示出根據(jù)實施方式的包括封裝的電子系統(tǒng)的示例的表示的框圖。

具體實施方式

本文所使用的術(shù)語可對應于考慮其在實施方式中的功能而選擇的詞，術(shù)語的含義可根據(jù)實施方式所屬領域的普通技術(shù)人員而不同地解釋。如果被詳細定義，則術(shù)語可根據(jù)所述定義來解釋。除非另外定義，否則本文所使用的術(shù)語(包括技術(shù)術(shù)語和科學術(shù)語)具有與實施方式所屬領域的普通技術(shù)人員通常理解的含義相同的含義。

將理解，盡管本文中可使用術(shù)語第一、第二、第三等來描述各種元件，這些元件不應受這些術(shù)語限制。這些術(shù)語僅用于將一個元件與另一元件相區(qū)分。因此，在不脫離發(fā)明構(gòu)思的教導的情況下，一些實施方式中的第一元件在其它實施方式中可被稱為第二元件。

半導體封裝可包括半導體器件。半導體器件可包括單個半導體芯片或者層疊的多個半導體芯片。可通過利用劃片工藝將諸如晶圓的半導體基板分離成多片來獲得半導體芯片。半導體芯片可對應于存儲芯片或邏輯芯片。存儲芯片可包括集成在半導體基板上的動態(tài)隨機存取存儲器(DRAM)電路、靜態(tài)隨機存取存儲器(SRAM)電路、閃存電路、磁隨機存取存儲器(MRAM)電路、電阻隨機存取存儲器(ReRAM)電路、鐵電隨機存取存儲器(FeRAM)電路或者相變隨機存取存儲器(PcRAM)電路。邏輯芯片可包括集成在半導體基板上的邏輯電路。半導體封裝可用在諸如移動電話的通信系統(tǒng)、與生物技術(shù)或保健關聯(lián)的電子系統(tǒng)或者可穿戴電子系統(tǒng)中。

貫穿說明書，相同的標號表示相同的元件。因此，即使沒有參照附圖提及或描述標號，也可參照另一附圖提及或描述該標號。另外，即使附圖中未示出標號，也可參照另一附圖提及或描述它。

圖1是示出根據(jù)實施方式的半導體封裝10的示例的表示的平面圖。圖2、圖3和圖4分別是沿圖1的線A-A’、B-B’和C-C’截取的橫截面圖。圖5示出半導體封裝10的頂表面，圖6是示出圖4所示的半導體封裝10的修改實施方式的橫截面圖。

參照圖1和圖2，半導體封裝10可包括封裝基板1100和安裝在封裝基板1100上的半導體器件1200。另外，半導體封裝10可被配置為包括由導電壁1310、導電柱1350和導電頂1430組成的EMI屏蔽部分。構(gòu)成EMI屏蔽部分的導電壁1310、導電柱1350和導電頂1430可包封半導體器件1200以屏蔽半導體器件1200免受EMI影響。

如圖2所示，第一介電層1410可被設置為覆蓋安裝在封裝基板1100上的半導體器件1200并且用作保護半導體器件1200的保護層。第一介電層1410可包括環(huán)氧樹脂、硅樹脂或聚合物。第一介電層1410可將半導體器件1200相對于設置在半導體器件1200上方的導電頂1430電絕緣或隔離。導電壁1310可被嵌入第一介電層1410中。例如，導電壁1310的側(cè)壁可被第一介電層1410包圍。因此，第一介電層1410可防止導電壁1310被暴露于半導體封裝10的外部環(huán)境。

第一介電層1410的第一部分1412可設置在被導電壁1310包圍的內(nèi)側(cè)區(qū)域中以覆蓋半導體器件1200，第一介電層1410的第二部分1414可設置在導電壁1310的外側(cè)區(qū)域中以覆蓋封裝基板1100的邊緣。因此，第一介電層1410的各個側(cè)壁1409可被暴露以對應于半導體封裝10的側(cè)壁當中的任一個的一部分。第一介電層1410的側(cè)壁1409可分別與封裝基板1100的側(cè)壁1109垂直地對齊。

由于通過第一介電層1410將導電壁1310相對于半導體封裝10的外部環(huán)境隔離，所以第一介電層1410可防止導電壁1310被半導體封裝10的外部環(huán)境氧化或污染。另外，第一介電層1410可防止導電壁1310的材料遷移到半導體封裝10的外側(cè)區(qū)域中。因此，即使導電壁1310被形成為包括能夠易于遷移或污染的金屬材料(例如，銅材料)，由于第一介電層1410的存在，導電壁1310的金屬材料也無法遷移或污染。如果各個導電壁1310由諸如銅的金屬構(gòu)成，則導電壁1310的EMI屏蔽效果可改進。

參照圖2，導電頂1430的底表面1431可與第一介電層1410接觸，導電頂1430的頂表面1433可與第二介電層1450接觸。第一介電層1410、導電頂1430和第二介電層1450可構(gòu)成層疊片1400，層疊片1400可被配置為保護半導體器件1200。第二介電層1450可包括不同于第一介電層1410的介電材料。第二介電層1450的側(cè)壁1459 可分別與第一介電層1410的側(cè)壁1409垂直地對齊。

第二介電層1450可包含可見染料。例如，第二介電層1450可包括環(huán)氧模塑料(EMC)材料，其包含充當可見染料的碳黑材料。第二介電層1450中的EMC材料的環(huán)氧組分可被固化以使得第二介電層1450成為硬質(zhì)層。第二介電層1450可由于可見染料的存在而具有特定顏色(例如，黑色)。因此，可清楚地閱讀刻在第二介電層1450的頂表面1451上的識別標記(圖5的1457)。識別標記1457可利用激光束來雕刻，導電頂1430可充當在利用激光束形成識別標記1457的同時防止第一介電層1410和半導體器件1200被損壞的保護物。當利用具有適當波長的激光束在第二介電層1450中雕刻識別標記1457時，即使第二介電層1450被過度蝕刻以使導電頂1430的頂表面1433暴露，導電頂1430也可充當蝕刻阻擋物。即，導電頂1430可防止第一介電層1410和半導體器件1200被形成識別標記1457時所使用的激光束損壞。因此，即使用于將半導體1200電連接到封裝基板1100的互連結(jié)構(gòu)(未示出)被設置在第一介電層1410中，導電頂1430也可防止所述互連結(jié)構(gòu)被形成識別標記1457時所使用的激光束損壞。

在層疊片1400中，第一介電層1410可被設置為基本上覆蓋導電頂1430的底表面1431，第二介電層1450可被設置為基本上覆蓋導電頂1430的頂表面1433。因此，導電頂1430可被夾在第一介電層1410和第二介電層1450之間，并且可與半導體封裝10的外部環(huán)境隔離。即，可分別通過第一介電層1410和第二介電層1450使導電頂1430的底表面1431和頂表面1433基本上與半導體封裝10的外部環(huán)境隔離。因此，第一介電層1410和第二介電層1450可防止導電頂1430被半導體封裝10的外部環(huán)境氧化或污染。由于導電頂1430基本上沒有暴露于半導體封裝10的外部環(huán)境，所以第一介電層1410和第二介電層1450可防止導電頂1430的材料遷移到半導體封裝10的外側(cè)區(qū)域中。因此，即使導電頂1430被形成為包括能夠易于遷移或污染的金屬材料(例如，銅材料)，由于第一介電層1410和第二介電層1450的存在，導電頂1430的金屬材料也無法遷移或污染。即，導電頂1430可包括金屬(例如，銅或銅合金)。在這種情況下，由于銅或銅合金具有優(yōu)異的導電性，所以導電頂1430的EMI屏蔽效果可改進。

再參照圖1，在平面圖中，半導體器件1200可具有矩形形狀。導電壁1310可被設置和排列成包圍半導體器件1200。各個導電壁1310可在一個方向上延伸以具有條 形形狀并且具有兩個相對的末端側(cè)壁1311。在一些實施方式中，各個導電壁1310可包括金屬條以及涂覆在金屬條的整個表面上的擴散阻擋層。導電壁1310可被排列為使得導電壁1310的末端側(cè)壁1311面向彼此。導電壁1310可被設置為彼此間隔開，導電柱1350可被分別設置在介于導電壁1310之間的區(qū)域1105中。導電壁1310可被接連地排列在封裝基板1100上以提供設置半導體器件1200的安裝區(qū)域1102。導電壁1310可被排列成具有包圍半導體器件1200的側(cè)壁的框架的形狀。

如圖2所示，導電壁1310可被設置在封裝基板1100的第一表面1101上以具有特定高度。半導體器件1200也可被安裝在封裝基板1100的第一表面1101上并且可被導電壁1310包圍。導電壁1310距封裝基板1100的第一表面1101的高度H1可大于半導體器件1200距封裝基板1100的第一表面1101的高度H2。導電壁1310的高度H1也可根據(jù)半導體器件1200的高度H2來不同地設定。導電壁1310的寬度可根據(jù)半導體封裝10或封裝基板1100的設計方案來不同地設定。在一些實施方式中，導電壁1310可具有約幾十微米的寬度。導電壁1310可被設置為使得半導體器件1200的各個側(cè)壁面向至少兩個導電壁1310。介于導電壁1310之間的四個區(qū)域1105可被設置為分別與半導體器件1200的四個拐角相鄰。因此，四個導電柱1350可被分別設置在位于由導電壁1310組成的矩形閉合回路的四個拐角處的區(qū)域1105中。另外，導電柱1350可被設置為使得半導體器件1200的各個側(cè)壁面向?qū)щ娭?350中的至少一個。

參照圖1、圖3和圖4，導電柱1350可被分別設置在介于導電壁1310之間的區(qū)域1105中。導電柱1350可被設置在封裝基板1100的第一表面1101上，使得導電柱1350的側(cè)壁1353與導電壁1310的末端側(cè)壁1311間隔開。導電柱1350與導電壁1310之間的空間可對應于互連隧道1301。導電壁1310和導電柱1350可構(gòu)成具有矩形閉合回路形狀的邊界，其限定內(nèi)區(qū)域1107和外區(qū)域1108，互連隧道1301可充當空間上將內(nèi)區(qū)域1107連接到外區(qū)域1108的路徑。第一介電層1410的位于內(nèi)區(qū)域1107中的第一部分1412和第一介電層1410的位于外區(qū)域1108中的第二部分1414可通過填充互連隧道1301的第一介電層1410的延伸部分(圖4的1411)來彼此連接。在制造半導體封裝10的同時，第一介電層1410的材料可通過互連隧道1301從內(nèi)區(qū)域1107流到外區(qū)域1108中或者從外區(qū)域1108流到內(nèi)區(qū)域1107中。

如圖4所示，各個導電柱1350的底部1352可與封裝基板1100結(jié)合，各個導電 柱1350的頂部1351可與導電頂1430的底表面1431結(jié)合或者接合到底表面1431。因此，導電柱1350可將封裝基板1100電連接到導電頂1430。導電柱1350可利用焊接工藝與封裝基板1100和導電頂1430結(jié)合。

導電頂1430可通過導電柱1350和封裝基板1100來接地。為了導電頂1430的可靠和成功的接地，導電頂1430可利用焊接材料而非僅利用機械接觸來與導電柱1350結(jié)合。即，如果導電頂1430利用焊接材料來與導電柱1350結(jié)合，則可在導電頂1430與導電柱1350之間的界面處生成金屬間化合物以提供導電頂1430與導電柱1350之間的可靠接觸。在一些實施方式中，各個導電柱1350可包括焊接材料。在這種情況下，可在各個導電柱1350的頂部1351與導電頂1430的底表面1431之間提供焊接界面1350A。即，導電頂1430可通過焊接材料來與導電柱1350結(jié)合。

為了在各個導電柱1350的頂部1351與導電頂1430的底表面1431之間提供焊接界面1350A，各個導電柱1350的頂部1351可包括焊接材料或者各個導電柱1350可包括焊接材料。例如，各個導電柱1350可對應于焊球。圖3和圖4示出各個導電柱1350由單個焊球構(gòu)成的示例。在一些其它實施方式中，各個導電柱1350可包括多個焊球，這些焊球垂直地層疊以具有柱形形狀。

參照圖3和圖4，各個導電壁1310的頂部1315可僅與導電頂1430的底表面1431機械接觸。在這種情況下，與各個導電壁1310的頂部1315利用焊接材料與導電頂1430的底表面1431結(jié)合的情況相比，各個導電壁1310的頂部1315與導電頂1430的底表面1431之間的接觸電阻值可相對較高。由于導電頂1430通過導電柱1350和封裝基板1100接地，所以即使各個導電壁1310與導電頂1430之間的接觸電阻值相對高，半導體封裝10可仍表現(xiàn)出優(yōu)異的EMI屏蔽效果。

在導電頂1430僅通過機械表面至表面接觸而不使用焊接結(jié)合來連接到導電壁1310的情況下，導電頂1430或者各個導電壁1310可包括導電性高于焊接材料的金屬材料(例如，銅材料或銅合金材料)。因此，導電頂1430或?qū)щ姳?310的EMI屏蔽效果可改進。由于導電壁1310以及導電柱1350被配置為接觸導電頂1430，所以導電壁1310的頂表面可基本上與導電柱1350的頂表面共面。

參照圖6，導電壁1310D可被設置為不接觸導電頂1430。如果導電柱1350D的頂部1351D的高度大于導電壁1310D的頂部1315D的高度，使得導電壁1310的頂表面位于比導電柱1350D的頂表面低的水平面處，則可在導電頂1430與導電壁1310D 之間提供間隙1316D。第一介電層1410的部分1413可延伸到間隙1316D中。因此，由于間隙1316D的存在，導電頂1430可不通過導電壁1310D而通過導電柱1350D來接地。即，由于導電柱1350D被設置為將導電頂1430電連接到封裝基板1100，所以導電頂1430可仍通過導電柱1350D接地。圖6示出圖4所示的導電壁1310和導電柱1350的修改示例。因此，在圖6中，與圖4中所使用的標號相同的標號指代相同的元件。

再參照圖4，導電柱1350的底部1352可與被設置為與封裝基板1100的第一表面1101相鄰的電路軌跡結(jié)合并連接。電路軌跡可由互連結(jié)構(gòu)構(gòu)成并且可被設置在封裝基板1100的上部中。各個電路軌跡可包括諸如銅材料的導電材料。導電柱1350可被設置在第一著陸焊盤(landing pad)1135上并且連接到第一著陸焊盤1135，第一著陸焊盤1135被設置在封裝基板1100的第一表面1101上并且是任一個電路軌跡。第一著陸焊盤1135可以是設置有導電柱1350的導電焊盤。導電柱1350的具有焊球形狀的底部1352可利用焊接材料來與第一著陸焊盤1135結(jié)合。與任一個電路軌跡對應的第一接地圖案1115可被設置在封裝基板1100的與導電柱1350相對的第二表面1103上。第一接地圖案1115可具有焊盤形狀，用于將第一接地圖案1115電連接到外部裝置的諸如焊球的第一接地連接器1505可被設置在第一接地圖案1115上。第一接地圖案1115可通過第一內(nèi)部連接器1120和1125電連接到第一著陸焊盤1135，第一內(nèi)部連接器1120和1125可被設置在封裝基板1100中。第一內(nèi)部連接器1120和1125可包括在水平方向上延伸的第一內(nèi)部延伸1125以及在垂直方向上基本上穿透封裝基板1100以具有通孔形狀的第一內(nèi)部過孔1120。

第二著陸焊盤1131可被設置在封裝基板1100的第一表面1101上并且可與第一著陸焊盤1135相鄰。第二著陸焊盤1131可以是與導電壁1310的底部1314結(jié)合的焊盤。第二著陸焊盤1131可與第一著陸焊盤1135間隔開，并且第一內(nèi)部延伸1125可延伸以將第二著陸焊盤1131電連接到第一著陸焊盤1135。即使導電壁1310沒有直接連接到導電柱1350，由于第二著陸焊盤1131通過第一內(nèi)部延伸1125電連接到第一著陸焊盤1135，所以導電壁1310可電連接到導電柱1350。導電壁1310可通過包括第二著陸焊盤1131、第一內(nèi)部延伸1125、第一內(nèi)部過孔1120和第一接地圖案1115的路徑來電連接到第一接地連接器1505。因此，包括導電壁1310、導電柱1350和導電頂1430的EMI屏蔽結(jié)構(gòu)可通過第一接地連接器1505接地。

再參照圖2，導電壁1310的底部1314可與設置在封裝基板1100的第一表面1101上和封裝基板1100的主體中的電路軌跡結(jié)合并連接。導電壁1310之一可被設置在位于封裝基板1100的第一表面1101上以充當一個電路軌跡的第三著陸焊盤1131A上并與第三著陸焊盤1131A連接。第三著陸焊盤1131A可以是設置有導電壁1310的導電焊盤。導電壁1310可通過電鍍工藝來形成在第三著陸焊盤1131A上。因此，導電壁1310可與第三著陸焊盤1131A結(jié)合。

與一個電路軌跡對應的第二接地圖案1115A可被設置在封裝基板1100的與半導體器件1200相對的第二表面1103上。第二接地圖案1115A可具有焊盤形狀，并且用于將第二接地圖案1115A電連接到外部裝置的諸如焊球的第二接地連接器1505A可被設置在第二接地圖案1115A上。第二內(nèi)部連接器1120A可被設置在封裝基板1100中以將第二接地圖案1115A連接到第三著陸焊盤1131A。第二內(nèi)部連接器1120A可基本上穿透封裝基板1100以具有通孔形狀。

再參照圖1和圖2，安裝在封裝基板1100的第一表面1101上的半導體器件1200可通過接合線(未示出)或凸點(未示出)來電連接到封裝基板1100。導電焊盤1132可被設置在封裝基板1100的第一表面1101上，并且可通過凸點(未示出)電連接到半導體器件1200。具有焊盤形狀的外部連接器1111可被設置在封裝基板1100的第二表面1103上并且可電連接到導電焊盤1132。第三內(nèi)部連接器1122可被設置在封裝基板1100中以將外部連接器1111電連接到導電焊盤1132。連接器1500(例如，焊球)可附接到外部連接器1111以將外部連接器1111電連接到外部裝置。

半導體器件1200可包括半導體芯片或半導體晶片。盡管圖中未示出，半導體器件1200可包括層疊的多個半導體芯片或多個半導體晶片。多個層疊的半導體芯片或者多個層疊的半導體晶片可利用接合線或凸點(未示出)電連接到封裝基板1100。多個層疊的半導體芯片或者多個層疊的半導體晶片可經(jīng)由貫通電極(例如，硅通孔(TSV))(未示出)彼此電連接。封裝基板1100可以是印刷電路板(PCB)。在一些實施方式中，封裝基板1100可以是可翹曲或彎曲的柔性基板。

圖7是示出根據(jù)實施方式的半導體封裝20的示例的表示的平面圖。圖8、圖9和圖10分別是示出沿圖7的線A-A’、B-B’和C-C’截取的橫截面圖。圖11是示出圖10所示的半導體封裝20的修改實施方式的示例的表示的橫截面圖。

參照圖7和圖8，半導體封裝20可包括封裝基板2100以及安裝在封裝基板2100 上的半導體器件2200。另外，半導體封裝20可被配置為包括由導電壁2310、導電柱2350和導電頂2430構(gòu)成的EMI屏蔽部分。構(gòu)成EMI屏蔽部分的導電壁2310、導電柱2350和導電頂2430可包封半導體器件2200以屏蔽半導體器件2200免受EMI影響。

如圖8所示，第一介電層2410可被設置為覆蓋安裝在封裝基板2100上的半導體器件2200并且用作保護半導體器件2200的保護層。第一介電層2410可將半導體器件2200相對于設置在半導體器件2200上方的導電頂2430電絕緣或隔離。導電壁2310可被嵌入第一介電層2410中。例如，導電壁2310的側(cè)壁可被第一介電層2410包圍。因此，第一介電層2410可防止導電壁2310被暴露于半導體封裝20的外部環(huán)境。

第一介電層2410的第一部分2412可設置在被導電壁2310包圍的內(nèi)側(cè)區(qū)域中以覆蓋半導體器件2200，第一介電層2410的第二部分2414可設置在導電壁2310的外側(cè)區(qū)域中以覆蓋封裝基板2100的邊緣。因此，第一介電層2410的各個側(cè)壁2409可被暴露以對應于半導體封裝20的側(cè)壁當中的任一個的一部分。第一介電層2410的側(cè)壁2409可分別與封裝基板2100的側(cè)壁2109垂直地對齊。

由于通過第一介電層2410將導電壁2310相對于半導體封裝20的外部環(huán)境隔離，所以第一介電層2410可防止導電壁2310被半導體封裝20的外部環(huán)境氧化或污染。另外，由于第一介電層2410的存在，導電壁2310未暴露于半導體封裝20的外側(cè)區(qū)域。因此，第一介電層2410可防止導電壁2310的材料遷移到半導體封裝20的外側(cè)區(qū)域中。

參照圖8，導電頂2430的底表面2431可與第一介電層2410接觸，導電頂2430的頂表面2433可與第二介電層2450接觸。第二介電層2450的側(cè)壁2459可分別與第一介電層2410的側(cè)壁2409垂直地對齊。第一介電層2410、導電頂2430和第二介電層2450可構(gòu)成層疊片2400，該層疊片2400可被配置為保護半導體器件2200。第二介電層2450可包含可見染料。例如，第二介電層2450可包括EMC材料，EMC材料包含充當可見染料的碳黑材料。導電頂2430可阻擋照射到第二介電層2450上以在第二介電層2450上雕刻識別標記的激光束。因此，導電頂2430可充當防止第一介電層2410和半導體器件2200被形成識別標記時所使用的激光束損壞的保護物。在層疊片2400中，第一介電層2410可被設置為基本上覆蓋導電頂2430的底表面2431，第二介電層2450可被設置為基本上覆蓋導電頂2430的頂表面2433。因此，導電頂2430可被夾在第一介電層2410和第二介電層2450之間，并且可與半導體封裝20的外部 環(huán)境隔離。即，可分別通過第一介電層2410和第二介電層2450使導電頂2430的底表面2431和頂表面2433基本上與半導體封裝20的外部環(huán)境隔離。因此，第一介電層2410和第二介電層2450可防止導電頂2430被半導體封裝20的外部環(huán)境氧化或污染。由于導電頂2430基本上沒有暴露于半導體封裝20的外側(cè)區(qū)域，所以第一介電層2410和第二介電層2450可防止導電頂2430的材料遷移到半導體封裝20的外側(cè)區(qū)域中。導電頂2430可包括具有優(yōu)異導電性的金屬(例如，銅或銅合金)。

再參照圖7，在平面圖中，半導體器件2200可具有矩形形狀。導電壁2310可被設置和排列成包圍半導體器件2200。各個導電壁2310可在一個方向上延伸以具有條形形狀并且具有兩個相對的末端側(cè)壁2311。導電壁2310可被排列為使得導電壁2310的末端側(cè)壁2311面向彼此。導電壁2310可被設置為彼此間隔開，導電柱2350可被分別設置在介于導電壁2310之間的區(qū)域2105中。

如圖8所示，導電壁2310可被設置在封裝基板2100的第一表面2101上以具有特定高度。半導體器件2200也可被安裝在封裝基板2100的第一表面2101上并且可被導電壁2310包圍。導電壁2310距封裝基板2100的第一表面2101的高度H21可大于半導體器件2200距封裝基板2100的第一表面2101的高度H22。

參照圖7和圖10，導電柱2350可被分別設置在介于導電壁2310之間的區(qū)域2105中。參照圖10，導電柱2350可被設置在一對相鄰的導電壁2310之間，使得導電柱2350的兩個相對的側(cè)壁2353面向這一對相鄰的導電壁2310的末端側(cè)壁2311。導電柱2350的各個側(cè)壁2353可包括與所相鄰的導電壁2310的末端側(cè)壁2311間隔開的第一側(cè)壁部分2353A以及與所相鄰的導電壁2310的末端側(cè)壁2311接觸并且基本上結(jié)合的第二側(cè)壁部分2353B。導電柱2350可被設置在封裝基板2100的第一表面2101上以具有特定高度。

參照圖10，導電壁2310的末端側(cè)壁2311與所相鄰的導電柱2350的第一側(cè)壁部分2353A之間的空間可對應于互連隧道2301。導電壁2310的末端側(cè)壁2311和導電柱2350的第二側(cè)壁部分2353B可彼此接觸以提供與橋部分2350B對應的焊接界面。導電柱2350的整個部分或側(cè)壁部分可包括焊接材料。在一些實施方式中，導電柱2350可以是焊球。橋部分2350B可通過利用焊接工藝將導電壁2310與導電柱2350結(jié)合來形成。在這種情況下，導電壁2310和導電柱2350可彼此化學聯(lián)接和物理聯(lián)接，以提供它們之間的可靠接觸。橋部分2350B可對應于導電壁2310和導電柱2350的焊 接部分。橋部分2350B可位于導電柱2350的側(cè)壁2353的中間水平面處。在一些實施方式中，可在導電柱2350與一對相鄰的導電壁2310之間的四個空間中分別提供四個互連隧道2301?；ミB隧道2301中的兩個可分別位于橋部分2350B的上面和下面。

導電壁2310和導電柱2350可構(gòu)成具有矩形閉合回路形狀的邊界，其限定內(nèi)區(qū)域(圖7的2107)和外區(qū)域(圖7的2108)，互連隧道2301可充當空間上將內(nèi)區(qū)域2107連接到外區(qū)域2108的路徑。第一介電層2410的位于內(nèi)區(qū)域2107中的第一部分2412和第一介電層2410的位于外區(qū)域2108中的第二部分2414可通過第一介電層2410的填充互連隧道2301的延伸部分(圖10的2411)彼此連接。在制造半導體封裝20的同時，第一介電層2410的材料可通過互連隧道2301從內(nèi)區(qū)域2107流到外區(qū)域2108中或者從外區(qū)域2108流到內(nèi)區(qū)域2107中。

參照圖10，各個導電柱2350的底部2352可與封裝基板2100結(jié)合，各個導電柱2350的頂部2351可與導電頂2430的底表面2431結(jié)合。因此，導電柱2350可將封裝基板2100電連接到導電頂2430。導電柱2350可利用焊接工藝與封裝基板2100和導電頂2430結(jié)合。

導電柱2350可充當將導電頂2430電連接到封裝基板2100并接地的主要路徑之一。另外，導電柱2350可以是將通過橋部分2350B與導電柱2350結(jié)合的導電壁2310電連接到封裝基板2100并接地的主要路徑之一。為了導電頂2430的可靠和成功的接地，導電頂2430可利用焊接材料而非僅利用機械接觸來與導電柱2350結(jié)合。在這種情況下，可在各個導電柱2350的頂部2351與導電頂2430的底表面2431之間提供焊接界面2350A。即，導電頂2430可通過焊接界面2350A來與導電柱2350結(jié)合。

為了在各個導電柱2350的頂部1351與導電頂2430的底表面2431之間提供焊接界面2350A，導電柱2350的頂部2351可包括焊接材料或者導電柱2350的整個部分可包括焊接材料。例如，導電柱2350可對應于焊球。圖9和圖10示出各個導電柱2350由單個焊球構(gòu)成的示例。然而，本公開不限于此。在一些其它實施方式中，各個導電柱2350可包括多個焊球，這些焊球垂直地層疊以具有柱形形狀。

參照圖9和圖10，各個導電壁2310的頂部2315可僅與導電頂2430的底表面2431機械接觸。在這種情況下，與各個導電壁2310的頂部2315利用焊接材料與導電頂2430的底表面2431結(jié)合的情況相比，各個導電壁2310的頂部2315與導電頂2430的底表面2431之間的接觸電阻值可相對較高。由于導電頂2430通過導電柱2350和 封裝基板2100來接地，所以即使各個導電壁2310與導電頂2430之間的接觸電阻值相對高，半導體封裝20可仍表現(xiàn)出優(yōu)異的EMI屏蔽效果。

在導電頂2430僅通過機械表面至表面接觸而不使用焊接結(jié)合來連接到導電壁2310的情況下，導電頂2430或者各個導電壁2310可包括導電性高于焊接材料的金屬材料(例如，銅材料或銅合金材料)。因此，導電頂2430或?qū)щ姳?310的EMI屏蔽效果可改進。由于導電壁2310以及導電柱2350被配置為接觸導電頂2430，所以導電壁2310的頂表面可基本上與導電柱2350的頂表面共面。

參照圖11，導電壁2310D可被設置為不接觸導電頂2430。如果導電柱2350D的頂部2351D的高度大于導電壁2310D的頂部2315D的高度，使得導電壁2310的頂表面位于比導電柱2350D的頂表面低的水平面處，則可在導電頂2430與導電壁2310D之間提供間隙2316D。第一介電層2410的部分2413可延伸到間隙2316D中。圖11示出圖10所示的導電壁2310和導電柱2350的修改示例。因此，在圖11中，與圖4中所使用的標號相同的標號指代相同的元件。

再參照圖10，導電柱2350的底部2352可連接到第一著陸焊盤2135，第一著陸焊盤2135被設置在封裝基板2100的第一表面2101上并且是任一個電路軌跡。第一著陸焊盤2135可以是設置有導電柱2350的導電焊盤。與任一個電路軌跡對應的第一接地圖案2115可被設置在封裝基板2100的與導電柱2350相對的第二表面2103上。第一接地圖案2115可具有焊盤形狀，用于將第一接地圖案2115電連接到外部裝置的諸如焊球的第一接地連接器2505可被設置在第一接地圖案2115上。第一接地圖案2115可通過第一內(nèi)部連接器2120和2125電連接到第一著陸焊盤2135，第一內(nèi)部連接器2120和2125可被設置在封裝基板2100中。第一內(nèi)部連接器2120和2125可包括在水平方向上延伸的第一內(nèi)部延伸2125以及在垂直方向上基本上穿透封裝基板2100以具有通孔形狀的第一內(nèi)部過孔2120。

第二著陸焊盤2131可被設置在封裝基板2100的第一表面2101上并且可與第一著陸焊盤2135相鄰。第二著陸焊盤2131可以是與導電壁2310的底部2314結(jié)合的焊盤。第二著陸焊盤2131可與第一著陸焊盤2135間隔開，并且第一內(nèi)部延伸2125可延伸以將第二著陸焊盤2131電連接到第一著陸焊盤2135。因此，由于第二著陸焊盤2131通過第一內(nèi)部延伸2125電連接到第一著陸焊盤2135，所以導電壁2310也可通過第一內(nèi)部延伸2125電連接到導電柱2350。因此，導電壁2310可通過包括第二著 陸焊盤2131、第一內(nèi)部延伸2125、第一內(nèi)部過孔2120和第一接地圖案2115的路徑來電連接到第一接地連接器2505。另外，導電壁2310也可通過橋部分2350B和導電柱2350來接地。

再參照圖8，導電壁2310的底部2314可連接到位于封裝基板2100的第一表面2101上以充當一個電路軌跡的第三著陸焊盤2131A。第三著陸焊盤2131A可以是設置有導電壁2310的導電焊盤。導電壁2310可通過電鍍工藝來形成在第三著陸焊盤2131A上。因此，導電壁2310可與第三著陸焊盤2131A結(jié)合。

與電路軌跡中的一個對應的第二接地圖案2115A可被設置在封裝基板2100的與半導體器件2200相對的第二表面2103上。第二接地圖案2115A可具有焊盤形狀，并且用于將第二接地圖案2115A電連接到外部裝置的諸如焊球的第二接地連接器2505A可被設置在第二接地圖案2115A上。第二內(nèi)部連接器2120A可被設置在封裝基板2100中以將第二接地圖案2115A連接到第三著陸焊盤2131A。第二內(nèi)部連接器2120A可基本上穿透封裝基板2100以具有通孔形狀。

再參照圖7和圖8，安裝在封裝基板2100的第一表面2101上的半導體器件2200可通過凸點(未示出)來電連接到封裝基板2100上的導電焊盤2132。導電焊盤2132可被設置在封裝基板2100的第一表面2101上。具有焊盤形狀的外部連接器2111可被設置在封裝基板2100的第二表面2103上并且可電連接到導電焊盤2132。第三內(nèi)部連接器2122可被設置在封裝基板2100中以將外部連接器2111電連接到導電焊盤2132。連接器2500(例如，焊球)可附接到外部連接器2111以將外部連接器2111電連接到外部裝置。

圖12至圖23示出根據(jù)實施方式的半導體封裝的制造方法的示例的表示。

圖12至圖14示出在封裝基板3100上形成導電壁3310的陣列的步驟。圖12是示出導電壁3310的陣列的平面圖。圖13和圖14分別是沿圖12的線A-A’和線C-C’截取的橫截面圖。參照圖12，導電壁3310可形成在封裝基板3100上以限定安裝半導體器件的區(qū)域3102。導電壁3310可被形成為包圍區(qū)域3102。各個導電壁3310可被形成為具有兩個相對的末端側(cè)壁3311，導電壁3310可被形成為使得導電壁3310的末端側(cè)壁3311彼此面對。導電壁3310可彼此間隔開以在它們之間提供區(qū)域3105，導電柱可在后續(xù)工藝中分別形成在所述區(qū)域3105中。導電壁3310可被排列以在內(nèi)區(qū)域3107與外區(qū)域3108之間提供邊界。各個導電壁3310可被形成為具有在一個方向 上延伸的條形形狀，并且導電壁3310可排列在閉合回路線上。

參照圖13，導電壁3310可形成在封裝基板3100的第一表面3101上以具有特定高度。導電壁3310的底部3314可分別與設置在封裝基板3100的第一表面3101上的第三著陸焊盤3131A接觸。第三著陸焊盤3131A可以是設置在封裝基板3100上和封裝基板3100中的電路軌跡的部分。導電壁3310可利用電鍍工藝形成在第三著陸焊盤3131A上。導電壁3310可由包括銅或銅合金的導電材料形成。

與電路軌跡的多個部分對應的第二接地圖案3115A可設置在封裝基板3100的與第三著陸焊盤3131A相對的第二表面3103上。各個第二接地圖案3115A可被形成為具有附接有諸如焊球的第二接地連接器(未示出)的焊盤的形狀。第二接地連接器可將第二接地圖案3115A電連接到外部裝置。第二內(nèi)部連接器3120A可被設置在封裝基板3100中以將第二接地圖案3115A連接到第三著陸焊盤3131A。各個第二內(nèi)部連接器3120A可基本上穿透封裝基板3100以具有通孔形狀。導電焊盤3132可形成在封裝基板3100的第一表面3101上，導電焊盤3132可電連接到在后續(xù)工藝中安裝在區(qū)域3102上的半導體器件。外部連接器3111可形成在封裝基板3100的第二表面3103上以具有焊盤形狀。外部連接器3111可通過形成在封裝基板3100中的第三內(nèi)部連接器3122電連接到導電焊盤3132。

參照圖14，第一著陸焊盤3135可形成在封裝基板3100的第一表面3101上以充當電路軌跡的部分。第一著陸焊盤3135可由導電焊盤形成，導電柱可在后續(xù)工藝中形成在第一著陸焊盤3135上。第一著陸焊盤3135可暴露于導電壁3310之間的區(qū)域3105。第一接地圖案3115可形成在封裝基板3100的第二表面3103上以充當電路軌跡的部分。第一接地圖案3115可被形成為具有焊盤形狀，諸如焊球的第一接地連接器可在后續(xù)工藝中被附接到第一接地圖案3115以將第一接地圖案3115電連接到外部裝置。第一接地圖案3115可通過形成在封裝基板3100中的第一內(nèi)部連接器3120和3125來連接到第一著陸焊盤3135。第一內(nèi)部連接器3120和3125可被形成為包括在水平方向上延伸的第一內(nèi)部延伸3125以及在垂直方向上基本上穿透封裝基板3100以具有通孔形狀的第一內(nèi)部過孔3120。

第二著陸焊盤3131可形成在封裝基板3100的第一表面3101上以與第一著陸焊盤3135相鄰。第二著陸焊盤3131可連接到第三著陸焊盤3131A或者可以是與第三著陸焊盤3131A相同的焊盤。第二著陸焊盤3131可與導電壁3310的底部3314結(jié)合。 第一內(nèi)部延伸3125可被形成為將第二著陸焊盤3131電連接到第一著陸焊盤3135。設置在封裝基板3100上和封裝基板3100中的電路軌跡可由包括銅或銅合金的金屬材料形成。

圖15和圖16示出在封裝基板3100上形成導電柱3350的步驟。圖15是示出導電柱3350的平面圖，圖16是沿圖15的線C-C’截取的橫截面圖。參照圖15和圖16，導電柱3350可分別附接到第一著陸焊盤3135。各個導電柱3350可由焊球形成。另選地，各個導電柱3350可由涂覆有焊接材料的導電材料形成。導電柱3350可分別形成在導電壁3310之間的區(qū)域3105中。導電柱3350可形成在第一著陸焊盤3135上，使得導電柱3350的側(cè)壁3353與導電壁3310的末端側(cè)壁3311間隔開。導電柱3350與導電壁3310之間的空間可充當互連隧道3301。導電壁3310和導電柱3350可構(gòu)成內(nèi)區(qū)域3107與外區(qū)域3108之間的邊界，互連隧道3301可充當空間上將內(nèi)區(qū)域3107連接到外區(qū)域3108的路徑。

參照圖16，導電柱3350可被設置在第一著陸焊盤3135上，使得導電柱3350的頂部3351位于比導電壁3310的頂部3315的水平面高的水平面。結(jié)果，導電柱3350與導電壁3310之間可存在高度差ΔH1。導電柱3350(例如，焊球)可利用焊接工藝與第一著陸焊盤3135結(jié)合。

圖17和圖18示出將半導體器件3200安裝在封裝基板3100上的步驟。圖17是示出安裝在封裝基板3100上的半導體器件3200的平面圖，圖18是沿圖17的線A-A’截取的橫截面圖。參照圖17和圖18，半導體器件3200可被安裝在封裝基板3100的區(qū)域3102上并且可電連接到封裝基板3100。半導體器件3200可包括單個半導體芯片或者單個半導體晶片。另選地，盡管圖中未示出，半導體器件3200可包括層疊的多個半導體芯片或者多個半導體晶片。多個層疊的半導體芯片或者多個層疊的半導體晶片可利用接合線或凸點來電連接到封裝基板3100。多個層疊的半導體芯片或者多個層疊的半導體晶片可經(jīng)由貫通電極(例如，硅通孔(TSV))來彼此電連接。

圖19示出將層疊片3400設置在半導體器件3200上的步驟。參照圖19，層疊片3400可被設置為包括依次層疊的第一介電層3410、導電頂3430和第二介電層3450，并且層疊片3400可被放在安裝有半導體器件3200的封裝基板3100上方。第一介電層3410可包括不同于第二介電層3450的介電材料。導電頂3430可被夾在第一介電層3410和第二介電層3450之間。

圖20示出將封裝基板3100與層疊片3400層壓的步驟。參照圖20，可利用層壓工藝將層疊片3400向下壓，使得包括半導體器件3200的封裝基板3100與第一介電層3410層壓。用于壓制層疊片3400的層壓工藝可利用軋制層壓技術(shù)、壓縮層壓技術(shù)或者沖壓層壓技術(shù)來執(zhí)行。層壓工藝可在真空中在高于室溫的溫度下執(zhí)行。第一介電層3410在高于室溫的溫度下可具有流動性。因此，在層壓工藝期間，導電壁3310和導電柱3350可滲透到第一介電層3410中。

圖21、圖22和圖23示出利用層壓工藝將導電柱3350與導電頂3430結(jié)合的步驟。參照圖21和圖22，在執(zhí)行層壓工藝的同時，導電柱3350可被滲透到第一介電層3410中，使得導電柱3350的頂部3351接觸導電頂3430的位于第一介電層3410上的底表面3431。在層壓工藝期間，可對層疊片3400和導電柱3350施加熱和壓力。因此，包含在導電柱3350中的焊接材料可在層壓工藝期間回流。結(jié)果，在導電頂3430接觸導電柱3350的頂部3351之后，導電柱3350可變形，并且導電柱3350的高度可減小，直至導電頂3430接觸導電壁3310的頂部3315。在一些情況下，在層壓工藝終止之后，如圖6所示，導電頂3430可不接觸導電壁3310的頂部3315以在導電頂3430與導電壁3310之間提供間隙(圖6的1316D)。在任何情況下，包含在導電柱3350中的焊接材料可由于從層壓工藝供應的熱和壓力而流動，以生成導電頂3430與導電柱3350之間的焊接結(jié)合。即，可在導電頂3430與導電柱3350之間提供焊接界面3350A以形成可靠接觸。

參照圖22和圖23，可在導電柱3350的兩個相對側(cè)壁3353與導電柱3350所相鄰的導電壁3310的末端側(cè)壁3311之間提供與間隙空間對應的互連隧道3301?；ミB隧道3301可充當在執(zhí)行層壓工藝的同時將第一介電層3410的介電材料從內(nèi)區(qū)域3107排出到外區(qū)域3108中的路徑。如果第一介電層3410的位于內(nèi)區(qū)域3107中的第一部分3412由于從層壓工藝供應的壓力而溢出，則第一介電層3410的第一部分3412可通過互連隧道3301流到外區(qū)域3108中以融入第一介電層3410的位于外區(qū)域3108中的第二部分3414中。由于可通過互連隧道3301排出第一介電層3410，所以即使在層壓工藝期間對第一介電層3410施加壓力，也可防止導電壁3310倒下。即，在層壓工藝期間，通過第一介電層3410對導電壁3310施加的壓力可由于互連隧道3301的存在而被顯著地減輕或緩解。因此，互連隧道3301可抑制在層壓工藝期間導電壁3310倒下的工藝故障。如果導電壁3310倒下，則導電頂3430可與導電壁3310斷開 電連接。在這種情況下，導電頂3430可能無法穩(wěn)定接地，從而使導電頂3430的EMI屏蔽效果變差。然而，如上所述，在層壓工藝期間由于互連隧道3301的存在，可抑制導電壁3310的倒下。因此，導電頂3430的EMI屏蔽效果可改進。

隨后，如參照圖5所述，可利用激光束執(zhí)行用于在第二介電層3450上形成識別標記(圖5的1457)的雕刻工藝。

圖24至圖30示出根據(jù)實施方式的半導體封裝的制造方法的示例的表示。

圖24至圖26示出在封裝基板4100上形成導電壁4310和導電柱4350的步驟。圖24是示出導電壁4310和導電柱4350的平面圖。圖25和圖26分別是沿圖24的線A-A’和線C-C’截取的橫截面圖。

參照圖25，導電壁4310可形成在封裝基板4100上以限定安裝半導體器件4200的區(qū)域4102。導電壁4310可被排列以包圍區(qū)域4102。各個導電壁4310可被形成為具有兩個相對的末端側(cè)壁4311，并且導電壁4310可被排列以使得導電壁4310的末端側(cè)壁4311面向彼此。導電壁4310可彼此間隔開以在它們之間提供區(qū)域4105，并且所述區(qū)域4105可提供設置導電柱4350的位置。導電壁4310可被排列以在內(nèi)區(qū)域4107與外區(qū)域4108之間提供邊界。各個導電壁4310可被形成為具有在一個方向上延伸的條形形狀，并且導電壁4310可排列在閉合回路線上。

再參照圖25，導電壁3310可形成在封裝基板4100的第一表面4101上以具有特定高度。導電壁4310的底部4314可分別與設置在封裝基板4100的第一表面4101上的第三著陸焊盤4131A接觸。第三著陸焊盤4131A可以是設置在封裝基板4100上和封裝基板4100中的電路軌跡的部分。導電壁4310可利用電鍍工藝形成在第三著陸焊盤4131A上。導電壁4310可由包括銅或銅合金的導電材料形成。

與電路軌跡的多個部分對應的第二接地圖案4115A可設置在封裝基板4100的與第三著陸焊盤4131A相對的第二表面4103上。各個第二接地圖案4115A可被形成為具有附接有諸如焊球的第二接地連接器(未示出)的焊盤的形狀。第二接地連接器可將第二接地圖案4115A電連接到外部裝置。第二內(nèi)部連接器4120A可被設置在封裝基板4100中以將第二接地圖案4115A連接到第三著陸焊盤4131A。各個第二內(nèi)部連接器4120A可基本上穿透封裝基板4100以具有通孔形狀。導電焊盤4132可形成在封裝基板4100的第一表面4101上，導電焊盤4132可電連接到安裝在區(qū)域4102上的半導體器件4200。外部連接器4111可形成在封裝基板4100的第二表面4103上以具 有焊盤形狀。外部連接器4111可通過形成在封裝基板4100中的第三內(nèi)部連接器4122電連接到導電焊盤4132。

參照圖26，第一著陸焊盤4135可形成在封裝基板4100的第一表面4101上以充當電路軌跡的部分。第一著陸焊盤4135可由導電焊盤形成，導電柱4350可分別形成在第一著陸焊盤4135上。第一著陸焊盤4135可被形成為暴露于導電壁4310之間的區(qū)域4105。第一接地圖案4115可形成在封裝基板4100的第二表面4103上以充當電路軌跡的部分。第一接地圖案4115可被形成為具有焊盤形狀，諸如焊球的第一接地連接器可在后續(xù)工藝中被附接到第一接地圖案4115以將第一接地圖案4115電連接到外部裝置。第一接地圖案4115可通過形成在封裝基板4100中的第一內(nèi)部連接器4120和4125來連接到第一著陸焊盤4135。第一內(nèi)部連接器4120和4125可被形成為包括在水平方向上延伸的第一內(nèi)部延伸4125以及在垂直方向上基本上穿透封裝基板4100以具有通孔形狀的第一內(nèi)部過孔4120。

第二著陸焊盤4131可形成在封裝基板4100的第一表面4101上以與第一著陸焊盤4135相鄰。第二著陸焊盤4131可連接到第三著陸焊盤4131A或者可以是與第三著陸焊盤4131A相同的焊盤。第二著陸焊盤4131可與導電壁4310的底部4314結(jié)合。第一內(nèi)部延伸4125可被形成為將第二著陸焊盤4131電連接到第一著陸焊盤4135。設置在封裝基板4100上和封裝基板4100中的電路軌跡可由包括銅或銅合金的金屬材料形成。

參照圖24和圖26，導電柱4350可形成在封裝基板4100上。具體地講，導電柱4350可分別附接到第一著陸焊盤4135。各個導電柱4350可由焊球形成。另選地，各個導電柱4350可由涂覆有焊接材料的導電材料形成。導電柱4350可分別形成在導電壁4310之間的區(qū)域4105中。導電柱4350可形成在第一著陸焊盤4135上，使得導電柱4350的側(cè)壁4353與導電壁4310的末端側(cè)壁4311間隔開。導電柱4350與導電壁4310之間的間隙空間G可充當互連隧道4301。

參照圖26，導電柱4350可被設置在第一著陸焊盤4135上，使得導電柱4350的頂部4351位于比導電壁4310的頂部4315的水平面高的水平面。結(jié)果，導電柱4350與導電壁4310之間可存在高度差ΔH2。導電柱4350(例如，焊球)可利用焊接工藝與第一著陸焊盤4135結(jié)合。

參照圖24和圖25，半導體器件4200可被安裝在封裝基板4100的區(qū)域4102上 并且可電連接到封裝基板4100。

圖27示出將層疊片4400設置在半導體器件4200上的步驟。參照圖27，層疊片4400可被設置為包括依次層疊的第一介電層4410、導電頂4430和第二介電層4450，并且層疊片4400可被放在安裝有半導體器件4200的封裝基板4100上方。第一介電層4410可包括不同于第二介電層4450的介電材料。

圖28、圖29和圖30示出將封裝基板4100與層疊片4400層壓的步驟。圖28是示出與層疊片4400層壓的封裝基板4100的橫截面圖，圖29是示出沿圖28的線D-D’截取的平面圖。圖30是沿圖29的線C-C’截取的橫截面圖。參照圖29和圖30，可利用層壓工藝將層疊片4400向下壓，使得包括半導體器件4200的封裝基板4100與第一介電層4410層壓。用于壓制層疊片4400的層壓工藝可在真空中在高于室溫的溫度下執(zhí)行。第一介電層4410在高于室溫的溫度下可具有流動性。因此，在層壓工藝期間，導電壁4310和導電柱4350可滲透到第一介電層4410中。

在執(zhí)行層壓工藝的同時，導電柱4350可被滲透到第一介電層4410中，使得導電柱4350的頂部4351接觸導電頂4430的位于第一介電層4410上的底表面4431。在層壓工藝期間，可對層疊片4400和導電柱4350施加熱和壓力。因此，包含在導電柱4350中的焊接材料可在層壓工藝期間回流。結(jié)果，在導電頂4430接觸導電柱4350的頂部4351之后，導電柱4350可變形并且導電柱4350的高度可減小。因此，可在導電頂4430與導電柱4350之間提供焊接結(jié)合。即，可在導電頂4430與導電柱4350之間提供焊接界面4350A以形成可靠接觸。

由于在層壓工藝期間將導電柱4350向下壓，所以導電柱4350可在水平方向上擴張。結(jié)果，盡管導電柱4350的各個側(cè)壁4353的第一側(cè)壁部分4353A仍與導電柱4310的末端側(cè)壁4311間隔開，導電柱4350的各個側(cè)壁4353的第二側(cè)壁部分4353B可與導電柱4310的末端側(cè)壁4311接觸并結(jié)合。導電壁4310的末端側(cè)壁4311與所相鄰的導電柱4350的第一側(cè)壁部分4353A之間的空間可對應于互連隧道4301。導電壁4310的末端側(cè)壁4311與導電柱4350的第二側(cè)壁部分4353B可彼此接觸以提供與橋部分4350B對應的焊接界面。導電柱4350的整個部分或側(cè)壁部分可包括焊接材料。因此，可通過利用焊接工藝將導電壁4310與導電柱4350結(jié)合來形成橋部分4350B。橋部分4350B可位于導電柱4350的側(cè)壁4353的中間水平面處。在這種情況下，可在導電柱4350與一對相鄰的導電壁4310之間的四個空間中分別提供四個互連隧道4301?；ミB 隧道4301中的兩個可分別位于橋部分4350B的上面和下面。

導電壁4310和導電柱4350可構(gòu)成內(nèi)區(qū)域(圖24的4107)和外區(qū)域(圖24的4108)之間的邊界，互連隧道4301可充當空間上將內(nèi)區(qū)域4107連接到外區(qū)域4108的路徑。第一介電層4410的位于內(nèi)區(qū)域4107中的第一部分4412和第一介電層4410的位于外區(qū)域4108中的第二部分4414可通過第一介電層4410的填充互連隧道4301的延伸部分來彼此連接。即，在層壓工藝期間，互連隧道4301可充當?shù)谝唤殡妼?410的材料從內(nèi)區(qū)域4107流到外區(qū)域4108中或者從外區(qū)域4108流到內(nèi)區(qū)域4107中的排出路徑。

在執(zhí)行層壓工藝的同時，導電頂4430的底表面4431可與導電壁4310的頂部4315接觸。在一些情況下，如參照圖11所述，可在導電頂4430與導電壁4310之間提供間隙(圖11的2316D)。

隨后，如參照圖5所述，可利用激光束執(zhí)行用于在第二介電層4450上形成識別標記(圖5的1457)的雕刻工藝。

圖31和圖32示出根據(jù)實施方式的半導體封裝50。圖31是示出半導體封裝50的平面圖，圖32是沿圖31的線A-A’截取的橫截面圖。圖31和圖32示出半導體封裝50采用接合線互連結(jié)構(gòu)的示例。

參照圖31和圖32，半導體封裝50可包括封裝基板5100以及安裝在封裝基板5100上的半導體器件5200。另外，半導體封裝50可被配置為包括由導電壁5310、導電柱5350和導電頂5430構(gòu)成的EMI屏蔽部分。構(gòu)成EMI屏蔽部分的導電壁5310、導電柱5350和導電頂5430可包封半導體器件5200以屏蔽半導體器件5200免受EMI影響。

第一介電層5410可覆蓋安裝在封裝基板5100上的半導體器件5200以充當半導體器件5200的保護層。導電壁5310可被嵌入第一介電層5410中。例如，導電壁5310的側(cè)壁可被第一介電層5410包圍。因此，第一介電層5410可防止導電壁5310被暴露于半導體封裝50的外部環(huán)境。第一介電層5410、導電頂5430和第二介電層5450可依次層疊以構(gòu)成層疊片5400，層疊片5400可被配置為保護半導體器件5200。

參照圖32，導電壁5310可連接到設置在第一表面5101上和封裝基板5100的主體中的電路軌跡。導電壁5310可與設置在封裝基板5100的第一表面5101上以與電路軌跡的多個部分對應的第三著陸焊盤5131A接觸。與電路軌跡的多個部分對應的第二接地圖案5115A可被設置在封裝基板5100的與第三著陸焊盤5131A相對的第二 表面5103上。第二接地圖案5115A可具有焊盤形狀，諸如焊球的第二接地連接器5505A可被設置在第二接地圖案5115A上以將第二接地圖案5115A電連接到外部裝置。第二內(nèi)部連接器5120A可被設置在封裝基板5100中以將第二接地圖案5115A連接到第三著陸焊盤5131A。第二內(nèi)部連接器5120A可基本上穿透封裝基板5100。

再參照圖31和圖32，安裝在封裝基板5100的第一表面5101上的半導體器件5200可利用引線接合工藝電連接到封裝基板5100。導電著陸焊盤5132可被設置在封裝基板5100的第一表面5101上并且可連接到接合線5900。著陸焊盤5132可被設置在封裝基板5100的周邊區(qū)域上以不與半導體器件5200交疊。導電接觸焊盤5201可被設置在半導體器件5200的頂表面上。接觸焊盤5201可按照邊緣焊盤陣列形式被布置在半導體器件5200的邊緣上。

接合線5900可被設置為將半導體器件5200的接觸焊盤5201電連接到封裝基板5100的著陸焊盤5132。著陸焊盤5132可電連接到設置在封裝基板5100的第二表面5103上的外部連接器5111。第三內(nèi)部連接器5122可被設置在封裝基板5100中以將外部連接器5111電連接到著陸焊盤5132。連接器5500(例如，焊球)可附接到外部連接器5111以將外部連接器5111電連接到外部裝置。

半導體器件5200可包括半導體芯片或半導體晶片。盡管圖中未示出，半導體器件5200可包括層疊的多個半導體芯片或多個半導體晶片。多個層疊的半導體芯片或多個層疊的半導體晶片可利用接合線電連接到封裝基板5100。封裝基板5100可以是印刷電路板(PCB)。在一些實施方式中，封裝基板5100可以是可翹曲或彎曲的柔性基板。

圖33是示出根據(jù)實施方式的包括存儲卡7800的電子系統(tǒng)的示例的表示的框圖，存儲卡7800包括至少一個半導體封裝。存儲卡7800包括諸如非易失性存儲器裝置的存儲器7810以及存儲器控制器7820。存儲器7810和存儲器控制器7820可存儲數(shù)據(jù)或讀取存儲的數(shù)據(jù)。存儲器7810和/或存儲器控制器7820包括設置在根據(jù)實施方式的半導體封裝中的一個或更多個半導體芯片。

存儲器7810可包括本公開的實施方式的技術(shù)所應用于的非易失性存儲器裝置。存儲器控制器7820可控制存儲器7810，使得響應于來自主機7830的讀/寫請求讀出所存儲的數(shù)據(jù)或者存儲數(shù)據(jù)。

圖34是示出包括根據(jù)實施方式的至少一個封裝的電子系統(tǒng)8710的示例的表示的 框圖。電子系統(tǒng)8710可包括控制器8711、輸入/輸出裝置8712和存儲器8713?？刂破?711、輸入/輸出裝置8712和存儲器8713可通過提供數(shù)據(jù)移動的路徑的總線8715來彼此聯(lián)接。

在實施方式中，控制器8711可包括一個或更多個微處理器、數(shù)字信號處理器、微控制器和/或能夠執(zhí)行與這些組件相同的功能的邏輯裝置?？刂破?711或存儲器8713可包括根據(jù)本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可包括從鍵區(qū)、鍵盤、顯示裝置、觸摸屏等中選擇出的至少一個。存儲器8713是用于存儲數(shù)據(jù)的裝置。存儲器8713可存儲要由控制器8711等執(zhí)行的數(shù)據(jù)和/或命令。

存儲器8713可包括諸如DRAM的易失性存儲器裝置和/或諸如閃存的非易失性存儲器裝置。例如，閃存可被安裝到諸如移動終端或臺式計算機的信息處理系統(tǒng)。閃存可構(gòu)成固態(tài)盤(SSD)。在這種情況下，電子系統(tǒng)8710可在閃存系統(tǒng)中穩(wěn)定地存儲大量數(shù)據(jù)。

電子系統(tǒng)8710還可包括接口8714，接口8714被配置為向通信網(wǎng)絡發(fā)送數(shù)據(jù)以及從通信網(wǎng)絡接收數(shù)據(jù)。接口8714可以是有線型或無線型的。例如，接口8714可包括天線或者有線或無線收發(fā)器。

電子系統(tǒng)8710可被實現(xiàn)為移動系統(tǒng)、個人計算機、工業(yè)計算機或者執(zhí)行各種功能的邏輯系統(tǒng)。例如，移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜式計算機、平板計算機、移動電話、智能電話、無線電話、膝上型計算機、存儲卡、數(shù)字音樂系統(tǒng)和信息發(fā)送/接收系統(tǒng)中的任一個。

如果電子系統(tǒng)8710是能夠執(zhí)行無線通信的設備，則電子系統(tǒng)8710可用在諸如CDMA(碼分多址)、GSM(全球移動通信系統(tǒng))、NADC(北美數(shù)字蜂窩)、E-TDMA(增強時分多址)、WCDMA(寬帶碼分多址)、CDMA2000、LTE(長期演進)和Wibro(無線寬帶互聯(lián)網(wǎng))的通信系統(tǒng)中。

為了例示性目的公開了本公開的實施方式。本領域技術(shù)人員將理解，在不脫離本公開和附圖的范圍和精神的情況下，可進行各種修改、添加和替代。

相關申請的交叉引用

本申請要求2015年8月10日提交于韓國知識產(chǎn)權(quán)局的韓國專利申請No.10-2015-0112607的優(yōu)先權(quán)，其整體以引用方式并入本文，如同在此充分闡述一樣。