本發(fā)明有關(guān)一種半導(dǎo)體封裝件，特別是指一種能提高產(chǎn)品合格率的電子封裝件及所應(yīng)用的半導(dǎo)體基板。

背景技術(shù)：

隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢。目前應(yīng)用于芯片封裝領(lǐng)域的技術(shù)繁多，例如芯片尺寸構(gòu)裝(chipscalepackage，簡稱csp)、芯片直接貼附封裝(directchipattached，簡稱dca)或多芯片模組封裝(multi-chipmodule，簡稱mcm)等覆晶型封裝模組、或?qū)⑿酒Ⅲw堆迭化整合為三維集成電路(3dic)芯片堆迭模組。

圖1為現(xiàn)有3dic式半導(dǎo)體封裝件1的剖面示意圖。如圖1所示，將多個半導(dǎo)體芯片11通過多個焊錫凸塊110設(shè)于一硅中介板(throughsiliconinterposer，簡稱tsi)10上，且形成一封裝層12于該硅中介板10上，以包覆該半導(dǎo)體芯片11，其中該硅中介板10具有多個導(dǎo)電硅穿孔(through-siliconvia，簡稱tsv)100及形成于該導(dǎo)電硅穿孔100上并電性連接這些焊錫凸塊110的線路重布層(redistributionlayer，簡稱rdl)101，以令該硅中介板10通過這些導(dǎo)電硅穿孔100與多個導(dǎo)電元件130結(jié)合至一封裝基板13上，并以底膠14包覆這些導(dǎo)電元件130。

然而，現(xiàn)有半導(dǎo)體封裝件1中，該硅中介板10的四個角落皆為直角，如圖1’所示，故該硅中介板10于封裝后，會因應(yīng)力集中而在各角落形成較大的芯片角落應(yīng)力(diecornerstress)，使其與該封裝層12之間會產(chǎn)生強大的應(yīng)力，如圖1’所示的虛線圓圈處s，導(dǎo)致該硅中介板10會沿四個角落處發(fā)生破裂(crack)、或因熱膨脹系數(shù)(coefficientofthermalexpansion，簡稱cte)不匹配(mismatch)而與該封裝層12分離，即產(chǎn)生脫層(delaminating)問題，造成該硅中介板10無法有效電性連接該半導(dǎo)體芯片11或無法通過可靠度測試，致使產(chǎn)品的合格率不佳。

此外，于封裝后，該硅中介板10的四個角落與該底膠14之間也會產(chǎn)生強大應(yīng)力，如圖1所示的虛線圓圈處k，導(dǎo)致該硅中介板10會沿四個角落處發(fā)生破裂或與該底膠14發(fā)生分離，致使產(chǎn)品的合格率不佳。

因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

技術(shù)實現(xiàn)要素：

鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種電子封裝件及半導(dǎo)體基板，以避免該半導(dǎo)體基板發(fā)生破裂或脫層的問題。

本發(fā)明的半導(dǎo)體基板，其包括：一基板本體，其具有至少一側(cè)面；以及至少一突出結(jié)構(gòu)，其自該基板本體的側(cè)面向外延伸。

本發(fā)明還提供一種電子封裝件，其包括：半導(dǎo)體基板，其包含有一基板本體及自該基板本體的側(cè)面向外延伸的至少一突出結(jié)構(gòu)；電子元件，其設(shè)于該半導(dǎo)體基板上；以及封裝層，其形成于該半導(dǎo)體基板上以包覆該電子元件。

前述的電子封裝件中，該半導(dǎo)體基板具有多個線路，以令該電子元件電性連接該線路。

前述的電子封裝件中，還包括封裝基板，其接置于該半導(dǎo)體基板用于設(shè)有該電子元件的另一側(cè)上。又包括形成于該封裝基板與該半導(dǎo)體基板間的底膠。

前述的電子封裝件及半導(dǎo)體基板中，該基板本體具有多個該側(cè)面，其交會形成有角落，以令該突出結(jié)構(gòu)形成于該角落上。

前述的電子封裝件及半導(dǎo)體基板中，該突出結(jié)構(gòu)與該基板本體一體成形。

前述的電子封裝件及半導(dǎo)體基板中，該突出結(jié)構(gòu)的輪廓由直線、曲線或其二者的組合所構(gòu)成。

前述的電子封裝件及半導(dǎo)體基板中，該突出結(jié)構(gòu)包含有一連接該基板本體側(cè)面的頸部與一連接該頸部的頭部。

由上可知，本發(fā)明的電子封裝件及半導(dǎo)體基板中，主要通過該突出結(jié)構(gòu)的設(shè)計，以分散該半導(dǎo)體基板與該封裝層(或底膠)之間的應(yīng)力，使該半導(dǎo)體基板消除應(yīng)力集中于角落的問題，故能避免該半導(dǎo)體基板于封裝后發(fā)生破裂或脫層等問題，因而能提高產(chǎn)品合格率。

此外，該突出結(jié)構(gòu)自該基板本體的側(cè)面向外延伸，故該突出結(jié)構(gòu)不會占用該基板本體的原本預(yù)定區(qū)域(如布設(shè)線路或設(shè)置電極墊的區(qū)域)，使該半導(dǎo)體基板的原本預(yù)定可用區(qū)域與性能均不受影響。

附圖說明

圖1為現(xiàn)有半導(dǎo)體封裝件的剖面示意圖；

圖1’為圖1的半導(dǎo)體封裝件省略底膠的上視示意圖；

圖2為本發(fā)明的半導(dǎo)體基板的上視示意圖；

圖2’為圖2的另一實施例；

圖2a至圖2d為圖2的不同實施例的局部放大圖；

圖3為本發(fā)明的半導(dǎo)體基板的制法的上視示意圖；

圖4為本發(fā)明的電子封裝件的剖面示意圖；以及

圖5為本發(fā)明的電子封裝件的制法的上視示意圖。

符號說明：

1半導(dǎo)體封裝件

10硅中介板

100導(dǎo)電硅穿孔

101線路重布層

11半導(dǎo)體芯片

110焊錫凸塊

12,42封裝層

13,43封裝基板

130,402,430導(dǎo)電元件

14,44底膠

2,2’,40半導(dǎo)體基板

20,20’,40’基板本體

20a,20a’,40c側(cè)面

20b角落

21突出結(jié)構(gòu)

21a頸部

21b頭部

210,210’直線

211曲線

3,5整版面板塊

30,50預(yù)切割道

30’,50’切割道

30”,50”預(yù)切割道材質(zhì)

4電子封裝件

40a第一表面

40b第二表面

400導(dǎo)電穿孔

401線路重布結(jié)構(gòu)

41電子元件

41a作用面

41b非作用面

410電極墊

w寬度

s,k虛線圓圈處。

具體實施方式

以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。

須知，本說明書所附圖所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實施的范疇。

圖2為本發(fā)明的半導(dǎo)體基板2的上視示意圖。如圖2所示，所述的半導(dǎo)體基板2包括有一基板本體20以及多個突出結(jié)構(gòu)21。

所述的基板本體20為含硅的板體，例如，硅中介板(throughsiliconinterposer，簡稱tsi)、主動芯片、被動芯片或玻璃基板。

于本實施例中，該基板本體20具有四個側(cè)面20a，如圖2所示的矩形輪廓。

所述的突出結(jié)構(gòu)21自該基板本體20的側(cè)面20a向外延伸。

于本實施例中，該基板本體20的四個側(cè)面20a于其交會處形成有四個角落20b，以令各該突出結(jié)構(gòu)21對應(yīng)形成于各該角落20b上。

此外，該突出結(jié)構(gòu)21包含有一連接該基板本體20的頸部21a與一連接該頸部21a的頭部21b，且該突出結(jié)構(gòu)21的輪廓由直線210,210’、曲線211或其二者的組合所構(gòu)成，如圖2a至圖2d所示。具體地，如圖2a及圖2d所示，該頸部21a呈鈍角多邊形；如圖2b及圖2c所示，該頸部21a呈圓弧形。因此，本實施例的突出結(jié)構(gòu)21由圓弧及/或多邊形所構(gòu)成。需注意，如圖2a及圖2d所示，該頸部21a的單一側(cè)至多十條直線210，以避免變成弧狀。

又，于其它實施例中，如圖2’所示的半導(dǎo)體基板2’，該基板本體20’僅具有一側(cè)面20a’，如圓形輪廓，且該突出結(jié)構(gòu)21的位置可依需求形成于該側(cè)面20a’的任一處上。

另外，該半導(dǎo)體基板2的制法如圖3所示，先提供一整版面板塊3，且該整版面板塊3包含多個基板本體20及多個預(yù)切割道30，且該預(yù)切割道30的寬度w約為80至120微米(μm)，再于這些預(yù)切割道30上形成光阻層后，以干式蝕刻方式，如反應(yīng)性離子蝕刻(reactiveionetching，簡稱rie)或等離子(plasma)方式，形成多個突出結(jié)構(gòu)21及切割道30’，之后移除該光阻層，再沿這些切割道30’進行切單制造方法以分離各該半導(dǎo)體基板2，最后移除該半導(dǎo)體基板2周圍的預(yù)切割道材質(zhì)30”。因此，該突出結(jié)構(gòu)21與該基板本體20一體成形。

本發(fā)明的半導(dǎo)體基板2,2’通過該突出結(jié)構(gòu)21的設(shè)計，以分散該半導(dǎo)體基板2,2’于后續(xù)封裝制造方法中所產(chǎn)生的應(yīng)力，使該半導(dǎo)體基板2,2’消除應(yīng)力集中于角落的問題，故能避免該半導(dǎo)體基板2,2’于封裝后發(fā)生破裂或脫層的問題，因而能提高產(chǎn)品合格率。

此外，該突出結(jié)構(gòu)21凸出于該基板本體20,20’的側(cè)面20a,20a’外，亦即該突出結(jié)構(gòu)21只占用預(yù)切割道30的區(qū)域，故該突出結(jié)構(gòu)21不會占用該基板本體20,20’的原本預(yù)定區(qū)域(如布設(shè)線路或設(shè)置電極墊的區(qū)域)，使該基板本體20,20’的原本預(yù)定可用面積與性能皆完全不受影響。

圖4為本發(fā)明的電子封裝件4的剖面示意圖。如圖4所示，所述的電子封裝件4包括有一半導(dǎo)體基板40、至少一電子元件41以及一封裝層42。

所述的半導(dǎo)體基板40如圖2所述的結(jié)構(gòu)，其基板本體40’定義有相對的第一表面40a與第二表面40b，且該半導(dǎo)體基板40的側(cè)面40c鄰接該第一表面40a與第二表面40b，使該突出結(jié)構(gòu)21自該側(cè)面40c向外延伸。

于本實施例中，該半導(dǎo)體基板40具有多個線路。例如，該基板本體40’中具有多個貫穿該第一與第二表面40a,40b(即連通該第一與第二表面40a,40b)的導(dǎo)電穿孔400。具體地，該導(dǎo)電穿孔400為導(dǎo)電硅穿孔(through-siliconvia，簡稱tsv)，且該導(dǎo)電穿孔400的兩端面分別齊平該基板本體40’的第一表面40a與第二表面40b。

此外，該半導(dǎo)體基板40的線路也可形成于該基板本體40’的第一表面40a上。例如，進行線路重布層(redistributionlayer，簡稱rdl)制造方法，以形成一線路重布結(jié)構(gòu)401，且該線路重布結(jié)構(gòu)401電性連接各該導(dǎo)電穿孔400。

所述的電子元件41設(shè)于該半導(dǎo)體基板40上，且該電子元件41為主動元件、被動元件或其二者組合等，其中，該主動元件為例如半導(dǎo)體芯片，且該被動元件為例如電阻、電容及電感。

于本實施例中，該電子元件41為半導(dǎo)體芯片，其具有相對的作用面41a與非作用面41b，該作用面41a具有多個電極墊410，使該電子元件41以其電極墊410通過含焊錫材料的導(dǎo)電元件402結(jié)合于該線路重布結(jié)構(gòu)401上。

所述的封裝層42形成于該半導(dǎo)體基板40上以包覆這些電子元件41與這些導(dǎo)電元件402。

于本實施例中，形成該封裝層42的材質(zhì)為聚酰亞胺(polyimide，簡稱pi)、干膜(dryfilm)、環(huán)氧樹脂(expoxy)或封裝材。

于另一實施例中，該電子封裝件4亦可包括一封裝基板43，其設(shè)于該半導(dǎo)體基板40用于設(shè)有該電子元件41的另一側(cè)上(即該基板本體40’的第二表面40b上)。具體地，該封裝基板43通過多個導(dǎo)電元件430結(jié)合并電性連接該半導(dǎo)體基板40的導(dǎo)電穿孔400，再形成底膠44于該封裝基板43與該半導(dǎo)體基板40之間以包覆這些導(dǎo)電元件430，并于后續(xù)制造方法中，形成多個焊球(圖略)于該封裝基板43下側(cè)，以供該電子封裝件4結(jié)合至一電路板(圖略)上。

另外，該電子封裝件4的制法如圖5所示(圖未示封裝層42)，先提供一整版面板塊5，該整版面板塊5包含多個基板本體40’及多個預(yù)切割道50，且該基板本體40’上設(shè)有該電子元件41；接著，于這些預(yù)切割道50上以蝕刻方式形成多個突出結(jié)構(gòu)21及切割道50’，之后沿這些切割道50’進行切單制造方法以分離各該半導(dǎo)體基板40，最后移除該電子封裝件4周圍的預(yù)切割道材質(zhì)50”?；蛘撸扔谠撜婷姘鍓K5形成多個突出結(jié)構(gòu)21及切割道50’，再于該基板本體40’上設(shè)置電子元件41。

需注意，干式蝕刻無法蝕刻該封裝層42，故可先形成這些突出結(jié)構(gòu)21及切割道50’，再形成該封裝層42。應(yīng)可理解地，也可先形成該封裝層42，再以其它方式形成這些突出結(jié)構(gòu)21及切割道50’。

本發(fā)明的電子封裝件4通過該突出結(jié)構(gòu)21的設(shè)計，以消除該半導(dǎo)體基板40的應(yīng)力集中，故于封裝后，該半導(dǎo)體基板40不會沿角落處發(fā)生破裂，且能避免因熱膨脹系數(shù)(cte)不匹配而與該封裝層42(或底膠44)發(fā)生分離的問題，因而該半導(dǎo)體基板40得以與該電子元件41及封裝基板43保持正常電性連接，并能通過可靠度測試，致能提高產(chǎn)品合格率。

此外，該突出結(jié)構(gòu)21凸出于該基板本體40’的使用區(qū)域外，亦即該突出結(jié)構(gòu)21只占用該預(yù)切割道50的區(qū)域，故該突出結(jié)構(gòu)21不會占用該基板本體40’的原本預(yù)定區(qū)域(如布設(shè)線路或設(shè)置電極墊的區(qū)域)，使該半導(dǎo)體基板40的可用面積與性能皆完全不受影響，亦即該基板本體40’的線路布設(shè)空間或設(shè)置該電子元件41的區(qū)域不受影響。

綜上所述，本發(fā)明的電子封裝件及半導(dǎo)體基板中，通過該突出結(jié)構(gòu)消除應(yīng)力集中的問題，以提升產(chǎn)品合格率，且該半導(dǎo)體基板的原本可用區(qū)域與性能均不受影響。

上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權(quán)利保護范圍，應(yīng)如權(quán)利要求書所列。