本發(fā)明涉及一種制造半導體封裝的方法。

背景技術(shù)：

半導體產(chǎn)業(yè)中，通過持續(xù)地降低最小特征尺寸，不斷改善各式各樣的電子元件(例如電晶體、二極管、電阻、電容等)的積體密度，這使得在一預(yù)定區(qū)域內(nèi)可以整合愈來愈多的元件。在部分應(yīng)用上，這些小型電子元件需要小型的封裝，以相較于以往的封裝占據(jù)較小的面積。

晶圓級封裝技術(shù)是一門先進的封裝技術(shù)，在晶圓上制作并測試晶粒，其后將晶圓切割單個化以用于表面安裝線的組裝。由于晶圓級封裝技術(shù)將整個晶圓視為一物件，而非單一個晶片或晶粒，因此，在執(zhí)行切割程序之前，已經(jīng)完成封裝與測試；更甚者，晶圓級封裝是如此先進的技術(shù)，其可以省略導線接合、晶粒安裝以及底部填充。借由晶圓級封裝技術(shù)，可以降低成本與制造時間，且晶圓級封裝的所得結(jié)構(gòu)可能與晶粒相等；因此，此技術(shù)符合電子裝置微小化的需求。

雖然上述的晶圓極封裝技術(shù)具有多種優(yōu)勢，但仍存有許多爭議而影響晶圓極封裝技術(shù)的接受程度。舉例而言，積體散出型晶圓級封裝(integratedfan-outwafer-levelpackaging；info-wlp)是一種正在發(fā)展的晶圓極封裝技術(shù)，其中晶圓級封裝的結(jié)構(gòu)與母板之間的材料的熱膨脹系數(shù)的差異(不匹配)是一種與結(jié)構(gòu)機械穩(wěn)定性相關(guān)的關(guān)鍵因素。cowos(chip-on-wafer-on-substrate)是另一種正在發(fā)展的晶圓極封裝技術(shù)，其中晶圓可能太薄而不容易以在封裝程序中處理，需要暫時性的貼合程序，其帶來額外的問題，例如殘膠或額外的成本與制造時間。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種制造半導體封裝的方法。在此方法的多個步驟中，形成了外圍部分作為把手，以在工藝中支撐薄的晶圓。由于此方法并不采用暫時性貼合技術(shù)，因此幾乎沒有使用粘膠。此外，由于此方法并未采用成模技術(shù)，因此熱膨脹系數(shù)的差異(不匹配)幾乎不產(chǎn)生影響。

本發(fā)明的部分實施方式提供一種制造半導體封裝的方法。該方法包含在晶圓中形成至少一個導電通孔，其中導電通孔具有第一端與相對第一端的第二端，其中晶圓具有第一表面與相對第一表面的第二表面，且導電通孔的第一端露出于晶圓的第一表面；研磨晶圓的第二表面以形成內(nèi)部分與環(huán)繞內(nèi)部分的外圍部分，其中內(nèi)部分的厚度比外圍部分的厚度??；以及蝕刻內(nèi)部分以露出導電通孔的第二端。

在本發(fā)明的一個或多個實施方式中，晶圓包含硅基板、上硅層以及內(nèi)埋介質(zhì)層。硅基板鄰近晶圓的第二表面。上硅層鄰近晶圓的第一表面。內(nèi)埋介質(zhì)層設(shè)置于硅基板與上硅層之間，其中在研磨之前，導電通孔延伸經(jīng)過上硅層與內(nèi)埋介質(zhì)層。

在本發(fā)明的一個或多個實施方式中，在研磨之前，導電通孔還延伸至硅基板的一部分。

在本發(fā)明的一個或多個實施方式中，研磨晶圓的第二表面包含研磨晶圓的硅基板。

在本發(fā)明的一個或多個實施方式中，蝕刻內(nèi)部分包含蝕刻硅基板的剩余部分，其中內(nèi)埋介質(zhì)層為蝕刻停止層。

在本發(fā)明的一個或多個實施方式中，內(nèi)埋介質(zhì)層是由二氧化硅所組成。

在本發(fā)明的一個或多個實施方式中，導電通孔包含導電柱以及環(huán)繞導電柱的絕緣層，其中方法還包含在蝕刻內(nèi)部分之后，蝕刻導電通孔的絕緣層。

在本發(fā)明的一個或多個實施方式中，導電通孔的絕緣層的厚度比晶圓的內(nèi)埋介質(zhì)層的厚度薄。

在本發(fā)明的一個或多個實施方式中，絕緣層與內(nèi)埋介質(zhì)層皆由二氧化硅所組成。

在本發(fā)明的一個或多個實施方式中，以濕蝕刻方式蝕刻晶圓的內(nèi)部分以及蝕刻導電通孔的絕緣層。

在本發(fā)明的一個或多個實施方式中，采用不同的濕蝕刻溶液蝕刻晶圓的內(nèi)部分以及蝕刻導電通孔的絕緣層。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含在晶圓的第一表面上形成圖案化金屬層，其中圖案化金屬層電性連接導電通孔。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含在晶圓的第一表面上形成焊接塊，其中焊接塊電性連接導電通孔。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含在蝕刻內(nèi)部分時，經(jīng)研磨的第二表面受到蝕刻，且方法還包含：在晶圓的經(jīng)蝕刻的第二表面上，形成至少一個焊接球，其中焊接球電性連接導電通孔。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含將至少一個封裝元件與晶圓的第一表面結(jié)合，其中封裝元件通過焊接塊電性連接導電通孔。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含移除晶圓的外圍部分；以及將晶圓切割成多個微型裝置，其中每個微型裝置包含封裝元件以及焊接球。

在本發(fā)明的一個或多個實施方式中，制造半導體封裝的方法還包含通過焊接球，將微型裝置的至少一個與基板結(jié)合。

在本發(fā)明的一個或多個實施方式中，導電通孔設(shè)置對應(yīng)于晶圓的內(nèi)部分。

在本發(fā)明的一個或多個實施方式中，導電通孔通過激光鉆孔、蝕刻、沉 積或其組合而形成。

在本發(fā)明的一個或多個實施方式中，內(nèi)部分的厚度在大約30微米至大約200微米之間，且外圍部分的厚度在大約300微米至大約800微米之間。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的制造半導體封裝的方法，外圍部分作為把手，以在工藝中支撐薄的晶圓。

附圖說明

圖1為根據(jù)本發(fā)明的一實施方式的用以制作半導體封裝的方法的流程圖。

圖2a至圖2l為根據(jù)本發(fā)明的一實施方式的在制作半導體封裝的多個階段的示意圖。

具體實施方式

以下將以圖式公開本發(fā)明的多個實施方式，為明確說明起見，許多實務(wù)上的細節(jié)將在以下敘述中一并說明。盡可能地，圖式與敘述中相同的標記數(shù)值用以表示相同或相似的部件。

當一個元件被稱為在…上時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在于兩者之中。相反地，當一個元件被稱為直接在另一元件，它是不能有其他元件存在于兩者的中間。

圖1為根據(jù)本發(fā)明的一實施方式的用以制作半導體封裝的方法的流程圖。本方法簡明地以步驟st1～st4描述。在一個或多個實施方式中，用以制作半導體封裝的方法可以在沒有步驟st4的狀況下執(zhí)行，且步驟可以其他加入圖1的步驟st1～st4中。

圖2a至圖2l為根據(jù)本發(fā)明的一實施方式的在制作半導體封裝的多個階段的示意圖。以下搭配圖2a至圖2l以及圖1中的步驟st1～st4詳細描述半導體封裝的制作程序。

參照圖2a。圖2a是晶圓100的剖面圖。晶圓100可以是絕緣上覆硅(silicon-on-insulator；soi)晶圓，其包含硅基板110、內(nèi)埋介質(zhì)層120以及上硅層130。上硅層130鄰近晶圓100的第一表面s1。硅基板110鄰近晶圓100的第二表面s2，其中第一表面s1與第二表面s2相對。內(nèi)埋介質(zhì)層120設(shè)置于硅基板110與上硅層130之間。在一個或多個實施方式中，內(nèi)埋介質(zhì)層120是由二氧化硅所組成，且硅基板110與上硅層130是由硅所組成。

同時參照圖1與圖2b。在步驟st1，至少一個導電通孔140形成于晶圓100內(nèi)。在一個或多個實施方式中，導電通孔140具有第一端e1與相對第一端e1的第二端e2。導電通孔140的第一端e1露出于晶圓100的第一表面s1。導電通孔140延伸經(jīng)過上硅層130與內(nèi)埋介質(zhì)層120。在一個或多個實施方式中，導電通孔140還延伸至硅基板110的一部分。

在一個或多個實施方式中，導電通孔140的位置是根據(jù)半導體封裝的結(jié)構(gòu)而設(shè)計。由于晶圓100將切割形成多個半導體封裝且晶圓100的外圍將被移除，導電通孔140可以設(shè)置均勻地位于晶圓100中，而不在晶圓100的外圍。詳細而言，導電通孔140對應(yīng)于晶圓100的內(nèi)部分ip(稍后圖2e中將繪示)設(shè)置。

實際上，在導電通孔140的形成過程中，可以先在晶圓100中形成第一通孔t1。第一通孔t1可穿過上硅層130、內(nèi)埋介質(zhì)層120以及一部分的硅基板110。接著，第一通孔t1可以填入介電材料。然候，在介電材料中形成第二通孔t2。第二通孔t2相比于第一通孔t1可具有較短的深度與直徑。最后，將倒電材料填入第二通孔t2中。據(jù)此，導電通孔140包含導電柱142以及環(huán)繞并覆蓋導電柱142的絕緣層144?？梢酝ㄟ^激光鉆孔、蝕刻、沉積或其組合而形成導電通孔140。此外，在形成導電通孔140的過程中，也可以采用額外的步驟，例如化學機械平坦化(chemicalmechanicalplanarization；cmp)工藝。

在一個或多個實施方式中，導電柱142是由導電材料所組成，例如鈦、鉬、鉻、銥、鋁、銅、銀、金或其組合或合金。絕緣層144是由介電材料所組成，例如氮化硅、氧化硅、氮氧化硅或其組合。

參考圖1與圖2c。第一圖案化金屬層150形成于晶圓100的第一表面s1上。第一圖案化金屬層150連接導電通孔140的第一端e1，因此與導電柱142電性連接。

在一個或多個實施方式中，第一圖案化金屬層150是由導電材料所組成，例如銅、鈦、銀。可以通過各種工藝形成第一圖案化金屬層150，例如微影、蝕刻以及其他現(xiàn)有的技術(shù)。

同時參照圖1與圖2d。至少一個焊接塊160形成于晶圓100的第一表面s1。詳細而言，在部分實施方式中，焊接塊160是形成于第一圖案化金屬層150上。于此，焊接塊160可以是或不是形成于導電通孔140的上表面。在一實施方式中，通過第一圖案化金屬層150，焊接塊160可以間接地與導電柱142電性連接。在另一實施方式中，焊接塊160可以直接地電性連接導電柱142。

在一個或多個實施方式中，焊接塊160可以由焊接劑所組成，焊接劑是一種易熔的金屬合金，用以連接多個金屬工作件，且具有相較于該工作件更低的熔點。舉例而言，焊接塊160可以由銅、鎳、無鉛焊接劑或含或不含銀的錫鉛合金所組成。

在一實施方式中，保護膜170可以接著形成于第一表面s1上，以暫時性地覆蓋并保護第一圖案化金屬層150與焊接塊160，以免在后續(xù)工藝中括傷與毀壞。保護膜170可由聚合物薄膜所組成，例如聚乙稀(polyethylene；pe)或乙烯─乙酸乙烯酯共聚物(ethylene-vinylacetate；eva)。在部分實施方式中，可以省略保護膜170，且在后續(xù)工藝中露出第一圖案化金屬層150與焊接塊160。

然后，將圖2d中的晶圓100上下翻轉(zhuǎn)，而以第二表面s2朝上。同時參照圖1、圖2e以及圖2f。在步驟st2中，研磨圖2d中的晶圓100的第二表面s2，以形成晶圓100的內(nèi)部分ip與環(huán)繞內(nèi)部分ip的外圍部分rp。內(nèi)部分ip的厚度比外圍部分rp的厚度薄。據(jù)此，晶圓100中形成凹槽r1，其中內(nèi) 部分ip作為凹槽r1的底部，外圍部分rp作為凹槽r1的墻壁。

具體而言，在研磨過程中，內(nèi)埋介質(zhì)層120以及上硅層130維持其狀態(tài)，晶圓100的硅基板110的一部分被研磨且移除，留下硅基板110的內(nèi)剩余部分112與外圍剩余部分114。外圍剩余部分114環(huán)繞內(nèi)剩余部分112，且外圍剩余部分114的厚度大于內(nèi)剩余部分112的厚度。因此，硅基板110的內(nèi)剩余部分112以及一部分的內(nèi)埋介質(zhì)層120與上硅層130形成內(nèi)部分ip，硅基板110的外圍剩余部分114以及另一部分的內(nèi)埋介質(zhì)層120與上硅層130形成外圍部分rp。

于此，實際應(yīng)用上，采用具有粗操表面且尺寸小于晶圓100的磨石510。磨石510牢牢地固定于砂輪520的下表面，其中砂輪520可上下移動并旋轉(zhuǎn)。如此一來，當砂輪520降低并旋轉(zhuǎn)時，磨石510將與半導體晶圓100的第二表面s2接觸以進行研磨。在部分實施方式中，可以不采用磨石510，而改以刀片形成凹槽r1。

在一個或多個實施方式中，內(nèi)部分ip的厚度在大約30微米至大約200微米之間，且外圍部分rp的厚度在大約300微米至大約800微米之間。

如此一來，晶圓100的內(nèi)部分ip具有適用于微型封裝的薄厚度。在后續(xù)工藝中，雖然具有該薄厚度的晶圓100的內(nèi)部分ip可能容易損壞且難以持握，但外圍部分rp可以支撐內(nèi)部分ip并作為晶圓100的握把。外圍部分rp使晶圓100可以在后續(xù)工藝中處理，且不必將晶圓100貼附至任何支撐板。因此，半導體封裝的工藝可以不遺留殘膠。

于此，在研磨工藝后，晶圓100可以具有粗糙的經(jīng)研磨的第二表面s2’。有鑒于外圍部分rp使化學機械平坦化工藝難以進行，此時，可以進行蝕刻工藝以使晶圓100的第二表面s2’平坦。

同時參照圖1與圖2g。在步驟st3中，蝕刻內(nèi)部分ip(如圖2e所示)以露出導電通孔140的第二端e2。詳細而言，蝕刻經(jīng)研磨的第二表面s2’。在本實施方式中，蝕刻并移除硅基板110的內(nèi)剩余部分112(如圖2e所示)，且 內(nèi)埋介質(zhì)層120與導電通孔140的絕緣層144作為蝕刻停止層，防止對上硅層130與導電柱142造成毀壞。因此，在蝕刻工藝后，晶圓可具有平坦的第二表面s2”，且導電通孔140的第二端e2露出于此第二表面s2”。

在本實施方式中，執(zhí)行濕蝕刻?？蓪⒂糜诠栉g刻的蝕刻液，例如氫氧化鉀、氫氧化四甲基銨(tetramethylammoniumhydroxide；tmah)或edp(ethylenediamenepyrocatecol)，注入凹槽r1，以蝕刻硅基板110(如圖2e所示)。在部分實施方式中，內(nèi)埋介質(zhì)層120與絕緣層144可以由氧化硅、氮化硅或其組合所組成，其可以對抗上述用于硅蝕刻的蝕刻液。

同時參照圖1以及圖2h。步驟st4中，蝕刻導電通孔140的絕緣層144。詳細而言，移除導電通孔140的上部分以露出導電柱142。在本實施方式中，采用濕蝕刻方式，且將用于蝕刻絕緣層144的蝕刻液注入凹槽r1，以移除絕緣層144。

在一實施方式中，導電通孔140的絕緣層144與內(nèi)埋介質(zhì)層120由相同材料所組成，例如氧化硅。蝕刻液可以是由氟化銨或氫氟酸所組成。絕緣層144與內(nèi)埋介質(zhì)層120可以同時蝕刻。于此，設(shè)計絕緣層144的厚度比內(nèi)埋介質(zhì)層120的厚度更薄，以使當絕緣層144被蝕刻以露出導電柱142時，仍有一部分的內(nèi)埋介質(zhì)層120維持不變。然而，不應(yīng)以此限制本發(fā)明的范圍，在部分實施方式中，導電通孔140的絕緣層144與內(nèi)埋介質(zhì)層120可由不同材料所組成。

參照圖2i。在一個或多個實施方式中，第二圖案化金屬層180可以形成于內(nèi)埋介質(zhì)層120上。如此一來，第二圖案化金屬層180電性連接于導電通孔140，更確切而言，電性連接于導電柱142。

在一個或多個實施方式中，第二圖案化金屬層180由導電材料，例如銅、鈦、銀等等所組成。各種工藝，例如微影、蝕刻以及其他現(xiàn)有的技術(shù)可用以形成第二圖案化金屬層180。

參照圖2j。至少一個焊接球190形成于經(jīng)蝕刻的第二表面s2”。在本實 施方式中，焊接球190形成于第二圖案化金屬層180上。通過第二圖案化金屬層180，焊接球190電性連接于導電通孔140。

在一個或多個實施方式中，焊接球190可由焊接劑所組成，焊接劑是一種易熔的金屬合金，用以連接多個金屬工作件，且具有相較于該工作件更低的熔點。舉例而言，焊接球190可以由無鉛焊接劑或含或不含銀的錫鉛合金所組成。

參照圖2k。將圖2j的保護膜170從晶圓100的第一表面s1上移除。接著，通過焊接塊160，將至少一個封裝元件200貼合至第一圖案化金屬層150。

據(jù)此，焊接塊160將封裝元件200內(nèi)的電路與晶圓100的第一圖案化金屬層150電性耦接。封裝元件200可以是包含邏輯電路、存儲電路或類似結(jié)構(gòu)的裝置晶粒?；蛘撸庋b元件200可包含各種封裝，包含貼合至各個中介層、封裝基板以及/或相似元件的晶粒。

如此一來，在工藝過程中，將外圍部分rp當作晶圓100的把手，可以達到晶圓上晶片(chip-on-wafer)。

在一實施方式中，多個封裝元件200可以陣列排列于支撐基板上。晶圓100可以放置于支撐基板上，其中第一表面朝向封裝元件200，且可以進行焊接程序以將晶圓100與封裝元件200接合。

在另一實施方式中，圖2j中的晶圓100可以上下翻轉(zhuǎn)，然后將多個封裝元件直接放置于晶圓100上，且可以進行焊接程序以將晶圓100與封裝元件200接合。

參考圖2l。將圖2k中的外圍部分rp從晶圓100上移除；將晶圓100切割成多個微型裝置100a，其中每個微型裝置100a包含至少一個封裝元件200以及至少一個焊接球190。接著，微型裝置100a可通過焊接球190與基板300接合。如此一來，形成一種cowos(chip-on-wafer-on-substrate)的結(jié)構(gòu)。

在一個或多個實施方式中，基板300可以是有機基板，例如電路板(printed circuitboard；pcb)或軟性電路板(flexibleprintedcircuitboard；fpcb)，但不應(yīng)以此限制本發(fā)明的范圍。在部分實施方式中，基板300也可以是無機基板，例如玻璃基板。

本發(fā)明的多個實施方式提出一種制造半導體封裝的方法。在此方法的多個步驟中，形成了外圍部分作為把手，以在工藝中支撐薄的晶圓。由于此方法并不采用暫時性貼合技術(shù)，因此幾乎沒有使用粘膠。此外，由于此方法并未采用成模技術(shù)，因此熱膨脹系數(shù)的差異(不匹配)幾乎不產(chǎn)生影響。

雖然本發(fā)明已經(jīng)以多種實施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種變動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求所界定者為準。