1.一種半導體器件，包括：
多鰭有源區(qū)，包括在基板中的N個子鰭；
雜質(zhì)區(qū)域，在所述子鰭上；以及
接觸插塞，在所述雜質(zhì)區(qū)域上，具有比所述多鰭有源區(qū)小的水平寬度，
其中所述N個子鰭包括在所述多鰭有源區(qū)的最外部中的第一子鰭和靠近所述第一子鰭的第二子鰭，并且
垂直于所述基板的表面且穿過所述接觸插塞的虛擬底邊緣的直線設置在所述第一子鰭和所述第二子鰭之間，或穿過所述第二子鰭，
并且其中所述接觸插塞的所述虛擬底邊緣限定在所述接觸插塞的側表面上延伸的相關線和與所述接觸插塞的最下端接觸且平行于所述基板的表面的水平線的交叉點處。
2.如權利要求1所述的半導體器件，其中所述子鰭上的所述雜質(zhì)區(qū)域包括相同導電類型的雜質(zhì)。
3.如權利要求1所述的半導體器件，其中所述N個子鰭彼此平行并具有相同的節(jié)距P，并且
所述接觸插塞的所述水平寬度為(N-3)P或更大并且(N-1.5)P或更小。
4.如權利要求1所述的半導體器件，其中所述N個子鰭包括所述第一子鰭、第N子鰭以及所述第二子鰭至第(N-1)子鰭，
所述第二子鰭至所述第(N-1)子鰭在所述第一子鰭和所述第N子鰭之間，并且
所述第一子鰭和所述第N子鰭定位在所述接觸插塞之外。
5.如權利要求4所述的半導體器件，其中所述接觸插塞交疊所述第二子鰭至所述第(N-1)子鰭。
6.如權利要求1所述的半導體器件，其中所述雜質(zhì)區(qū)域包括晶體生長半導體材料。
7.如權利要求1所述的半導體器件，還包括在所述接觸插塞和所述多鰭有源區(qū)之間的金屬硅化物層，
其中所述金屬硅化物層選擇性地存在于所述接觸插塞下面。
8.如權利要求1所述的半導體器件，還包括：
在所述基板中的器件隔離層，
其中所述器件隔離層包括：
在所述N個子鰭中的每兩個相鄰的子鰭之間的第一部分；和
在所述多鰭有源區(qū)之外的第二部分，
所述第二部分的下端比所述第一部分的下端低。
9.如權利要求1所述的半導體器件，其中N是在八至一千的范圍內(nèi)的整數(shù)。
10.如權利要求1所述的半導體器件，其中所述N個子鰭包括所述第一子鰭、第N子鰭和所述第二子鰭至第(N-1)子鰭，
所述第二子鰭至所述第(N-1)子鰭在所述第一子鰭和所述第N子鰭之間，并且
所述雜質(zhì)區(qū)域包括：
在所述第一子鰭上的第一雜質(zhì)區(qū)域；
在所述第二子鰭上的第二雜質(zhì)區(qū)域；
在所述第(N-1)子鰭上的第三雜質(zhì)區(qū)域；以及
在所述第N子鰭上的第四雜質(zhì)區(qū)域，
其中所述第二雜質(zhì)區(qū)域和所述第三雜質(zhì)區(qū)域中的第二導電類型雜質(zhì)的濃度高于所述第一雜質(zhì)區(qū)域和所述第四雜質(zhì)區(qū)域中的第二導電類型雜質(zhì)的濃度。
11.一種半導體器件，包括：
多鰭有源區(qū)，包括在基板中的N個子鰭；
柵電極，配置為交叉所述多鰭有源區(qū)；
源/漏區(qū)域，在所述子鰭上靠近所述柵電極；以及
接觸插塞，在所述源/漏區(qū)域上并具有小于所述多鰭有源區(qū)的寬度，
其中所述N個子鰭包括在所述多鰭有源區(qū)的最外部中的第一子鰭和靠近所述第一子鰭的第二子鰭，并且
垂直于所述基板的表面且穿過所述接觸插塞的虛擬底邊緣的直線設置在所述第一子鰭和所述第二子鰭之間，或者穿過所述第二子鰭，
并且其中所述接觸插塞的所述虛擬底邊緣限定在所述接觸插塞的側表面上延伸的相關線和與所述接觸插塞的最下端接觸且平行于所述基板的表面的水平線的交叉點處。
12.一種半導體器件，包括：
阱，在基板中并包括第一導電類型雜質(zhì)；
第一多鰭有源區(qū)，包括在所述阱中的N個子鰭；
第一雜質(zhì)區(qū)域，在所述子鰭上并包括與所述第一導電類型雜質(zhì)不同的第二導電類型雜質(zhì)；
第一接觸插塞，在所述第一雜質(zhì)區(qū)域上并具有比所述第一多鰭有源區(qū)小的水平寬度；以及
第二接觸插塞，連接到所述阱，
其中所述N個子鰭包括在所述多鰭有源區(qū)的最外部中的第一子鰭和靠近所述第一子鰭的第二子鰭，并且
垂直于所述基板的表面并穿過所述第一接觸插塞的虛擬底邊緣的直線設置在所述第一子鰭和所述第二子鰭之間，或者穿過所述第二子鰭，
并且其中所述第一接觸插塞的所述虛擬底邊緣限定在所述第一接觸插塞的側表面上延伸的相關線和與所述第一接觸插塞的最下端接觸且平行于所述基板的表面的水平線的交叉點處。
13.如權利要求12所述的半導體器件，還包括第二多鰭有源區(qū)，該第二多鰭有源區(qū)包括在所述阱中的M個子鰭，
其中M是在八至一千的范圍內(nèi)的整數(shù)，并且
所述第二接觸插塞定位在所述第二多鰭有源區(qū)上，并且
其中N是在八至一千的范圍內(nèi)的整數(shù)。
14.如權利要求13所述的半導體器件，其中所述第二接觸插塞的水平寬度小于所述第二多鰭有源區(qū)的水平寬度。
15.如權利要求13所述的半導體器件，還包括在所述第二多鰭有源區(qū)的所述M個子鰭上的第二雜質(zhì)區(qū)域，
其中所述第二雜質(zhì)區(qū)域在所述第二接觸插塞和所述M個子鰭之間。
16.如權利要求15所述的半導體器件，其中所述第二雜質(zhì)區(qū)域包括所述第一導電類型雜質(zhì)。
17.一種半導體器件，包括：
多鰭有源區(qū)，包括在基板中的N個子鰭；以及
接觸插塞，在所述多鰭有源區(qū)上并具有比所述多鰭有源區(qū)小的水平寬度，
其中所述N個子鰭中的至少一個具有大于水平寬度的垂直高度，
所述N個子鰭包括在所述多鰭有源區(qū)的最外部中的第一子鰭和靠近所述第一子鰭的第二子鰭，
垂直于所述基板的表面并穿過所述接觸插塞的虛擬底邊緣的直線設置在所述第一子鰭和所述第二子鰭之間，或穿過所述第二子鰭，
并且其中所述接觸插塞的所述虛擬底邊緣限定在所述接觸插塞的側表面上延伸的相關線和與所述接觸插塞的最下端接觸且平行于所述基板的表面的水平線的交叉點處，并且
所述N個子鰭彼此平行并具有相同的節(jié)距P。
18.一種半導體器件，包括：
在基板中的多個子鰭；
在所述多個子鰭上的多個雜質(zhì)區(qū)域；以及
在所述多個雜質(zhì)區(qū)域上的接觸插塞；其中
所述多個子鰭中的第一子鰭縱向地在從所述接觸插塞的第一側表面延伸的直線之外。
19.如權利要求18所述的半導體器件，其中所述多個子鰭中的最后一個子鰭縱向地在從所述接觸插塞的與所述第一側表面相反的第二側表面延伸的線之外。
20.如權利要求18所述的半導體器件，其中所述多個子鰭的數(shù)目是在8和1000的范圍內(nèi)的整數(shù)。
21.一種半導體器件，包括：
第一多鰭有源區(qū)，包括在基板中的N個子鰭；
多個第一雜質(zhì)區(qū)域，在所述N個子鰭上；
第一接觸插塞，在所述多個第一雜質(zhì)區(qū)域上，具有比所述第一多鰭有源區(qū)小的水平寬度；
第二多鰭有源區(qū)，包括在所述基板中的K個子鰭；
多個第二雜質(zhì)區(qū)域，在所述K個子鰭上；以及
第二接觸插塞，在所述多個第二雜質(zhì)區(qū)域上，
其中N是在八至一千的范圍內(nèi)的整數(shù)，并且K是在二至七的范圍內(nèi)的整數(shù),
其中所述N個子鰭包括在所述第一多鰭有源區(qū)的最外部中的第一子鰭 和靠近所述第一子鰭的第二子鰭，
其中垂直于所述基板的表面并穿過所述第一接觸插塞的第一虛擬底邊緣的第一直線設置在所述第一子鰭和所述第二子鰭之間，或者穿過所述第二子鰭，并且
其中所述第一接觸插塞的所述虛擬底邊緣限定在所述第一接觸插塞的側表面上延伸的相關線和與所述第一接觸插塞的最下端接觸且平行于所述基板的表面的水平線的交叉點處。
22.如權利要求21所述的半導體器件，其中所述第二接觸插塞交疊所述K個子鰭中的處于所述第二多鰭有源區(qū)的最外部的第一子鰭。
23.如權利要求21所述的半導體器件，其中所述N個子鰭上的所述第一雜質(zhì)區(qū)域包括相同導電類型的雜質(zhì)。
24.如權利要求21所述的半導體器件，其中所述N個子鰭包括所述第一子鰭、第N子鰭以及所述第二子鰭至第(N-1)子鰭，
所述第二子鰭至所述第(N-1)子鰭在所述第一子鰭和所述第N子鰭之間，并且
所述第一雜質(zhì)區(qū)域包括：
在所述第一子鰭上的第一雜質(zhì)區(qū)域；
在所述第二子鰭上的第二雜質(zhì)區(qū)域；
在所述第(N-1)子鰭上的第三雜質(zhì)區(qū)域；以及
在所述第N子鰭上的第四雜質(zhì)區(qū)域，
其中所述第二雜質(zhì)區(qū)域和所述第三雜質(zhì)區(qū)域中的第二導電類型雜質(zhì)的濃度高于所述第一雜質(zhì)區(qū)域和所述第四雜質(zhì)區(qū)域中的第二導電類型雜質(zhì)的濃度。
25.如權利要求21所述的半導體器件，其中所述N個子鰭彼此平行并具有相同的節(jié)距P，并且
所述第一接觸插塞的水平寬度為(N-3)P或更大并且(N-1.5)P或更小。