本發(fā)明關(guān)于一種互補金屬氧化半導(dǎo)體(complementary metal oxide semiconductor，CMOS)集成電路(integrated circuits，IC)，更具體地，關(guān)于一種使用始終上電N-井架構(gòu)的多電壓(multi-voltage,MV)CMOS IC。

背景技術(shù)：

對便攜式或移動電子系統(tǒng)來說能夠有較長的電池壽命是很重要的，兩次充電之間一般是幾個小時，但有時需要幾天或甚至到幾個星期。于是，當(dāng)下的便攜式系統(tǒng)所采用的CMOS IC通常需要更先進(jìn)的電能管理機制，其包含所謂的“部分?jǐn)嚯?partial power down，PPD)”的時段。在PPD時，系統(tǒng)未使用的部分(也就是，CMOS系統(tǒng)的一些區(qū)域)，一般稱作“斷電(power down，PD)域”，會被斷電來減少待機的電能消耗。“CMOS IC”與“CMOS系統(tǒng)”在本文中可互換使用。

當(dāng)CMOS IC的一個區(qū)域在PPD時被斷電，在該PD域的一些設(shè)備可能需要繼續(xù)運行，或保持“上電”，而其他CMOS設(shè)備則斷電。這些維持“上電”的設(shè)備被稱作“始終上電(always-on，AON)”單元。一般來說，AON單元由一個供電電壓供電，該供電電壓與其他在PPD時間斷電的CMOS單元供電的供電電壓不同。圖12是現(xiàn)有技術(shù)的PD域的部分1200的示意圖。具體地，PD域包含在PPD時被斷電的普通CMOS單元1210，還有在PPD時保持運行的AON單元1220。如圖12所示，CMOS單元1210具有p-型金屬氧化半導(dǎo)體(PMOS)源極端1211，其連接到供電 電壓“本地VDD”，該“本地VDD”在PPD時相對于PD域被禁用。另外，CMOS單元1220，具有PMOS源極端1221連接到供電電壓“全局(global)VDD”，該“全局VDD”在PDD時保持上電并相對于PD域可用。傳統(tǒng)地，CMOS單元的PMOS設(shè)備以“本地結(jié)(local tie)”的配置方式來連接到，也就是說，CMOS單元的PMOS設(shè)備的本體端(也就是，CMOS單元的N-井端)與PMOS設(shè)備的源極端相連。因此，PD域的傳統(tǒng)實施具有如圖12所示的AON單元，CMOS單元1210具有連接到本地VDD的NW端，其中CMOS單元1220具有連接到全局VDD的NW端。

本地VDD與全局VDD可具有不同的電壓水平。也就是說，CMOS單元1210的NW(N-well)端可偏置到跟CMOS單元1220的NW端不同的電壓水平。本領(lǐng)域內(nèi)都了解當(dāng)偏置在不同水平的兩個NW是在同個半導(dǎo)體基板上制造時，兩個NW不能并列排列且互相鄰接(abut)。相反，需要在兩個NW之間有一定的NW到NW的間隔(NW-to-NW spacing)，以此來適合地制造兩個NW。

圖13顯示圖12的示意圖中的兩個CMOS單元的物理實現(xiàn)1300，其可以在半導(dǎo)體基板上實現(xiàn)。如圖13所示，每個CMOS單元都具有各自的NW，一個偏置到本地VDD，另一個偏置到全局VDD。具體地，普通CMOS單元1310的NW端1351以及供電端1361連接到在PPD時要被禁用的本地供電，而AON CMOS單元1320的NW端1352與供電端1362連接到在PPD時仍然可用的全局供電。不管是一般操作時段還是PPD時段，AON單元的NW1342通過NW端3152偏置到全局VDD的電壓水平。另外，普通單元的NW1341通過NW端1351僅在一般操作時偏置到本地VDD的電壓水平。需要注意的是，兩個NW互不鄰接，因為全局VDD與本地VDD的電壓水平不同，兩個NW之間需要NW到NW的 間隔1380。

為了保證兩個分離NW之間有適當(dāng)?shù)腘W到NW的間隔，半導(dǎo)體制造者(工廠)普遍會采用一個NW到NW間隔設(shè)計規(guī)則。設(shè)計規(guī)則對于保證制造的半導(dǎo)體芯片的質(zhì)量很有必要。工廠根據(jù)一個數(shù)據(jù)庫來制造半導(dǎo)體芯片，數(shù)據(jù)庫包含了要制造的半導(dǎo)體電路的物理描述。數(shù)據(jù)庫以二維布線圖文件(layout design files)呈現(xiàn)，其描繪了半導(dǎo)體電路是要如何被物理地制造出來。布線圖可包含構(gòu)成電路的CMOS單元的尺寸與連接信息。在工廠實際開始把半導(dǎo)體設(shè)計轉(zhuǎn)換為物理產(chǎn)品之前，工廠會采用一組所謂的“設(shè)計規(guī)則”來檢查設(shè)計的布線數(shù)據(jù)庫(layout database)，以根據(jù)該布線數(shù)據(jù)庫確認(rèn)物理設(shè)計能夠通過制造流程忠實且令人滿意地實現(xiàn)。設(shè)計規(guī)則中包含了對NW到NW間隔的檢查，且物理布線需要通過檢查來確保要求的NW到NW間隔不會因偶然而忽略。

傳統(tǒng)地，在設(shè)計端，NW到NW間隔是被包含在AON單元布線中來保證符合NW間隔的設(shè)計規(guī)則檢查(design rule check，DRC)。圖14顯示傳統(tǒng)AON單元的2D布線1400的示意圖。如圖14所示，NW間隔1420與NW間隔1430(也就是說，沒使用到的硅片區(qū)域不包含NW)同時包含在布線的左側(cè)與右側(cè)。因此，當(dāng)與PD域內(nèi)其他CMOS單元放到一起時，NW到NW間隔自然在PD域的整體2D布線中各自的NW1510，1520，1530，1540，1550與1560中得到保證，就像圖15中的MV CMOS IC的2D布線。傳統(tǒng)的AON單元的2D布線1400也包含至少一個始終上電閥門(always-on tap，ATAP)1440，其設(shè)置在NW1410中，并用來連接到全局供電，以將NW1410偏置到全局VDD的電壓水平。另外，傳統(tǒng)的AON單元的2D布線1400還包含本地VDD金屬條1450與地(VSS)金屬條1460，使得其與鄰近的CMOS單元鄰接，即使本地VDD金屬條1450不是傳統(tǒng)AON單元的電性的一部分。

因為CMOS制造技術(shù)的不斷進(jìn)步，CMOS晶體管與單元的物理尺寸，或“門”都大幅減小。這種技術(shù)的進(jìn)步帶動了高集成度的CMOS IC以及系統(tǒng)，其可以將幾百萬甚至幾千萬的門集成在一個很小的半導(dǎo)體基板上?？墒?，需要的NW到NW間隔的縮小程度沒有如CMOS設(shè)備的縮小程度大。結(jié)果，寸土寸金的基板“土地”中被CMOS單元周圍需要的NW到NW的間隔所占據(jù)的比率越來越高。NW到NW間隔并沒有對CMOS系統(tǒng)的功能有所貢獻(xiàn)，而是作為系統(tǒng)的余量。以圖15的AON單元為例來說，AON單元布線可以總寬為3.78μm，其代表了28nm工藝的緩存單元。圖15中的左側(cè)與右側(cè)的單元的NW間隔可總共占據(jù)單元寬度的45％，也就是45％的單元面積。當(dāng)如圖15那樣AON單元與普通單元放在一起時，AON單元周圍的NW間隔也占據(jù)了很大的硅片面積。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明提供一種新型多電壓互補金氧半導(dǎo)體集成電路及相關(guān)方法。

一種多電壓互補金氧半導(dǎo)體(CMOS)集成電路，包含：多個第一CMOS單元，第一CMOS單元的每一包含用于接收本地供電電壓的供電端與用于接收全局供電電壓的N阱端，全局供電電壓與本地供電電壓不同；多個第二CMOS單元，第二CMOS單元的每一包含用于接收全局供電電壓的供電端與用于接收全局供電電壓的N阱端，第二CMOS單元包含多個始終上電單元；一個或多個N阱；以及一個或多個始終上電閥，其中第二CMOS單元中至少一個的N阱端以及第一CMOS單元中至少一個的N阱端包含一個或多個N阱中的第一N阱，且其中第一N阱用于通過設(shè)置于第一N阱中的一個或多個始終上電閥接收全局供電電壓。

一種設(shè)置多個始終上電閥的方法，用于多電壓互補金氧半導(dǎo)體 (CMOS)集成電路內(nèi)，該方法包含：決定最大允許閥間隔值X，其由制造多電壓CMOS集成電路的半導(dǎo)體技術(shù)所決定；根據(jù)多電壓CMOS集成電路的物理設(shè)計，決定全局電網(wǎng)的多個金屬條的金屬溝值Y；決定X是否不小于Y；以及回應(yīng)于X不小于Y的確認(rèn)，在金屬條的正下方設(shè)置始終上電閥，并且相鄰的始終上電閥之間隔不大于X。

本發(fā)明所提供的多電壓互補金氧半導(dǎo)體集成電路及相關(guān)方法能夠節(jié)省硅片面積。

本發(fā)明的這些及其他的目的對于本領(lǐng)域的技術(shù)人員來說，在閱讀了下述優(yōu)選實施例的詳細(xì)說明以后是很容易理解和明白的，所述優(yōu)選實施例通過多幅圖予以揭示。

附圖說明

圖1顯示本申請實施例一般操作下MV CMOS IC 100所采用的電能管理機制的示意圖。

圖2顯示MV CMOS IC 200中的兩個PD域的示意圖。

圖3顯示包含普通單元以及AON單元的MV CMOS IC 300。

圖4顯示根據(jù)本申請圖3的新設(shè)置的物理實現(xiàn)400。

圖5顯示本申請實施例的AON單元的2D布局500。

圖6顯示MV CMOS IC的2D布局600。

圖7顯示ATAP的2D布局700。

圖8顯示ATAP插入方法800的示意圖。

圖9顯示ATAP插入方法900的示意圖。

圖10顯示ATAP插入方法1000的示意圖。

圖11顯示本申請的實施例的設(shè)置MV CMOS IC的ATAP的流程1100。

圖12顯示先前技術(shù)的PD域的部分1200的示意圖。

圖13顯示圖12的示意圖中的兩個CMOS單元的物理實現(xiàn)1300。

圖14顯示傳統(tǒng)AON單元的2D布局1400的示意圖。

圖15顯示MV CMOS IC的2D布局1500的示意圖。

具體實施方式

本說明書及權(quán)利要求書使用了某些詞語代指特定的組件。本領(lǐng)域的技術(shù)人員可理解的是，制造商可能使用不同的名稱代指同一組件。本文件不通過名字的差別，而通過功能的差別來區(qū)分組件。在以下的說明書和權(quán)利要求書中，詞語“包括”是開放式的，因此其應(yīng)理解為“包括，但不限于...”。

總覽

圖1顯示本申請實施例的一般操作下MV CMOS IC 100所采用的電能管理機制的示意圖。MV CMOS IC 100包含域110，域120與域130，其中域110根據(jù)第一供電電壓操作，域120根據(jù)第二供電電壓來操作，域130根據(jù)第三供電電壓來操作。110，域120與域130中的一個或多個可配置在PPD時斷電。為了舉例而用，而非本申請的限制，如圖1所示，第一供電電壓是1.2V，第二供電電壓是1.0V，第三供電電壓是0.9V。根據(jù)本申請的不同實施例，第一，第二及第三供電電壓可根據(jù)具體實施具有不同數(shù)值。

當(dāng)MV CMOS IC 100的一個區(qū)域在PPD時被斷電，該區(qū)域操作所依賴的供電電壓被禁用，不再提供電流給該區(qū)域。這可通過將供電電源拉到地電位來實施，或把供電電源接到“高阻抗”狀態(tài)，或其他本領(lǐng)域熟知的方式?？墒?，不是所有PD區(qū)域內(nèi)的CMOS設(shè)備都被斷電，并基本 上不從電源電壓消耗電能。相反，PD區(qū)域內(nèi)的一些設(shè)備(即AON單元)會需要在PPD期間繼續(xù)運行，或保持“上電”。AON單元在PPD期間保持“上電”，是為了緩存穿過PD區(qū)域的連通網(wǎng)(feed-through net)，緩存高扇出網(wǎng)(high fan-out net)，以及緩存由保留寄存器(retention registers)控制的網(wǎng)。

圖2顯示MV CMOS IC 200中的兩個PD區(qū)域的示意圖。舉例來說，PD區(qū)域210包含AON緩存211。當(dāng)PD區(qū)域210的其他CMOS設(shè)備斷電，因此在PPD基本不消耗電流，AON緩存211還在正常工作中，來緩存從門251到門252的連通信號(feed-through signal)，門251與門252每個都在PD區(qū)域210之外。另外舉例來說，PD區(qū)域220包含AON緩存221及222，以及保留寄存器(retention register，RR)223。當(dāng)PD區(qū)域220中其他CMOS設(shè)備斷電時，在PPD內(nèi)基本不消耗電流。AON緩存221，222與RR223仍然在正常工作，以緩存并保留從門253及254接收的控制信號，門253與254是位于PD區(qū)域220之外。

顯然，例如圖2中的RR 223，AON緩存211,221及222等的AON單元，在正常操作時，不能夠使用PD區(qū)域內(nèi)的其他設(shè)備正常操作所用的供電電源，因為如前所述，在PPD內(nèi)PD區(qū)域的正常可用的供電電源已經(jīng)被禁用了。相反，AON單元需要在一個不同的供電電源下操作，一個在PPD也能繼續(xù)使用的供電電源。AON單元所依賴操作的不同供電電壓可具有與PPD時PD區(qū)域內(nèi)禁用的另一供電電源不同的電壓水平。一般地，始終上電的供電電壓的電壓水平比另一個供電電壓要高。

本申請目標(biāo)在于在例如圖1所示的MV CMOS IC 100那樣的MV CMOS IC中減少NW到NW間隔所占據(jù)的面積，其通過使用同樣的電壓將每個CMOS單元的NW端偏置，包含AON單元以及普通單元。具體地，對于普通CMOS單元來講，這些CMOS單元在PPD會被斷電，本 申請將傳統(tǒng)PMOS“本地結(jié)(local-tie)”的設(shè)置用新的設(shè)置來代替，新設(shè)置中用普通CMOS單元的供電電壓將NW偏置解耦合(decouple)。

如圖3所示，其顯示包含一個在PPD要被斷電的普通單元310以及一個在PPD仍然工作的AON單元320的MV CMOS IC 300。AON單元320具有供電端321以及NW端322都用來接收全局供電電壓，全局VDD350，其在MV CMOS IC 300的整個操作期間都可用。普通單元310，其供電端311連接到本地供電電壓，本地VDD360，其在PPD時不可用，其具有NW端312連接到全局VDD350。簡單來說，普通單元310的供電端311與NW端312不再“本地連接”在一起，而是每個都接收不同電壓。這個新的配置使得普通單元310的NW可以偏置到AON單元320同樣的電壓水平，兩者都偏置到全局VDD350的電壓水平。當(dāng)普通單元310與AON單元320的NW都偏置到同樣電壓水平時，這兩個NW經(jīng)過設(shè)計規(guī)則的允許來互相鄰接，或者，等同地，組成單個連續(xù)NW。這樣能得到有益的效果，傳統(tǒng)的“本地結(jié)”配置而需要的NW到NW間隔的要求被消除，因此節(jié)省了許多硅片面積。

圖4顯示根據(jù)本申請圖3的新設(shè)置的物理實現(xiàn)400。對應(yīng)普通單元310的普通單元410以及對應(yīng)AON單元320的AON單元420都在同一個半導(dǎo)體基板430上實現(xiàn)。相較于每個分離NW之間都具有NW到NW間隔，普通單元410與AON單元420布置在單個連續(xù)NW(N-well)440中，其作為普通單元410與AON單元420的共同NW端。NW440通過ATAP451與452偏置到全局VDD。普通單元410的供電端461電性耦接到本地VDD，因此在正常操作中工作，而在PPD斷電。另外，AON單元420的供電端462電性耦接到全局VDD，因此無論正常操作還是PPD時段都在全局VDD下操作。在一些實施例中，全局VDD可以比本地VDD的電壓高，因此供電端461與NW440之間的p-n結(jié)即便在正常操 作中也是反向偏置(reversely biased)的。

圖5顯示本申請實施例的AON單元的2D布線500。與圖14中傳統(tǒng)的AON單元的2D布線相比，圖5的2D布線500在面積上有顯著的節(jié)省，這是因為布線中消除了橫向鄰接(lateral abutting)的NW到NW間隔。本申請使得AON單元的2D布線500中的NW510充分伸展到左側(cè)與右側(cè)，鄰接到2D布線500的側(cè)邊520與530。當(dāng)2D布線500的一個或多個互相鄰接或鄰接一個或多個普通單元來形成如圖6所示的MV CMOS IC的2D布線600，這樣就不會因為NW到NW的間隔而損失硅片面積。2D布線600的每個CMOS單元，不管是AON單元還是普通單元，在各自的布線上橫向地與其他CMOS單元鄰接，以此來形成單個連續(xù)的NW區(qū)域610，且該區(qū)域610得到充分使用，而不在NW到NW間隔上浪費基板面積。與圖14類似，ATAP540用來偏置NW510到全局VDD水平。本地VDD金屬條550與地電壓(VSS)金屬條560也包含于AON單元的2D布線500中，以使得鄰接到附近的CMOS單元，即便本地VDD金屬條550沒有電性連接到AON單元320與420。

而AON單元420的ATAP452可被包含于500，就如同ATAP540一樣，一個或多個ATAP，例如普通單元410的ATAP451，可根據(jù)需要被加入，或插入到2D布線600的不同區(qū)域來保證單個連續(xù)NW610的恰當(dāng)偏置。ATAP451可具有如圖7所示的2D布線700。ATAP的2D布線700包含ATAP740，其位于NW710內(nèi)，并用來將NW710偏置到全局供電電壓水平(全局VDD)。本地VDD金屬條750與地電壓(VSS)金屬條760也被包含于ATAP的2D布線700，來使其鄰接到附近的CMOS單元，即便本地VDD金屬條740不是ATAP電性的一部分。不同的單元的鄰接一般由自動的布線(place-and-route，PNR)流程來執(zhí)行，以實現(xiàn)設(shè)計的MV CMOS IC各種設(shè)備間的電性連接。

ATAP的2D布線700的每個部分的尺寸與鄰接該ATAP的附近CMOS單元的對應(yīng)部分的尺寸大致相同。這是為了方便ATAP與附近CMOS單元相鄰接。舉例來說，圖7的NW710在2D布線700的橫向側(cè)邊720與730的尺寸與圖5的NW510在2D布線500的橫向側(cè)邊520與530的尺寸一樣。類似的，每個本地VDD金屬條750與VSS金屬條760的橫向側(cè)邊720與730的尺寸與對應(yīng)的本地VDD金屬條550與VSS金屬條560的橫向側(cè)邊520與530的尺寸一樣。而且，NW710與VSS金屬條760之間的距離與NW510與VSS金屬條560之間的距離一樣，在NMOS設(shè)備所在的位置。

圖8顯示在MV CMOS IC的2D布線中插入ATAP的示例方法800。多個CMOS單元，例如普通以及AON單元，由PNR而鄰接在一起，來形成圖8中一個或多個連續(xù)NW。ATAP需要加入，或插入到2D布線中。2D布線包含電網(wǎng)(power grid)，其包含承載始終上電的全局供電電壓(全局VDD)的金屬條810。金屬條依靠金屬溝(metal pitch)850而彼此分離。金屬溝850的值，如圖8中所標(biāo)的“Y”，一般是由兩個相鄰金屬條810的中心到中心距離(center-to-center distance)來確定的。當(dāng)兩個相鄰金屬條810具有同樣金屬寬度時，如圖8中所示，Y的值也可由兩個相鄰金屬條810的邊到邊距離(edge-to-edge distance)來等同確定，如圖8所示。ATAP820直接插入到全局電網(wǎng)的金屬條810之下。每個ATAP820都通過一個或多個堆疊的電力通孔830電性耦接到全局電網(wǎng)，電力通孔830位于ATAP820與在ATAP820正上方的對應(yīng)金屬條810之間。堆疊的電力通孔830用來達(dá)到更好的布線效率及/或減少整個管芯尺寸(die size)。

對于大多數(shù)半導(dǎo)體處理技術(shù)，一般會有稱作“閂鎖規(guī)則(latch-up rule)”的設(shè)計規(guī)則，來控制任意兩個相鄰NW閥(tap)之間的最大允許距離(X)。也就是說，當(dāng)兩個相鄰NW閥之間的距離比X大時，這些NW就會發(fā)生 閂鎖(latch-up)，導(dǎo)致不想要的電路行為。顯然，對于ATAP插入方法800為了通過閂鎖規(guī)則，需要金屬溝850(Y)不能大于X。

ATAP插入方法800是一個閥插入(tap insertion)的所謂的“線性方式”的實施例，其意味著ATAP依照全局電網(wǎng)的金屬條810對齊，且每個金屬條810上的ATAP的數(shù)目是一樣的。另一個不破壞閂鎖規(guī)則的閥插入方法，稱作“交錯方式”，可用來減少需要的tap。圖9顯示交錯方式的ATAP插入方法900。如ATAP插入方法800，ATAP插入方法900也具有下方的ATAP910，且對應(yīng)組成全局電網(wǎng)的金屬條910。差別在于交錯方式的ATAP插入方法900相對線性方式ATAP插入方法800，只用了一半數(shù)量的ATAP，且在圖9中的ATAP相對于全局電網(wǎng)是交錯而非線性對應(yīng)。

理想情況下，ATAP應(yīng)位于全局電網(wǎng)的金屬條的正下方，使得堆疊的通孔能被用來原地不動地(in-situ)連接ATAP與全局電網(wǎng)，如圖8與9所示?？墒牵谝恍┣樾蜗?，ATAP可能沒有辦法處于全局電網(wǎng)的金屬條的正下方，這就需要金屬段(metal segment)來連接全局供電到ATAP。圖10顯示ATAP插入方法1000的示意圖。對于如圖10的MV CMOS IC布線，金屬溝Y1050比相鄰NW閥間最大允許距離(maximum allowable distance)X更大，這是由閂鎖設(shè)計規(guī)則決定的。因此，僅僅把ATAP1020插入到全局電網(wǎng)的金屬條1010的正下方是不夠的。更多ATAP，例如ATAP1025，需要被插入，以符合閂鎖規(guī)則。ATAP1025這樣就不對齊金屬條1010，而需要通過金屬段(metal segment)1040連接到至少一個金屬條1010。

圖11顯示本申請的實施例的設(shè)置MV CMOS IC的ATAP的流程1100。流程1100可包含一個或多個操作，動作或功能，由一個或多個方塊1110，1120，1130，1140與1150來表示。雖然以分離的方塊來表示，但流程 1100的各方塊可以被分割出額外的方塊，或合并為更少的方塊，或被刪除，這取決于需要實施的具體情況。流程1100可從方塊1110開始。

在方塊1110，流程1100可涉及確定最大允許閥間隔值(maximum allowable tap spacing value，X)，其由制造MV CMOS IC的半導(dǎo)體技術(shù)決定。流程1100可從方塊1110運行到方塊1120。

在方塊1120，流程1100可涉及根據(jù)MV CMOS IC的物理設(shè)計，確定全局電網(wǎng)的多個金屬條的金屬溝值(metal pitch value，Y)。

在方塊1130，流程1100可涉及確定X是否不小于Y。流程1100可從方塊1130運行到1140，以回應(yīng)于X不小于Y的確認(rèn)。另外，流程1100可從方塊1130運行到1150，以回應(yīng)于X小于Y的確認(rèn)。

在方塊1140，流程1100可涉及設(shè)置ATAP于多個金屬條的正下方，且在相鄰ATAP之間的間隔保持不大于X，且滿足其他半導(dǎo)體技術(shù)所要求的設(shè)計規(guī)則。

在方塊1150，流程1100可涉及將每個ATAP依照相距不大于X的距離設(shè)置，且符合其他半導(dǎo)體技術(shù)所要求的設(shè)計規(guī)則。

在一些實施例中，流程1100可涉及將ATAP按照線性方式對應(yīng)全局電網(wǎng)設(shè)置。

在一些實施例中，流程1100可涉及將ATAP按照交錯方式對應(yīng)全局電網(wǎng)設(shè)置。

在一些實施例中，流程1100可涉及基于一組閂鎖設(shè)計規(guī)則來確定最大允許閥間隔值(X)。

在一些實施例中，確定金屬溝值(Y)的動作可包含確定全局電網(wǎng)的多個金屬條中的兩個相鄰金屬條之間中心到中心距離(center-to-center distance)中的最大值。

本申請?zhí)攸c。

綜上所述，本申請的部分特點如下：

一方面，MV CMOS IC可包含多個第一CMOS單元，多個第二CMOS單元，一個或多個NW以及一個或多個ATAP。每個第一CMOS單元可包含用來接收本地供電電壓的供電端。每個第一CMOS單元還包含用來接收全局供電電壓的NW端。全局供電電壓可以不同于本地供電電壓。第二CMOS單元可包含AON CMOS單元。每個第二CMOS單元可包含用來接收全局供電電壓的供電端。每個第二CMOS單元還包含用來接收全局供電電壓的NW端。至少一第二CMOS單元的NW端與至少一第一CMOS單元的NW端可在一個或多個NW中的一個第一NW中形成。第一NW可通過在第一NW中的一個或多個ATAP來接收全局供電電壓。

在一些實施例中，多個第一CMOS單元與多個第二CMOS單元用來通過操作的整個時段來接收全局供電電壓。另外，多個第一CMOS單元可用來在操作的部分時間而非整個時段，來接收本地供電電壓。

在一些實施例中，多個第二CMOS單元的每個NW端與多個第一CMOS單元的每個NW端可設(shè)置在第一NW中。

在一些實施例中，一個或多個NW可形成單個連續(xù)NW。

在一些實施例中，多個第一CMOS單元的每個可在各供電端與各NW端之間包含一p-n結(jié)。另外，p-n結(jié)可以是反向偏置的。

在一些實施例中，多個第二CMOS單元中至少一個可用來執(zhí)行緩存，反向器，時鐘單元，隔離單元，連接單元(tie cell)，電能開關(guān)頭(power switch header)，或電壓轉(zhuǎn)換器的功能。

在一些實施例中，多個CMOS單元中的每個可包含延伸到2D布線的兩個橫向側(cè)邊的NW區(qū)域。另外，2D布線的兩個橫向側(cè)邊的每個可用來鄰接多個第二CMOS單元及多個第一CMOS單元中的第二或第一CMOS 單元，而在各自第二CMOS單元與相鄰的第二或第一CMOS單元之間沒有NW到NW間隔。

在一些實施例中，MV CMOS IC可更包含全局電網(wǎng)。全局電網(wǎng)可包含多個金屬條，每個承載著全局供電電壓。另外，第二CMOS單元的每個的對應(yīng)供電端可通過全局電網(wǎng)電性耦接到全局供電電壓。

在一些實施例中，MV CMOS IC可更包含半導(dǎo)體基板與一個或多個堆疊電力通孔。多個第一CMOS單元與多個第二CMOS單元可形成于半導(dǎo)體基板上。另外，當(dāng)從垂直于半導(dǎo)體基板的主表面的角度看時，一個或多個ATAP可設(shè)置在全局電網(wǎng)的多個金屬條的至少一個的正下方。而且，全局電網(wǎng)的多個金屬條的至少一個可通過一個或多個堆疊電力通孔耦接到一個或多個ATAP。

在一些實施例中，一個或多個ATAP依據(jù)全局電網(wǎng)以線性方式設(shè)置。

在一些實施例中，一個或多個ATAP依據(jù)全局電網(wǎng)以交錯方式放置。

另一方面，MV CMOS IC的設(shè)置ATAP的方法可包含確定最大允許閥間隔值(X)，該值由制造MV CMOS IC的半導(dǎo)體技術(shù)所決定。該方法還包含根據(jù)MV CMOS IC的物理設(shè)計確定全局電網(wǎng)的多個金屬條的金屬溝值。該方法還包含確定X不小于Y。當(dāng)確定X不小于Y時，該方法可涉及將ATAP設(shè)置在多個金屬條的正下方，多個金屬條中相鄰的間隔不大于X，且符合其他半導(dǎo)體技術(shù)的設(shè)計規(guī)則。

在一些實施例中，當(dāng)確定X小于Y時，該方法可涉及將每個ATAP彼此以不大于X的距離分開放置，且符合其他半導(dǎo)體技術(shù)的設(shè)計規(guī)則。

在一些實施例中，ATAP可依照全局電網(wǎng)以線性方式放置。

在一些實施例中，ATAP可依照全局電網(wǎng)以交錯方式放置

在一些實施例中，最大允許閥間隔值(X)可基于一組閂鎖設(shè)計規(guī)則決定。

在一些實施例中，確定金屬溝值(Y)可包含用全局電網(wǎng)的多個金屬條中任意兩個相鄰金屬條之間的中心到中心距離的最大值來確定金屬溝值(Y)。

注意事項

本文描述的主題有時展示包含的不同組件，或連接到不同其他組件。需要了解，這樣的描繪的架構(gòu)僅僅是為了舉例說明，實際上，可以采用許多其他的架構(gòu)來實施并實現(xiàn)同樣功能。從概念上說，任何實現(xiàn)同樣功能的組件的安排都是有效“相關(guān)的”，只要期望的功能可以達(dá)到。而且，任何兩個組合來實現(xiàn)一特定功能的組件都可以被看作是彼此“相關(guān)”，只要期望的功能達(dá)到，無論架構(gòu)或中間組件。同樣，兩個如此相關(guān)的組件可被看作是“功能性連接”，或“功能上連接”到彼此，來達(dá)到期望的功能，任何兩個能夠如此相關(guān)的組件也可被看作“功能性連接”到彼此來達(dá)到期望的功能。功能性連接的具體實施例包含，但不限于物理上相連，以及/或物理上交互的組件，以及/或無線可交互的，以及/或無線交互的組件，以及/或邏輯交互，以及或邏輯可交互組件。

而且，應(yīng)了解本領(lǐng)域技術(shù)人員，總體來說，本文所用的詞匯，特別是權(quán)利要求中所用的，例如后附的權(quán)利要求，總體上應(yīng)被解讀為“開方式”詞匯，例如，詞匯“包含”應(yīng)該被解讀為“包含但不限于”，而詞匯“具有”也應(yīng)被解讀為“至少有”，詞匯“包括”應(yīng)該被解讀為“包含但不限于”等等。

本領(lǐng)域的技術(shù)人員將注意到，在獲得本發(fā)明的指導(dǎo)之后，可對所述裝置和方法進(jìn)行大量的修改和變換。相應(yīng)地，上述公開內(nèi)容應(yīng)該理解為，僅通過所附加的權(quán)利要求的界限來限定。