本說明書所公開的技術(shù)涉及一種絕緣柵型開關(guān)元件的制造方法。

背景技術(shù)：

已知有被配置于溝槽內(nèi)的柵電極的絕緣柵型開關(guān)元件(例如，IGBT(Insulated Gate Bipolar Transistor：絕緣柵雙極性晶體管)、MOSFET(Metal Oxide Silicon Field Effect Transistor：金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等)。作為這種絕緣柵型開關(guān)元件的制造方法，而存在如下技術(shù)，即，在半導(dǎo)體基板中形成n型或p型的擴散層，接著以貫穿所形成的擴散層的方式來形成溝槽，之后，在溝槽內(nèi)形成柵極絕緣膜和柵電極。但是，在該制造方法中，在形成柵極絕緣膜的工序中，擴散層中的雜質(zhì)會被柵極絕緣膜吸收，或者雜質(zhì)會從柵極絕緣膜被排出到擴散層中。因此，存在如下問題，即，在溝槽附近(即，柵極絕緣膜附近)的半導(dǎo)體層中，擴散層的雜質(zhì)濃度不穩(wěn)定，絕緣柵型開關(guān)元件的特性不穩(wěn)定。相對于此，還已知一種如下的制造方法，即，先形成溝槽，接著在溝槽內(nèi)形成柵極絕緣膜和柵電極，之后，向溝槽的周圍的半導(dǎo)體層注入雜質(zhì)，從而形成擴散層。在該制造方法中，在形成柵電極的工序中，在溝槽內(nèi)和半導(dǎo)體基板的表面上堆積電極層(例如，多晶硅)，之后，將半導(dǎo)體基板的表面上的電極層去除，而使電極層(即，柵電極)殘存在溝道內(nèi)。為了去除半導(dǎo)體基板的表面上的電極層，溝槽內(nèi)的電極層(柵電極)將被過多地蝕刻。因此，在蝕刻后，柵電極的上端將位于與半導(dǎo)體基板的表面相比而靠下側(cè)處，并在柵電極的上部形成有凹部。例如，如圖8所示，在溝槽40內(nèi)的柵電極44的上部將形成有凹部70。當(dāng)以此方式在柵電極的上部上存在有凹部時，在之后的雜質(zhì)注入工序中，在溝槽附近的半導(dǎo)體層中將局部較深地注入有雜質(zhì)。另外，雖然在圖8中例示了向半導(dǎo)體基板斜向地注入雜質(zhì)的工序，但即使是在相對于半導(dǎo)體基板而垂直地注入雜質(zhì)的工序中，如果存在凹部，則在溝槽附近的半導(dǎo)體層中也將局部較深地注入有雜質(zhì)。當(dāng)以此方式在溝槽附近的半導(dǎo)體層中局部較深地注入有雜質(zhì)時，將存在如下的問題，即，在溝槽附近的半導(dǎo)體層中雜質(zhì)濃度不穩(wěn)定，絕緣柵型開關(guān)元件的特性不穩(wěn)定。如此，在上述的任一制造方法中，均存在難以正確地對溝槽附近的半導(dǎo)體層的雜質(zhì)濃度進行控制，從而絕緣柵型開關(guān)元件的特性不穩(wěn)定的問題。

在專利文獻1中公開了一種解決上述問題的絕緣柵型開關(guān)元件的制造方法。在該制造方法中，采用以下方式來形成柵電極并且在柵電極的周圍注入雜質(zhì)。首先，在半導(dǎo)體基板的表面上形成溝槽。接下來，形成對溝槽的內(nèi)表面進行覆蓋的柵極絕緣膜。接下來，在溝槽內(nèi)和半導(dǎo)體基板的表面上堆積電極層。此時，在溝槽的上部的電極層的表面上形成有凹陷。接下來，對電極層的表面進行研磨，從而使半導(dǎo)體基板的表面上的電極層變薄。通過研磨，而使凹陷消失，從而使電極層的表面被平坦化。接下來，向從溝槽內(nèi)的電極層跨至半導(dǎo)體基板的范圍內(nèi)注入雜質(zhì)。在此，從平坦化的表面?zhèn)茸⑷腚s質(zhì)。由于在電極層的表面并不存在凹陷，因此能夠在溝槽內(nèi)的電極層與半導(dǎo)體基板中以均勻的深度來注入雜質(zhì)。接下來，通過蝕刻，而去除半導(dǎo)體基板的表面上(即，溝槽的外部)的電極層。殘存于溝槽內(nèi)的電極層成為柵電極。接下來，通過熱處理，而使被注入到半導(dǎo)體基板中的雜質(zhì)活性化。由此，在溝槽的周圍形成了擴散層。在雜質(zhì)注入工序中，由于在溝槽內(nèi)的電極層與半導(dǎo)體基板中以均勻的深度注入了雜質(zhì)，因此能夠抑制溝槽附近處的擴散層的雜質(zhì)濃度的偏差。接下來，使溝槽內(nèi)的柵電極的表層部氧化，從而形成蓋絕緣膜。蓋絕緣膜被形成為，用于防止在之后的制造工序中柵電極的組成物向外部擴散的情況。通過蓋絕緣膜，而防止了柵電極的特性發(fā)生變化的情況。之后，通過形成其他所需要電極、絕緣層、擴散層等，從而制造出絕緣柵型開關(guān)元件。如以上說明的那樣，根據(jù)專利文獻1的制造方法，能夠在柵電極及其附近的半導(dǎo)體層中以均勻的深度來注入雜質(zhì)。因此，能夠正確地對溝槽附近的半導(dǎo)體層的雜質(zhì)濃度進行控制，從而能夠抑制絕緣柵型開關(guān)元件的特性的偏差。

在先技術(shù)文獻

專利文獻

專利文獻1：國際公開第WO/2013/121519號說明書

技術(shù)實現(xiàn)要素：

發(fā)明所要解決的課題

在專利文獻1的技術(shù)中，在向半導(dǎo)體基板注入雜質(zhì)從而形成擴散層之后，使溝槽內(nèi)的柵電極的表層部氧化而形成蓋絕緣膜。在使電極層的表層部氧化時，對半導(dǎo)體基板進行熱處理。即，在形成擴散層之后，對半導(dǎo)體基板進行熱處理。因此，擴散層中的雜質(zhì)在用于形成蓋絕緣膜的熱處理期間會在半導(dǎo)體基板中擴散。其結(jié)果為，通過用于形成蓋絕緣膜的熱處理，而使擴散層擴大。因此，在該制造方法中，難以在半導(dǎo)體基板中形成較小的擴散層，從而難以實現(xiàn)絕緣柵型開關(guān)元件的小型化。因此，在本說明書中，提供一種能夠正確地對溝槽附近的半導(dǎo)體層的雜質(zhì)濃度進行控制，并且能夠?qū)崿F(xiàn)絕緣柵型開關(guān)元件的小型化的制造方法。

用于解決課題的方法

本說明書所公開的絕緣柵型開關(guān)元件的制造方法具有：溝槽形成工序、柵極絕緣膜形成工序、電極層堆積工序、研磨工序、蓋絕緣膜形成工序、雜質(zhì)注入工序。在所述溝槽形成工序中，在半導(dǎo)體基板的表面上形成溝槽。在所述柵極絕緣膜形成工序中，在所述溝槽內(nèi)形成柵極絕緣膜。在電極層堆積工序中，在所述柵極絕緣膜形成后，在所述溝槽內(nèi)和所述表面上堆積由半導(dǎo)體構(gòu)成的電極層。在所述研磨工序中，通過對所述電極層進行研磨，從而去除所述表面上的所述電極層而使其基底層露出。在所述蓋絕緣膜形成工序中，在使所述基底層露出之后，通過對所述半導(dǎo)體基板進行熱處理而在所述溝槽內(nèi)的所述電極層的表層部上形成蓋絕緣膜。在所述雜質(zhì)注入工序中，在形成所述蓋絕緣膜之后，自所述表面?zhèn)认驈乃鰷喜蹆?nèi)的所述電極層跨至所述半導(dǎo)體基板的范圍內(nèi)注入雜質(zhì)。

另外，在電極層堆積工序(即，在半導(dǎo)體基板的表面上堆積電極層的工序)中，既可以在半導(dǎo)體基板的表面上直接堆積電極層，也可以在半導(dǎo)體基板的表面上形成其他層(例如，絕緣層等)并在該其他層上堆積電極層。此外，上述的基底層是指，被形成在電極層之下的層。基底層既可以為與電極層直接接觸的層，也可以為與電極層直接接觸的層的更下方的層。此外，基底層也可以為半導(dǎo)體基板本身。

在該制造方法中，在電極層堆積工序中，在溝槽內(nèi)和半導(dǎo)體基板的表面上堆積電極層之后，在研磨工序中對電極層進行研磨。在研磨工序中，去除半導(dǎo)體基板的表面上的電極層而使其基底層露出。因此，在研磨工序后，殘存于溝槽內(nèi)的電極層的表面和基底層的表面構(gòu)成了平坦的平面。殘存于溝槽內(nèi)的電極層為柵電極。接下來，通過對半導(dǎo)體基板進行熱處理，從而使溝槽內(nèi)的電極層的表層部(即，露出的表面)氧化。由此，形成蓋絕緣膜。由于蓋絕緣膜形成前的電極層的表面和基底層的表面構(gòu)成了平坦的平面，因此蓋絕緣膜的表面和基底層的表面也構(gòu)成了平坦的平面。接下來，在雜質(zhì)注入工序中，自半導(dǎo)體基板的表面?zhèn)?即，被研磨的表面?zhèn)?，向電極層和半導(dǎo)體基板注入雜質(zhì)。由于蓋絕緣膜的表面和基底層的表面構(gòu)成了平坦的平面，因此能夠以均勻的深度向電極層和半導(dǎo)體基板注入雜質(zhì)。即，能夠防止在溝槽附近處局部雜質(zhì)注入深度較深的情況。因此，通過以此方式來注入雜質(zhì)，從而能夠正確地對溝槽附近的半導(dǎo)體層中的雜質(zhì)濃度進行控制。根據(jù)該制造方法，能夠抑制絕緣柵型開關(guān)元件的特性的偏差。此外，由于雜質(zhì)是在形成蓋絕緣膜之后被注入的，因此不會出現(xiàn)在雜質(zhì)注入工序中被注入的雜質(zhì)因用于形成蓋絕緣膜的熱處理的影響而擴散的情況。由此，能夠抑制在雜質(zhì)注入工序中被注入的雜質(zhì)不必要地擴散的情況。因此，根據(jù)該方法，能夠?qū)崿F(xiàn)絕緣柵型開關(guān)元件的小型化。

附圖說明

圖1為IGBT10的縱剖視圖(圖2的I-I線的縱剖視圖)。

圖2為半導(dǎo)體基板12的表面12a的俯視圖。

圖3為形成絕緣膜42的工序的說明圖。

圖4為形成電極層52的工序的說明圖。

圖5為研磨工序的說明圖。

圖6為形成蓋絕緣膜46的工序的說明圖。

圖7為實施方式的離子注入工序的說明圖。

圖8為比較例的離子注入工序的說明圖。

圖9為表示掩膜層50的俯視圖。

圖10為形成層間絕緣膜47的工序的說明圖。

圖11為改變例的研磨工序的說明圖。

圖12為形成改變例的蓋絕緣膜46的工序的說明圖。

圖13為改變例的IGBT的與圖2對應(yīng)的俯視圖。

圖14為圖13的A-A線的縱剖視圖。

圖15為圖13的B-B線的縱剖視圖。

具體實施方式

圖1所示的實施方式所涉及的IGBT10具有：由單晶硅構(gòu)成的半導(dǎo)體基板12、被形成于半導(dǎo)體基板12的表面12a上的發(fā)射極60、被形成于半導(dǎo)體基板12的背面12b上的集電極62。

在半導(dǎo)體基板12的表面12a上，形成有多個溝槽40。如圖2所示，在俯視觀察半導(dǎo)體基板12的表面12a時，各溝槽40相互平行地延伸。如圖1所示，各溝槽40的內(nèi)表面被柵極絕緣膜42a覆蓋。在各溝槽40的內(nèi)部，形成有柵電極44。柵電極44通過電阻被調(diào)節(jié)得較低的p型的多晶硅而被構(gòu)成。柵電極44通過柵極絕緣膜42a而與半導(dǎo)體基板12絕緣。柵電極44的表面被蓋絕緣膜46覆蓋。在蓋絕緣膜46上，形成有層間絕緣膜47。柵電極44通過蓋絕緣膜46以及層間絕緣膜47而與發(fā)射極60絕緣。柵電極44被設(shè)為，能夠在未圖示的位置處與外部連接。

在半導(dǎo)體基板12的內(nèi)部，形成有發(fā)射極區(qū)20、體接觸區(qū)22、體區(qū)24、漂移區(qū)28、緩沖區(qū)30以及集電極區(qū)32。

發(fā)射極區(qū)20為n型區(qū)，且顯現(xiàn)于半導(dǎo)體基板12的表面12a。發(fā)射極區(qū)20與柵極絕緣膜42a相接。如圖2所示，在與溝槽40(即，柵極絕緣膜42a)相接的位置上，形成有多個發(fā)射極區(qū)20。各發(fā)射極區(qū)20與發(fā)射極60歐姆接觸。

體接觸區(qū)22為p型雜質(zhì)濃度較高的p型區(qū)。體接觸區(qū)22被形成在從柵極絕緣膜42a分離的位置上。體接觸區(qū)22顯現(xiàn)于半導(dǎo)體基板12的表面12a。體接觸區(qū)22與發(fā)射極60歐姆接觸。

體區(qū)24為與體接觸區(qū)22相比p型雜質(zhì)濃度較低的p型區(qū)。體區(qū)24被形成于發(fā)射極區(qū)20和體接觸區(qū)22的下側(cè)(背面12b側(cè))。體區(qū)24在發(fā)射極區(qū)20的下側(cè)處與柵極絕緣膜42a相接。另外，如圖2所示，體區(qū)24在兩個發(fā)射極區(qū)20之間顯現(xiàn)于半導(dǎo)體基板12的表面12a。體區(qū)24與發(fā)射極60相接。

漂移區(qū)28為，含有與發(fā)射極區(qū)20相比而低濃度的n型雜質(zhì)的n型區(qū)。漂移區(qū)28被形成于體區(qū)24的下側(cè)。漂移區(qū)28通過體區(qū)24而與發(fā)射極區(qū)20分離。漂移區(qū)28在體區(qū)24的下側(cè)處與柵極絕緣膜42a相接。

緩沖區(qū)30為，含有與漂移區(qū)28相比而較高的濃度的n型雜質(zhì)的n型區(qū)。緩沖區(qū)30被形成于漂移區(qū)28的下側(cè)。

集電極區(qū)32為，含有高濃度的p型雜質(zhì)的p型區(qū)。集電極區(qū)32被形成于緩沖區(qū)30的下側(cè)。集電極區(qū)32顯現(xiàn)于半導(dǎo)體基板12的背面12b。集電極區(qū)32與集電極62歐姆接觸。集電極區(qū)32通過漂移區(qū)28和緩沖區(qū)30而與體區(qū)24分離。

在IGBT10的動作時，在發(fā)射極60與集電極62之間被施加有集電極62成為正極的電壓。而且，當(dāng)對柵電極44施加了柵極閾值以上的電壓時，IGBT10將導(dǎo)通。即，當(dāng)對柵電極44施加了柵極閾值以上的電壓時，在柵極絕緣膜42a附近的體區(qū)24上將形成溝道。于是，電子從發(fā)射極區(qū)20通過溝道、漂移區(qū)28以及緩沖區(qū)30而向集電極區(qū)32流動。同時，空穴從集電極區(qū)32通過緩沖區(qū)30、漂移區(qū)28以及體區(qū)24而向體接觸區(qū)22流動。因此，在IGBT10中流動有電流。

如上所述，溝槽40附近(即，柵極絕緣膜42a附近)的體區(qū)24為，在IGBT10導(dǎo)通時形成有溝道的區(qū)。因此，當(dāng)溝槽40附近的體區(qū)24的p型雜質(zhì)濃度較高時，將難以形成溝道，柵極閾值變高。即，通過溝槽40附近的體區(qū)24的p型雜質(zhì)濃度，而使柵極閾值發(fā)生變化。另外，當(dāng)溝槽40附近的體區(qū)24的p型雜質(zhì)濃度較高時，電子穿過溝道時的阻力(以下，稱為溝道阻力)變大。即，通過溝槽40附近的體區(qū)24的p型雜質(zhì)濃度，而使溝道阻力發(fā)生變化。因此，在制造IGBT10時，如果未正確地對溝槽40附近的體區(qū)24的p型雜質(zhì)濃度進行控制，則在批量生產(chǎn)的IGBT10間，會在柵極閾值和導(dǎo)通電壓上產(chǎn)生偏差。另外，在制造IGBT10時，如果未正確地對發(fā)射極區(qū)20以及體區(qū)24的深度方向上的尺寸進行控制，則在溝道的長度上會產(chǎn)生偏差，從而在批量生產(chǎn)的IGBT10間，會在柵極閾值和導(dǎo)通電壓上產(chǎn)生偏差。本實施方式的IGBT10的制造方法通過對溝槽40附近的體區(qū)24以及發(fā)射極區(qū)20的雜質(zhì)濃度的偏差以及雜質(zhì)注入深度的偏差進行抑制，從而對IGBT10的特性的偏差進行抑制。以下，進行詳細(xì)說明。

IGBT10由具有與漂移區(qū)28大致相同的n型雜質(zhì)濃度的n型的半導(dǎo)體基板(加工前的半導(dǎo)體基板12)而制造。首先，選擇性地對半導(dǎo)體基板12進行蝕刻，從而形成溝槽40。接下來，如圖3所示，通過使半導(dǎo)體基板12氧化，從而形成絕緣膜42。絕緣膜42被形成在溝槽40的內(nèi)表面和半導(dǎo)體基板12的表面12a上。被形成于溝槽40的內(nèi)表面上的絕緣膜42為柵極絕緣膜42a。另外，在下文中，將被形成于半導(dǎo)體基板12的表面12a上的絕緣膜42稱為表面絕緣膜42b。接下來，通過PVD法或CVD法等，而如圖4所示，在半導(dǎo)體基板12的表面12a上和溝槽40的內(nèi)表面上，堆積由p型的多晶硅構(gòu)成的電極層52。在溝槽40內(nèi)，無縫堆積有電極層52。此外，由于溝槽40的形狀的影響，從而在溝槽40的上部的電極層52的表面上形成了凹部54。

接下來，通過CMP(Chemical Mechanical Polishing：化學(xué)機械拋光)而對電極層52的表面進行研磨。在此，如圖5所示，對電極層52進行研磨直到露出電極層52的下部的表面絕緣膜42b為止。即，通過研磨來去除表面12a上的電極層52。在溝槽40內(nèi)殘存有電極層52。殘存于溝槽40內(nèi)的電極層52為柵電極44。以此方式，當(dāng)去除表面12a上的電極層52時，通過柵電極44的表面44a和表面絕緣膜42b的表面42c而形成了平坦的平面。換言之，柵電極44的表面44a和表面絕緣膜42b的表面42c成為被配置于同一平面上的狀態(tài)。從柵電極44的表面44a至表面絕緣膜42b的表面42c，不存在高低差或凹凸。

接下來，通過在氧化氣氛下對半導(dǎo)體基板12進行熱處理，而使柵電極44的表面44a氧化。由此，如圖6所示，在柵電極44的表層部上形成蓋絕緣膜46。通過蓋絕緣膜46，從而防止了柵電極44中所包含的p型雜質(zhì)在之后的工序中從半導(dǎo)體基板12向外部擴散的情況。由此，防止了柵電極44的導(dǎo)電率降低的情況。雖然柵電極44(即，多晶硅)在氧化時體積膨脹，但其膨脹量為微量。因此，蓋絕緣膜46的表面46a的位置幾乎未從氧化前的柵電極44的表面44a的位置上發(fā)生變化。因此，通過蓋絕緣膜46的表面46a和表面絕緣膜42b的表面42c而形成了平坦的平面。在下文中，將通過蓋絕緣膜46的表面46a和表面絕緣膜42b的表面42c而構(gòu)成的平坦的表面稱為表面45。

接下來，實施對于體區(qū)24的離子注入。在此，首先，在半導(dǎo)體基板12的未圖示的外周部的表面上形成掩膜。在應(yīng)當(dāng)形成體區(qū)24的范圍內(nèi)不形成掩膜。即，在應(yīng)該形成體區(qū)24的范圍內(nèi)，使蓋絕緣膜46和表面絕緣膜42b露出。接下來，如圖7所示，使半導(dǎo)體基板12圍繞其中心軸C1旋轉(zhuǎn)，并且從表面12a側(cè)(即，表面45側(cè))向半導(dǎo)體基板12注入p型雜質(zhì)。中心軸C1與半導(dǎo)體基板12的厚度方向垂直，且在俯視觀察半導(dǎo)體基板12時位于半導(dǎo)體基板12的中心。在此，在中心軸C1(即，半導(dǎo)體基板12的厚度方向)與雜質(zhì)注入方向之間設(shè)置固定的角度θ1而注入p型雜質(zhì)。在此，不僅在半導(dǎo)體基板12中注入有p型雜質(zhì)，而且在柵電極44中也注入有p型雜質(zhì)。p型雜質(zhì)被注入至距表面45固定距離的位置(深度)處。由于表面45是平坦的，因此在半導(dǎo)體基板12和柵電極44中以大致相同的深度而注入有p型雜質(zhì)。即，在從半導(dǎo)體基板12跨至柵電極44的范圍內(nèi)，以大致固定的深度而注入有p型雜質(zhì)。

圖8為表示比較例的離子注入工序。在圖8中，蓋絕緣膜46的表面46a位于，與半導(dǎo)體基板12的表面12a相比靠下側(cè)處。即，在溝槽40的上部形成有凹部70。這種結(jié)構(gòu)能夠在通過蝕刻而去除了以圖4的方式所形成的表面12a上的電極層52的情況下獲得。除了形成有凹部70這一點之外，圖8的離子注入工序等同于圖7的離子注入工序。在圖8的離子注入工序中，穿過凹部70內(nèi)的蓋絕緣膜46而入射至半導(dǎo)體基板12中的p型雜質(zhì)的注入深度D2，與穿過表面絕緣膜42b而入射至半導(dǎo)體基板12中的p型雜質(zhì)的注入深度D1相比而較深。由于半導(dǎo)體基板12在旋轉(zhuǎn)，因此在溝槽40的兩側(cè)的半導(dǎo)體層中注入深度變深。如此，在圖8的離子注入工序中，與圖7的離子注入工序不同，雜質(zhì)的注入深度不均勻。在圖8的離子注入工序中，雜質(zhì)的注入深度在溝槽40附近處局部較深。當(dāng)在溝槽40附近處雜質(zhì)的注入深度局部較深時，p型雜質(zhì)濃度分布將根據(jù)注入深度而發(fā)生變化。而且，溝槽40附近處的雜質(zhì)的注入深度將根據(jù)凹部70的深度而發(fā)生變化。由于難以正確地對凹部70的深度進行控制，因此溝槽40附近處的雜質(zhì)注入深度的偏差將變大。因此，由于溝槽40附近處的注入深度的偏差，而使溝槽40附近處的p型雜質(zhì)濃度的偏差變大。如此，在圖8的離子注入工序中，溝槽40附近處的p型雜質(zhì)的注入深度的偏差與p型雜質(zhì)濃度的偏差將變大。因此，被制造出的IGBT的柵極閾值與導(dǎo)通電壓的偏差將變大。

相對于此，在圖7所示的本實施方式的離子注入工序中，由于蓋絕緣膜46的表面46a和表面絕緣膜42b的表面42c存在于大致同一平面上，因此不會出現(xiàn)在溝槽40附近處雜質(zhì)的注入深度局部較深的情況。因此，在溝槽40附近的半導(dǎo)體基板12中，在p型雜質(zhì)的注入深度和p型雜質(zhì)濃度上不易產(chǎn)生偏差。根據(jù)該方法，能夠?qū)Ρ恢圃斐龅腎GBT10的柵極閾值和導(dǎo)通電壓的偏差進行抑制。

當(dāng)實施了對體區(qū)24的離子注入后，接下來，實施對發(fā)射極區(qū)20的離子注入。在此，如圖9所示，在表面45上形成掩膜層50。在圖9中，斜線部分表示被掩膜層50覆蓋的區(qū)。掩膜層50具有開口部51。開口部51被配置在應(yīng)當(dāng)形成發(fā)射極區(qū)20的范圍21和被兩個范圍21所夾的蓋絕緣膜46上。即，開口部51的輪廓(即，掩膜層50的邊緣)以從蓋絕緣膜46的表面46a跨至表面絕緣膜42b的表面42c的方式而延伸。換言之，開口部51的輪廓以橫穿溝槽40的方式而被配置。在開口部51內(nèi)，蓋絕緣膜46和表面絕緣膜42b露出。這種掩膜層50(即，開口部51的輪廓橫穿溝槽40的掩膜層50)無法高精度地形成于具有凹凸(例如，圖8的凹部70等)的表面上。相對于此，在本實施方式的方法中，由于在表面45上未形成凹凸，因此能夠高精度地形成掩膜層50。當(dāng)形成了掩膜層50后，從半導(dǎo)體基板12的表面12a側(cè)(即，表面45側(cè))通過掩膜層50而向半導(dǎo)體基板12注入n型雜質(zhì)。在此，與對體區(qū)24的離子注入相同，在使半導(dǎo)體基板12旋轉(zhuǎn)的同時，以使注入方向相對于旋轉(zhuǎn)軸而傾斜的方式而注入n型雜質(zhì)。由于掩膜層50阻止了n型雜質(zhì)，因此在被掩膜層50覆蓋的范圍內(nèi)，半導(dǎo)體基板12中不會被注入有n型雜質(zhì)。n型雜質(zhì)被注入至開口部51內(nèi)的半導(dǎo)體基板12中。由于高精度地形成了掩膜層50，因此高精度地控制了n型雜質(zhì)的注入范圍。另外，對發(fā)射極區(qū)20的注入，也與對體區(qū)24的注入相同，從而抑制了溝槽40附近處的注入深度的偏差和雜質(zhì)濃度的偏差。由此，也能夠抑制IGBT10的柵極閾值和導(dǎo)通電壓的偏差。

當(dāng)實施了對發(fā)射極區(qū)20的離子注入后，接下來，實施對體接觸區(qū)22的離子注入。即，在表面45上形成與體接觸區(qū)22相對應(yīng)的掩膜層，并通過掩膜層而向半導(dǎo)體基板12注入p型雜質(zhì)。

當(dāng)實施了對體接觸區(qū)22的離子注入后，通過對半導(dǎo)體基板12進行熱處理，從而使被注入到半導(dǎo)體基板內(nèi)的雜質(zhì)擴散以及活性化。由此，在半導(dǎo)體基板12內(nèi)，形成了發(fā)射極區(qū)20、體接觸區(qū)22以及體區(qū)24。該熱處理以對溫度以及時間進行控制的方式而被實施，以使雜質(zhì)有效地進行活性化并且擴散至所需的范圍內(nèi)。因此，能夠防止雜質(zhì)擴散到所需的范圍以外的情況。

接下來，如圖10所示，在表面45上形成層間絕緣膜47。層間絕緣膜47為NSG(Non doped Silicon Glass：無摻雜硅玻璃)膜。層間絕緣膜47被形成在表面45的整個區(qū)域中。即，層間絕緣膜47以從蓋絕緣膜46的表面46a跨至表面絕緣膜42b的表面42c而延伸的方式而被形成。一般情況下，NSG膜無法在具有凹凸的表面上均勻地形成。當(dāng)欲在具有凹凸的表面上形成NSG膜時，在NSG膜中容易產(chǎn)生空隙等。因此，在具有凹凸的表面上形成絕緣膜的情況下，多數(shù)情況下，首先形成BPSG(Boron Phospho Silicate Glass：硼磷硅玻璃)膜，再在該BPSG膜上形成NSG膜。相對于此，在本實施方式中，由于表面45是平坦的，因此能夠直接在表面45上形成NSG膜(即，層間絕緣膜47)。由于無需形成BPSG膜，因此能夠高效地形成層間絕緣膜47。

接下來，使層間絕緣膜47殘留在溝槽40上，并通過蝕刻來去除除此以外的層間絕緣膜47和表面絕緣膜42b。由此，使半導(dǎo)體基板12的表面12a(即，發(fā)射極區(qū)20、體接觸區(qū)22以及體區(qū)24)露出。接下來，如圖1所示，在半導(dǎo)體基板12的表面12a上形成發(fā)射極60。接下來，向半導(dǎo)體基板12的背面12b注入雜質(zhì)，之后，通過激光退火而對半導(dǎo)體基板12的背面12b側(cè)的區(qū)進行局部熱處理，從而形成緩沖區(qū)30和集電極區(qū)32。接下來，在半導(dǎo)體基板12的背面12b上形成集電極62。通過以上的工序，從而完成了IGBT10。

如以上說明那樣，在該制造方法中，在溝槽40內(nèi)和半導(dǎo)體基板12的表面12a上堆積了電極層52之后，通過研磨來去除表面12a上的電極層52。因此，在研磨后，由溝槽40內(nèi)的柵電極44的表面44a和表面絕緣膜42b的表面42c構(gòu)成的表面極為平坦。因此，即使在蓋絕緣膜46的形成之后，表面45也很平坦。在對體區(qū)24以及發(fā)射極區(qū)20的雜質(zhì)注入中，由于從平坦的表面45側(cè)向柵電極44和半導(dǎo)體基板12注入雜質(zhì)，因此對柵電極44和半導(dǎo)體基板12的雜質(zhì)的注入深度大致相同。因此，能夠防止在溝槽40附近處注入深度局部較深的情況。因此，能夠使溝槽40附近的注入深度和雜質(zhì)濃度穩(wěn)定。即，能夠抑制溝槽40附近的體區(qū)24的p型雜質(zhì)濃度、溝槽40附近的體區(qū)24的深度方向上的位置、溝槽40附近的發(fā)射極區(qū)20的n型雜質(zhì)濃度、以及溝槽40附近的發(fā)射極區(qū)20的深度方向上的位置的偏差。因此，根據(jù)該制造方法，能夠抑制所制造出的IGBT10之間的柵極閾值以及導(dǎo)通電壓的偏差。

另外，在該方法中，在形成蓋絕緣膜46之后，向半導(dǎo)體基板12注入雜質(zhì)。被注入到半導(dǎo)體基板12中的雜質(zhì)并未被暴露在用于形成蓋絕緣膜46的熱處理中。因此，能夠防止如下情況，即，通過用于形成蓋絕緣膜46的熱處理而使雜質(zhì)在半導(dǎo)體基板12中擴散。即，在該方法中，能夠減少在雜質(zhì)的注入后半導(dǎo)體基板12被暴露在熱量中的工序的數(shù)量。因此，能夠形成小型的發(fā)射極區(qū)20、體接觸區(qū)22以及體區(qū)24。另外，在雜質(zhì)注入后用于使雜質(zhì)活性化的熱處理以對溫度以及時間進行控制的方式而被實施，以使雜質(zhì)有效地進行活性化并且擴散至所需的范圍內(nèi)。因此，即使是該熱處理，也能夠防止雜質(zhì)擴散至所需的范圍之外的情況。

對上述的實施方式的結(jié)構(gòu)要素與權(quán)利要求的結(jié)構(gòu)要素之間的關(guān)系進行說明。實施方式的柵電極44為權(quán)利要求的溝槽內(nèi)的電極層的一個示例。實施方式的表面絕緣膜42b為權(quán)利要求的基底層的一個示例。實施方式的對體區(qū)24的p型雜質(zhì)的注入工序為權(quán)利要求的注入雜質(zhì)的工序的一個示例。此外，實施方式的對發(fā)射極區(qū)20的n型雜質(zhì)的注入工序也是權(quán)利要求的注入雜質(zhì)的工序的一個示例。本實施方式的掩膜層50為權(quán)利要求的掩膜層的一個示例。本實施方式的層間絕緣膜47為權(quán)利要求的NSG膜的一個示例。

另外，在上述的實施方式中，在研磨工序中，使表面絕緣膜42b露出。但是，也可以如圖11所示，在研磨工序中，將表面絕緣膜42b也去除而使半導(dǎo)體基板12露出。在該情況下，之后，在形成蓋絕緣膜46時，如圖12所示，在半導(dǎo)體基板12的表層部上也形成絕緣膜72。圖12所示的結(jié)構(gòu)實質(zhì)上與圖6所示的結(jié)構(gòu)等同。因此，能夠以與上述的實施方式相同的方式來實施之后的工序。另外，在該情況下，半導(dǎo)體基板12為權(quán)利要求的基底層的一個示例。

另外，在上述的實施方式中，對IGBT的制造工序進行了說明。但是，也可以將本說明書所公開的技術(shù)應(yīng)用于MOSFET的制造工序中。在圖1的IGBT10中，如果將集電極區(qū)32置換為高濃度的n型區(qū)(漏極區(qū))，則成為MOSFET。即使在MOSFET的制造工序中，也能夠在溝槽附近處使注入深度和雜質(zhì)濃度穩(wěn)定，并能夠抑制MOSFET的柵極閾值以及導(dǎo)通電阻的偏差。

此外，在上述的實施方式中，對相對于半導(dǎo)體基板12而斜向注入雜質(zhì)的情況進行了說明。即，在半導(dǎo)體基板12的中心軸C1(厚度方向)與離子注入方向之間設(shè)置角度θ1而注入雜質(zhì)。但是，在相對于半導(dǎo)體基板而垂直地注入雜質(zhì)的情況(即，離子注入方向成為與厚度方向平行的情況)下，也可以應(yīng)用本說明書所公開的技術(shù)。即使在相對于半導(dǎo)體基板而垂直地注入雜質(zhì)的情況下，當(dāng)像圖8那樣在溝槽40的上部形成有凹部70時，在溝槽40附近的半導(dǎo)體層中雜質(zhì)的注入深度也局部較深。因此，即使在相對于半導(dǎo)體基板而垂直地注入雜質(zhì)的情況下，根據(jù)本說明書所公開的技術(shù)，也能夠防止在溝槽40的附近的半導(dǎo)體層中雜質(zhì)的注入深度局部較深的情況。

此外，在上述的實施方式中，電極層52(即，柵電極44)由多晶硅構(gòu)成。但是，電極層52也可以由其他的半導(dǎo)體材料而形成。

另外，雖然在上述的實施方式中，半導(dǎo)體基板12由硅構(gòu)成，但半導(dǎo)體基板12也可以由如SiC等這樣的其他半導(dǎo)體材料構(gòu)成。另外，在電極層52為多晶硅、半導(dǎo)體基板12為SiC的情況下，在電極層52和半導(dǎo)體基板12之間，在相對于被注入的雜質(zhì)的阻力(即，使被注入的雜質(zhì)停止的能力)上存在差異。因此，如果與上述的實施方式相比，則溝槽40內(nèi)的相對于電極層52的注入深度與相對于半導(dǎo)體基板12的注入深度之差變大。但是，即使在該情況下，與在像圖8那樣形成有凹部70的狀態(tài)下注入雜質(zhì)的情況相比，也能夠以均勻的深度而注入雜質(zhì)。此外，由于多晶硅和SiC均為半導(dǎo)體材料，因此在相對于被注入的雜質(zhì)的阻力上并不存在那樣大的差異。因此，上述的注入深度的差異并未變得那樣大。因此，即使在該情況下，也能夠正確地對溝槽附近的半導(dǎo)體層的雜質(zhì)濃度進行控制。

另外，也可以以與上述的實施方式不同的方式來配置半導(dǎo)體區(qū)。例如，如圖13～15所示，可以變更發(fā)射極區(qū)20、體接觸區(qū)22以及體區(qū)24的配置。在該示例中，如圖13所示，在半導(dǎo)體基板12的表面12a上，多個發(fā)射極區(qū)20在與溝槽40正交的方向上以直線狀延伸。體區(qū)24和體接觸區(qū)22在發(fā)射極區(qū)20之間的間隔部分上露出。如圖14、15所示，體區(qū)24也被形成于發(fā)射極區(qū)20和體接觸區(qū)22的下側(cè)。因此，發(fā)射極區(qū)20和體接觸區(qū)22通過體區(qū)24而從漂移區(qū)28分離。漂移區(qū)28、緩沖區(qū)30以及集電極區(qū)32以與圖1相同的方式被形成。即使是圖13～15所示的半導(dǎo)體裝置，也能夠通過使用與上述的實施方式相同的制造方法，來正確地對溝槽40附近的半導(dǎo)體區(qū)的雜質(zhì)注入深度以及雜質(zhì)濃度進行控制。此外，能夠防止被注入的雜質(zhì)過度地擴散的情況。

關(guān)于本說明書所公開的技術(shù)要素，列述如下。另外，以下的各技術(shù)要素為分別獨立且有用的要素。

本說明書所公開的一個示例的制造方法還可以具有如下工序，即，形成開口部的輪廓以從蓋絕緣膜的表面跨至基底層的表面的方式而延伸的掩膜層的工序。在該情況下，也可以在注入雜質(zhì)的工序中，經(jīng)由所述掩膜層而注入雜質(zhì)。

根據(jù)該結(jié)構(gòu)，由于基板的表面平坦，因此能夠高精度地形成掩膜層。因此，能夠高精度地對雜質(zhì)的注入范圍進行控制。

本說明書所公開的一個示例的制造方法還可以具有如下工序，即，在從溝槽內(nèi)的電極層跨至半導(dǎo)體基板的范圍內(nèi)注入雜質(zhì)之后，形成以從蓋絕緣膜的表面跨至基底層的表面的方式而延伸的NSG膜的工序。

根據(jù)該結(jié)構(gòu)，由于基板的表面平坦，因此能夠適宜地形成NSG膜。

雖然上文對本發(fā)明的具體示例進行了詳細(xì)說明，但這些情況僅為例示，并非對權(quán)利要求進行限定。在權(quán)利要求所述的技術(shù)中，包含各種各樣地對上文所例示的具體示例進行改變、變更的內(nèi)容。

本說明書或附圖中所說明的技術(shù)要素為單獨或通過各種組合而發(fā)揮技術(shù)上的有用性的要素，且并未限定于申請時權(quán)利要求記載的組合。此外，本說明書或附圖所例示的技術(shù)為同時實現(xiàn)多個目的的技術(shù)，且實現(xiàn)其中一個目的這本身就具有技術(shù)上的有用性。

符號說明

12：半導(dǎo)體基板；

20：發(fā)射極區(qū)；

22：體接觸區(qū)；

24：體區(qū)；

28：漂移區(qū)；

30：緩沖區(qū)；

32：集電極區(qū)；

40：溝槽；

42a：柵極絕緣膜；

42b：表面絕緣膜；

44：柵電極；

46：蓋絕緣膜；

47：層間絕緣膜；

50：掩膜層；

51：開口部；

52：電極層；

60：發(fā)射電極；

62：集電電極。