本申請要求2015年5月28日在韓國專利局提交的韓國專利申請第10-2015-0075372號的優(yōu)先權，該申請的公開內(nèi)容通過引用整體合并于此。

技術領域

本發(fā)明概念涉及集成電路(IC)器件，并且更具體地，涉及包括鰭式場效應晶體管的IC器件。

背景技術：

隨著電子技術的發(fā)展，集成電路器件被快速地縮減規(guī)模。最近，由于集成電路器件需要快速地和精確地進行操作，已經(jīng)進行各種研究來優(yōu)化集成電路器件中的晶體管的結構。

技術實現(xiàn)要素：

本發(fā)明概念提供了一種能夠獨立地提高不同導電類型的溝道區(qū)域中的載流子遷移率的集成電路(IC)器件。

一種集成電路器件可以包括在垂直方向上從襯底突出的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域。第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域可以在其間限定凹陷。器件還可以包括在凹陷的深度方向上在凹陷下部部分中的隔離層。該隔離層可以包括沿著第一鰭形溝道區(qū)域的側(cè)部延伸的第一應力襯里(liner)、沿著第二鰭形溝道區(qū)域的側(cè)部延伸的第二應力襯里以及在第一應力襯里與第一鰭形溝道區(qū)域的側(cè)部之間并且在第二應力襯里與第二鰭形溝道區(qū)域的側(cè)部之間的絕緣襯里。器件可以進一步包括沿著被隔離層暴露的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域的上部部分的表面延伸的柵極絕緣層以及在柵極絕緣層上的柵極電極層。

根據(jù)各種實施例，第一應力襯里和第二應力襯里可以連接在凹陷中，并且可以包括一體(unitary)的結構。

根據(jù)各種實施例，第一應力襯里和第二應力襯里中的每個可以包括第一材料，而絕緣襯里可以包括與第一材料不同的第二材料。

在各種實施例中，隔離層可以包括在第一應力襯里和第二應力襯里上的絕緣層，并且絕緣層可以包括與第一材料不同的第三材料。

根據(jù)各種實施例，被隔離層暴露的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域的上部部分可以各自包括側(cè)壁，該側(cè)壁具有坡度的改變。

在各種實施例中，柵極絕緣層可以接觸第一應力襯里和第二應力襯里的最上表面。

根據(jù)各種實施例，器件可以進一步包括在第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域與柵極絕緣層之間的界面層。

在各種實施例中，第一鰭形溝道區(qū)域的側(cè)部可以包括與第一鰭形溝道區(qū)域的第二側(cè)相對的第一鰭形溝道區(qū)域的第一側(cè)。隔離層可以包括在第一鰭形溝道區(qū)域的第一側(cè)上的第一隔離層，并且第一隔離層可以包括沿著第一鰭形溝道區(qū)域的第一側(cè)延伸的第三應力襯里以及在第三應力襯里與第一鰭形溝道區(qū)域的第一側(cè)之間的第一絕緣襯里。器件可以進一步包括在第一鰭形溝道區(qū)域的第二側(cè)上的第二隔離層，并且第二隔離層可以包括沿著第一鰭形溝道區(qū)域的第二側(cè)延伸的第四應力襯里以及在第四應力襯里與第一鰭形溝道區(qū)域的第二側(cè)之間的第二絕緣襯里。第一鰭形溝道區(qū)域的最上部分與第一隔離層的最下部分之間的第一垂直距離可以小于第一鰭形溝道區(qū)域的最上部分與第二隔離層的最下部分之間的第二垂直距離。

根據(jù)各種實施例，第一鰭形溝道區(qū)域的側(cè)部可以包括與第一鰭形溝道區(qū)域的第二側(cè)相對的第一鰭形溝道區(qū)域的第一側(cè)。隔離層可以包括在第一鰭形溝道區(qū)域的第一側(cè)上的第一隔離層，并且第一隔離層可以包括沿著第一鰭形溝道區(qū)域的第一側(cè)延伸的第三應力襯里以及在第三應力襯里與第一鰭形溝道區(qū)域的第一側(cè)之間的第一絕緣襯里。器件可以進一步包括在第一鰭形溝道區(qū)域的第二側(cè)上的第二隔離層。第二隔離層可以包括沿著第一鰭形溝道區(qū)域的第二側(cè)延伸的第四應力襯里以及在第四應力襯里與第一鰭形溝道區(qū)域的第二側(cè)之間的第二絕緣襯里。器件還可以包括連接到第二隔離層的側(cè)部的器件隔離層。第二隔離層可以在第一鰭形溝道區(qū)域與器件隔離層之間，并且第一鰭形溝道區(qū)域的最上部分與第一隔離層的最下部分之間的第一垂直距離可以小于第一鰭形溝道區(qū)域的最上部分與器件隔離層的最 下部分之間的第二垂直距離。

一種集成電路器件可以包括在垂直方向上從襯底突出的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域。第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域可以在其間限定凹陷。器件還可以包括在凹陷的深度方向上在凹陷的下部部分中的隔離層。該隔離層可以包括在凹陷的下部部分的表面上共形地(conformally)延伸的絕緣襯里、在絕緣襯里上的絕緣層以及在絕緣襯里與絕緣層之間的應力襯里。應力襯里可以包括與絕緣襯里和絕緣層不同的材料。器件可以進一步包括沿著被隔離層暴露的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域的上部部分的表面延伸的柵極絕緣層以及在柵極絕緣層上的柵極電極層。

根據(jù)各種實施例，被隔離層暴露的第一鰭形溝道區(qū)域和第二鰭形溝道區(qū)域的上部部分可以各自包括側(cè)壁，該側(cè)壁具有坡度的改變。

在各種實施例中，柵極絕緣層可以接觸絕緣襯里、應力襯里和絕緣層的最上表面。

在各種實施例中，凹陷的最下部部分可以具有圓形形狀。

根據(jù)各種實施例，隔離層可以包括在第一鰭形溝道區(qū)域的第一側(cè)上的第一隔離層，第一鰭形溝道區(qū)域的第一側(cè)與第一鰭形溝道區(qū)域的第二側(cè)相對。第一隔離層可以包括在凹陷的下部部分的表面上共形地延伸的第一絕緣襯里、在第一絕緣襯里上的第一絕緣層以及在第一絕緣襯里與第一絕緣層之間的第一應力襯里。第一應力襯里可以包括與第一絕緣襯里和第一絕緣層不同的第一材料。器件可以進一步包括在第一鰭形溝道區(qū)域的第二側(cè)上的第二隔離層。第二隔離層可以包括在第一鰭形溝道區(qū)域的第二側(cè)上共形地延伸的第二絕緣襯里、在第二絕緣襯里上的第二絕緣層以及在第二絕緣襯里與第二絕緣層之間的第二應力襯里。第二應力襯里可以包括與第二絕緣襯里和第二絕緣層不同的第一材料。第一鰭形溝道區(qū)域的最上部分與第一隔離層的最下部分之間的第一垂直距離可以小于第一鰭形溝道區(qū)域的最上部分與第二隔離層的最下部分之間的第二垂直距離。

在各種實施例中，隔離層可以包括在第一鰭形溝道區(qū)域的第一側(cè)上的第一隔離層，第一鰭形溝道區(qū)域的第一側(cè)與第一鰭形溝道區(qū)域的第二側(cè)相對。第一隔離層可以包括在凹陷的下部部分的表面上共形地延伸的第一絕緣襯里、在第一絕緣襯里上的第一絕緣層以及在第一絕緣襯里與第一絕緣 層之間的第一應力襯里。第一應力襯里可以包括與第一絕緣襯里和第一絕緣層不同的第一材料。器件可以進一步包括在第一鰭形溝道區(qū)域的第二側(cè)上的第二隔離層，第二隔離層可以包括在第一鰭形溝道區(qū)域的第二側(cè)上共形地延伸的第二絕緣襯里、在第二絕緣襯里上的第二絕緣層以及在第二絕緣襯里與第二絕緣層之間的第二應力襯里。第二應力襯里可以包括與第二絕緣襯里和第二絕緣層不同的第一材料。器件還可以包括連接到第二隔離層的側(cè)部上的器件隔離層。第二隔離層可以在第一鰭形溝道區(qū)域與器件隔離層之間，并且第一鰭形溝道區(qū)域的最上部分與第一隔離層的最下部分之間的第一垂直距離可以小于第一鰭形溝道區(qū)域的最上部分與器件隔離層的最下部分之間的第二垂直距離。

根據(jù)各種實施例，凹陷的下部表面可以是圓形的，并且器件隔離層的下部表面可以是基本上平坦的。

一種集成電路器件可以包括在垂直方向上從襯底突出的鰭形溝道區(qū)域、沿著鰭形溝道區(qū)域的上部部分的表面延伸的柵極絕緣層、在柵極絕緣層上的柵極電極層以及在鰭形溝道區(qū)域的下部部分的側(cè)部上的隔離結構。隔離結構可以包括器件隔離層以及在鰭形溝道區(qū)域與器件隔離層之間的隔離層。隔離層可以包括沿著鰭形溝道區(qū)域的下部部分的側(cè)部延伸的應力襯里以及在應力襯里與鰭形溝道區(qū)域的下部部分的側(cè)部之間的絕緣襯里。鰭形溝道區(qū)域的最上部分與應力襯里的最下部分之間的第一垂直距離可以小于鰭形溝道區(qū)域的最上部分與器件隔離層的最下部分之間的第二垂直距離。

在各種實施例中，鰭形溝道區(qū)域的上部部分可以包括側(cè)壁，該側(cè)壁具有坡度的改變。

根據(jù)各種實施例，應力襯里可以包括第一材料，而絕緣襯里可以包括與第一材料不同的第二材料。

根據(jù)各種實施例，器件隔離層可以沒有應力襯里。

附圖說明

根據(jù)結合附圖給出的下面的詳細描述，將更清楚地理解本發(fā)明概念的示例性實施例，在附圖中：

圖1A是示出根據(jù)本發(fā)明概念的一些實施例的集成電路(IC)器件的 主要部件的平面圖；

圖1B是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖1C是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖2是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖3是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖4A是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖，圖4B是圖4A中所示的多個第一鰭形有源區(qū)域的放大橫截面圖，以及圖4C是圖4A中所示的多個第二鰭形有源區(qū)域的放大橫截面圖；

圖4D是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖5是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖6是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖7是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖8A是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖8B是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖9是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖10是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖；

圖11A是根據(jù)本發(fā)明概念的一些實施例的IC器件的主要部件的平面圖，圖11B是沿著圖11A的線B-B’截取的橫截面圖，圖11C是沿著圖11A 的線C-C’截取的橫截面圖，圖11D是沿著圖11A的線D-D’截取的橫截面圖，以及圖11E是沿著圖11A的線E-E’截取的橫截面圖；

圖12A和12B分別是根據(jù)本發(fā)明的一些實施例的沿著圖11A的線D-D’和E-E’截取的橫截面圖；

圖13A和13B分別是根據(jù)本發(fā)明概念的一些實施例的沿著圖11A的線D-D’和E-E’截取的橫截面圖；

圖14是根據(jù)本發(fā)明概念的一些實施例的IC器件的平面圖；

圖15A和15B分別是根據(jù)本發(fā)明概念的一些實施例的沿著圖14的線A-A’和B-B’截取的橫截面圖；

圖16A和16B分別是根據(jù)本發(fā)明的一些實施例的沿著圖14的線A-A’和B-B’截取的橫截面圖；

圖17A是示出根據(jù)本發(fā)明概念的一些實施例的IC器件的主要部件的平面圖，圖17B是沿著圖17A的線B-B’截取的橫截面圖，以及圖17C是沿著圖17A的線C-C’截取的橫截面圖；

圖18A至圖18J是示出根據(jù)本發(fā)明概念的一些實施例的制造IC器件的方法的橫截面圖；

圖19A至圖19C是示出根據(jù)本發(fā)明概念的一些實施例的制造IC器件的方法的橫截面圖；

圖20是根據(jù)本發(fā)明概念的一些實施例的電子裝置的框圖；

圖21是根據(jù)本發(fā)明概念的一些實施例的存儲器模塊的平面圖；

圖22是根據(jù)本發(fā)明概念的一些實施例的顯示驅(qū)動器IC(DDI)和包括該DDI的顯示裝置的示意性框圖；

圖23是根據(jù)本發(fā)明概念的一些實施例的COMS逆變器的電路圖；

圖24是根據(jù)本發(fā)明概念的一些實施例的CMOS SRAM的電路圖；

圖25是根據(jù)本發(fā)明概念的一些實施例的CMOS NAND的電路圖；

圖26是根據(jù)本發(fā)明概念的一些實施例的電子系統(tǒng)的框圖；以及

圖27是根據(jù)本發(fā)明概念的一些實施例的電子系統(tǒng)的框圖。

具體實施方式

諸如“…中的至少一個”的表述當在元件列表之后時，修飾整個元件列表并且不修飾列表中的單個元件。當在本文中使用時，術語“和/或”包括相 關聯(lián)地列出的項中的一個或更多個的任何和所有組合。

在下文中，將參考在其中示出本發(fā)明概念的示例性實施例的附圖來更加完整地描述本發(fā)明概念。在附圖中相同的附圖標記始終指示相同的元件，并且因此它們的描述將被省略。

然而，本發(fā)明概念可以以很多不同形式來實施，并且不應被解釋為限于本文中所陳述的實施例；而是，提供這些實施例使得本公開將是完整的和全面的，并且將本發(fā)明概念完全傳遞給本領域普通技術人員。

將理解的是雖然術語第一、第二、第三等在本文中可以用于描述各種元件、區(qū)域、層、部分和/部件，但是這些元件、部件、區(qū)域、層和/或部分不應受這些術語限制。這些術語僅用于將一個元件、部件、區(qū)域、層或部分與另一個元件、部件、區(qū)域、層或部分相區(qū)分。從而，下面討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離本發(fā)明概念的教導。例如，下面討論的第一部件可以被稱為第二部件，并且類似地，第二部件可以稱為第一部件，而不背離本公開的教導。

除非另有限定，否則在本文中使用的所有術語(包括技術術語和科學術語)具有與本發(fā)明概念所屬領域的普通技術人員通常理解的相同含義。將進一步理解的是，諸如在通用字典中限定的術語的術語應該被解釋為具有與相關技術的上下文中它們的含義一致，并且不將以理想化的或過分正式含義來解釋，除非在本文中明確地如此限定。

在本文中描述的所有方法的操作可以以任何適當?shù)捻樞驁?zhí)行，除非在本文中另有所指或者除非與上下文另外地明顯矛盾。本發(fā)明概念不限于所描述的操作的順序。例如，兩個連續(xù)描述的過程可以基本上同時被執(zhí)行或者以與所描述的順序相反的順序被執(zhí)行。

在本文中，參考作為理想化的實施例的示意性圖示和示例性實施例的中間結構的橫截面圖或平面圖來描述本發(fā)明概念的示例性實施例。如此，將預期與圖示的形狀的變化，該變化例如由于制造技術和/或公差所致。從而，本發(fā)明概念的實施例不應被解釋為限于在本文中所示的區(qū)域的特定形狀，而是包括例如由制造所致的形狀上的偏離。在本說明書中使用的術語“襯底”可以指襯底本身，或者包括襯底和形成在襯底的表面上的層或膜的層疊結構。在本說明書中使用的術語“襯底的表面”可以指襯底的暴露表面 或者形成在襯底上的層或膜的外表面。

圖1A是示出根據(jù)本發(fā)明概念的一些實施例的集成電路(IC)器件100的主要部件的平面圖。

圖1B是沿著圖1A的線X1-X1’和X2-X2’截取的橫截面圖。

參考圖1A和圖1B，IC器件100包括具有第一區(qū)域I和第二區(qū)域II的襯底110。

襯底110可以包括諸如Si和/或Ge的半導體材料，或者諸如SiGe、SiC、GaAs、InAs或InP的化合物半導體。根據(jù)一些實施例，襯底110可以由包含III族和V族元素的材料以及包含IV族元素的材料中的至少一個形成。包含III族和V族元素的材料可以是包括至少一個III族元素和至少一個V族元素的二元、三元或四元化合物。包含III族和V族元素的材料可以是包括作為III族元素的In、Ga和Al中的至少一個和作為V族元素的As、P和Sb中的至少一個的化合物。例如，包含III族和V族元素的材料可以從InP、In_zGa_1-zAs(0≤z≤1)以及Al_zGa_1-zAs(0≤z≤1)中選出。例如，二元化合物可以是InP、GaAs、InAs、InSb和GaSb中的一個。三元化合物可以是InGaP、InGaAs、AlInAs、InGaSB、GaAsSb和GaAsP中的一個。包含IV族元素的材料可以是Si或Ge。然而，由根據(jù)本發(fā)明概念的IC器件可使用的包含III族和V族元素的材料以及包含IV族元素的材料不限于前述材料。包含III族和V族元素的材料以及諸如Ge的包含V族元素的材料各自可以用作低功率和高速晶體管的溝道材料。高性能CMOS可以利用由具有高于Si襯底的電子遷移率的、包含III族和V族元素的材料——例如GaAs——形成的半導體襯底以及由具有高于Si襯底的空穴遷移率的、半導體材料——例如Ge——形成的半導體襯底來形成。根據(jù)一些實施例，當NMOS晶體管形成在襯底110上時，襯底110可以由上面示例性的包含III族和V族元素的材料中的一個形成。根據(jù)一些實施例，當PMOS晶體管形成在襯底110上時，襯底110可以由Ge形成。在一些實施例中，襯底110可以具有絕緣體上硅(SOI)結構。襯底110可以包括導電區(qū)域，例如，雜質(zhì)摻雜的阱或者雜質(zhì)摻雜的結構。

襯底110的第一區(qū)域I和第二區(qū)域II指示襯底110的不同區(qū)域，并且由此襯底110的第一區(qū)域I和第二區(qū)域II可以是需要不同閾值電壓的區(qū)域。例如，第一區(qū)域I可以是NMOS區(qū)域，而第二區(qū)域II可以是PMOS區(qū) 域。

多個第一鰭形有源區(qū)域F1可以在襯底110的第一區(qū)域I中、在與襯底110的主表面垂直的第三方向(Z方向)上突出。多個第一鰭形有源區(qū)域F1中的每個可以具有第一導電溝道區(qū)域CH1。多個第一鰭形有源區(qū)域F1中的每個的在第一導電溝道區(qū)域CH1之下的兩個下部側(cè)壁可以覆蓋有多個第一隔離層120，如圖1B所示。多個第一鰭形有源區(qū)域F1中的每個可以具有被多個第一隔離層120暴露的第一上部部分U1。在一些實施例中，第一上部部分U1的側(cè)壁可以具有坡度的變化，如圖1B所示。第一上部部分U1的側(cè)壁可以具有鄰近第一上部部分U1的頂部處的第一坡度，該第一坡度比鄰近多個第一隔離層120處的第二坡度更陡。

多個第二鰭形有源區(qū)域F2可以在襯底110的第二區(qū)域II中、在與襯底110的主表面垂直的第三方向(Z方向)上突出。多個第二鰭形有源區(qū)域F2中的每個可以具有第二導電溝道區(qū)域CH2。多個第二鰭形有源區(qū)域F2中的每個的在第二導電溝道區(qū)域CH2之下的兩個下部側(cè)壁可以覆蓋有多個第二隔離層130。多個第二鰭形有源區(qū)域F2中的每個可以具有被多個第二隔離層130暴露的第二上部部分U2。在一些實施例中，第二上部部分U2的側(cè)壁具有坡度的變化，如圖1B所示。第二上部部分U2的側(cè)壁可以具有鄰近第二上部部分U2的頂部處的第三坡度，該第三坡度比鄰近多個第二隔離層130處的第四坡度更陡。

雖然在圖1A和圖1B中四個第一鰭形有源區(qū)域F1形成在第一區(qū)域I中并且四個第二鰭形有源區(qū)域F2形成在第二區(qū)域II中，但是本發(fā)明概念不限于此。例如，一個鰭形有源區(qū)域、兩個鰭形有源區(qū)域、三個鰭形有源區(qū)域或者五個或更多個鰭形有源區(qū)域可以形成在第一區(qū)域I和第二區(qū)域II中的每個中。雖然圖1B示出：多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2中的每個的相對側(cè)壁的輪廓基本上相對于在與襯底110的主表面垂直的第三方向(Z方向)上延伸的相對側(cè)壁的中心線對稱。然而，本發(fā)明概念不限于此，并且IC器件100可以包括各自具有任意各種其他形狀的多個第一鰭形有源區(qū)域F1和多個第二鰭形有源區(qū)域F2。

在一些實施例中，第一隔離層120和第二隔離層130可以具有不同層疊結構。

第一隔離層120可以形成為填充限定第一鰭形有源區(qū)域F1的第一溝槽 T1的至少一部分。第一溝槽T1可以各自具有下述最下部分：該最下部分具有圓形形狀。在一些實施例中，第一隔離層120中的每個可以在第一溝槽T1的深度方向上形成在第一溝槽T1中的一個的下部部分中，如圖1B所示。第一溝槽T1中的每個可以是由兩個相鄰的第一鰭形有源區(qū)域F1限定的凹陷。第一隔離層120中的每個可以包括依次層疊在第一溝槽T1中的每個的內(nèi)壁上的第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126。第一絕緣襯里122可以接觸第一鰭形有源區(qū)域F1的側(cè)壁。在一些實施例中，第一絕緣襯里122可以在第一溝槽T1的內(nèi)壁上具有基本恒定的厚度，并且可以在第一溝槽T1的內(nèi)壁上共形地延伸，如圖1B所示。第一應力襯里124可以沿著——在一些實施例中可以共形地沿著——第一鰭形有源區(qū)域F1的側(cè)壁延伸。第一絕緣襯里122可以夾置(interpose)在第一應力襯里124與第一鰭形有源區(qū)域F1的側(cè)壁之間。第一溝槽T1中的一個中的第一應力襯里124可以具有一體結構。第一間隙填充絕緣層126可以形成在第一應力襯里124上，并且填充第一溝槽T1的下部部分。

第一絕緣襯里122可以由第一氧化物層形成。例如，第一絕緣襯里122可以由天然氧化物層形成。根據(jù)一些實施例，在第一絕緣襯里122中的第一氧化物層可以通過氧化(例如，熱氧化)第一鰭形有源區(qū)域F1的表面來獲得。根據(jù)一些實施例，第一絕緣襯里122可以具有大約到大約 的厚度。

第一應力襯里124可以由向第一導電溝道區(qū)域CH1施加第一應力的材料形成。第一應力襯里124可以通過向第一導電通道區(qū)域CH1施加第一應力來提高第一鰭形有源區(qū)域F1的第一導電通道區(qū)域CH1內(nèi)的載流子遷移率。根據(jù)一些實施例，當?shù)谝粚щ姕系绤^(qū)域CH1是N型溝道區(qū)域時，第一應力襯里124可以由向第一導電溝道區(qū)域CH1施加拉應力的材料形成。例如，第一應力襯里124可以由氮化硅(SiN)、氮氧化硅(SiON)、硼氮化硅(SiBN)、碳化硅(SiC)、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、碳氧化硅(SiOC)、二氧化硅(SiO₂)、多晶硅或者它們的組合形成。根據(jù)一些實施例，第一應力襯里124可以具有大約到大約的厚度。

第一間隙填充絕緣層126可以由第二氧化物層形成。第一氧化物層和第二氧化物層可以是利用不同方法獲得的氧化物層。根據(jù)一些實施例，第一間隙填充絕緣層126中的第二氧化物層可以由通過沉積和/或涂覆形成的 層來形成。根據(jù)一些實施例，第一間隙填充絕緣層126可以由通過可流動化學氣相沉積(FCVD)和/或旋涂形成的氧化物層來形成。例如，第一間隙填充絕緣層126可以由硅酸玻璃(FSG)、未摻雜硅酸玻璃(USG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、可流動氧化物(FOX)、等離子體增強的正硅酸乙酯(PE-TEOS)和/或東燃硅氧烷(tonen silazene，TOSZ)形成，但是不限于此。

多個第二隔離層130可以形成為填充限定第二鰭形有源區(qū)域F2的第二溝槽T2的至少一部分。第二溝槽T2可以各自具有下述最下部分：該最下部分具有圓形形狀。在一些實施例中，第二隔離層130中的每個可以在第二溝槽T2的深度方向上形成在第二溝槽T2中的一個的下部部分中，如圖1B所示。第二溝槽T2中的每個可以是由兩個相鄰第二鰭形有源區(qū)域F2限定的凹陷。多個第二隔離層130中的每個可以包括依次層疊在第二溝槽T2中的每個的內(nèi)壁上的第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136。

第二絕緣襯里132可以接觸第二鰭形有源區(qū)域F2的側(cè)壁。在一些實施例中，第二絕緣襯里132可以在第二溝槽T2的內(nèi)壁上具有基本恒定的厚度，并且可以在第二溝槽T2的內(nèi)壁上共形地延伸，如圖1B所示。第二應力襯里134可以通過在第二應力襯里134與第二鰭形有源區(qū)域F2的側(cè)壁之間夾置第二絕緣襯里132來覆蓋第二鰭形有源區(qū)域F2的側(cè)壁。在一些實施例中，第二應力襯里134可以在第二絕緣襯里132上具有基本恒定的厚度，并且可以在第二絕緣襯里132上共形地延伸，如圖1B所示。第二溝槽T2中的一個中的第二應力襯里134可以具有一體結構。第二間隙填充絕緣層136可以通過在第二間隙填充絕緣層136與第二鰭形有源區(qū)域F2的側(cè)壁之間夾置第二絕緣襯里132和第二應力襯里134來覆蓋第二鰭形有源區(qū)域F2的側(cè)壁。

第二絕緣襯里132可以由第三氧化物層形成。例如，第二絕緣襯里132可以由天然氧化物層形成。第二絕緣襯里132可以通過氧化(例如，熱氧化)第二鰭形有源區(qū)域F2的表面來獲得。例如，第二絕緣襯里132可以由通過熱氧化形成的氧化物層來形成。根據(jù)一些實施例，在第二絕緣襯里132中的第三氧化物層可以由利用與用于形成第一絕緣襯里122中的第一氧化物層的方法相同的方法形成的層來形成。根據(jù)一些實施例，第二絕 緣襯里132可以具有大約到大約的厚度。

第二應力襯里134可以由向第二導電溝道區(qū)域CH2施加與第一應力不同的第二應力的材料形成。第二應力襯里134可以通過向第二導電溝道區(qū)域CH2施加第二應力來提高第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2內(nèi)的載流子遷移率。根據(jù)一些實施例，當?shù)诙щ姕系绤^(qū)域CH2是P型溝道區(qū)域時，第二應力襯里134可以由向第二導電溝道區(qū)域CH2施加壓應力的材料形成。例如，第二應力襯里134可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或其組合形成。根據(jù)一些實施例，第二應力襯里134可以由與用來形成第一應力襯里124的材料相同的材料形成，但是第一應力襯里124和第二應力襯里134可以向相鄰的導電溝道區(qū)域施加不同的應力。第一應力襯里124和第二應力襯里134可以具有相同的厚度或不同的厚度。第一應力襯里124和第二應力襯里134可以分別由經(jīng)由不同方法形成的層來形成。根據(jù)一些實施例，第二應力襯里134可以具有大約到大約的厚度。

第二間隙填充絕緣層136可以由第四氧化物層形成。第二間隙填充絕緣層136可以由通過沉積或涂覆形成的層來形成。根據(jù)一些實施例，第二間隙填充絕緣層136可以由通過FCVD或旋涂形成的氧化物層來形成。例如，第二間隙填充絕緣層136可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ形成。根據(jù)一些實施例，在第二間隙填充絕緣層136中的第四氧化物層可以由與用來形成第一間隙填充絕緣層126中的第二氧化物層的層相同的層來形成。

在襯底110的第一區(qū)域I中，覆蓋多個第一鰭形有源區(qū)域F1中的每個的兩個側(cè)壁和上部表面的第一柵極絕緣層142和第一柵極152可以形成在多個第一鰭形有源區(qū)域F1和第一隔離層120上。第一柵極絕緣層142和第一柵極152可以在第二方向(Y方向)上延伸，該第二方向與多個第一鰭形有源區(qū)域F1中的每個沿著其延伸的第一方向(X方向)相交。第一柵極152可以與多個第一鰭形有源區(qū)域F1電耦合。

在襯底110的第一區(qū)域I和第二區(qū)域II中，可以分別形成第一深溝槽DT1和第二深溝槽DT2，該第一深溝槽DT1和第二深溝槽DT2分別比第一溝槽T1和第二溝槽T2更深。根據(jù)一些實施例，第一深溝槽DT1和第二深溝槽DT2可以分別形成在第一區(qū)域I和第二區(qū)域II的相應邊緣中，或者 可以形成在第一區(qū)域I和第二區(qū)域II之間。

第一器件間隔離絕緣層112可以形成在第一深溝槽DT1中。在一些實施例中，第一深溝槽DT1可以填充有第一器件間隔離絕緣層112。第二器件間隔離絕緣層114可以形成在第二深溝槽DT2中。在一些實施例中，第二深溝槽DT2可以填充有第二器件間隔離絕緣層114。在一些實施例中，第一器件間隔離絕緣層112和/或第二器件間隔離絕緣層114可以具有基本上平坦的下部表面。

第一器件間隔離絕緣層112可以延伸到襯底110中到達比多個第一隔離層120更深的水平，以便限定第一區(qū)域I。第一器件間隔離絕緣層112可以接觸多個第一隔離層120的一些部分。

第二器件間隔離絕緣層114可以延伸到襯底110中到達比多個第二隔離層130更深的水平，以便限定第二區(qū)域II。第二器件間隔離絕緣層114可以接觸多個第二隔離層130的一些部分。在一些實施例中，第一器件間隔離絕緣層112可以將具有第一導電類型的阱區(qū)域的第一區(qū)域I和具有與第一導電類型不同的第二導電類型的阱區(qū)域的相鄰區(qū)域相分離。在一些實施例中，由第一器件間隔離絕緣層112限定的第一區(qū)域I可以包括單個阱。此外，在一些實施例中，第二器件間隔離絕緣層114可以將具有第二導電類型的阱區(qū)域的第二區(qū)域II與具有第一導電類型的阱區(qū)域的相鄰區(qū)域相分離。在一些實施例中，由第二器件間隔離絕緣層114限定的第二區(qū)域II可以包括單個阱。

如圖1B所示，在第一區(qū)域I中，第一應力襯里124可以直接接觸第一器件間隔離絕緣層112。第一器件間隔離絕緣層112可以連接到第一應力襯里124的側(cè)部。在第二區(qū)域II中，第二應力襯里134可以直接接觸第二器件間隔離絕緣層114。第二器件間隔離絕緣層114可以連接到第二應力襯里134的側(cè)部。

第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以各自由第五氧化物層形成。根據(jù)一些實施例，第五氧化物層可以通過涂覆或沉積形成。第五氧化物層可以由與用來形成分別被包括在第一隔離層120和第二隔離層130中的第一間隙填充絕緣層126和第二間隙填充絕緣層136的材料不同的材料形成。例如，第一間隙填充絕緣層126和第二間隙填充絕緣層136中的第二氧化物層和第四氧化物層可以各自通過FSG形成，而在 第一器件間隔離絕緣層112和第二器件間隔離絕緣層114中的第五氧化物層可以通過USG形成。

在襯底110的第二區(qū)域II中，覆蓋多個第二鰭形有源區(qū)域F2中的每個的兩個側(cè)壁和上部表面的第二柵極絕緣層144和第二柵極154可以形成在多個第二鰭形有源區(qū)域F2和多個第二隔離層130上。第二柵極絕緣層144和第二柵極154可以在第二方向(Y方向)上延伸，該第二方向與多個第二鰭形有源區(qū)域F2中的每個沿著其延伸的第一方向(X方向)相交。第二柵極154可以與多個第二鰭形有源區(qū)域F2電耦合。

第一柵極絕緣層142和第二柵極絕緣層144可以形成為分別覆蓋第一柵極152和第二柵極154的相應的下部表面和相應的兩個側(cè)壁。在一些實施例中，第一柵極絕緣層142可以接觸第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126的最上表面，如圖1B所示。在一些實施例中，第二柵極絕緣層144可以是第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136的最上表面，如圖1B所示。

第一柵極絕緣層142和第二柵極絕緣層144可以各自由氧化硅層、高介電常數(shù)層或其組合形成。高介電常數(shù)層可以由具有比氧化硅層更高的介電常數(shù)的材料形成。例如，第一柵極絕緣層142和第二柵極絕緣層144中的每個可以具有大約10到大約25的介電常數(shù)。高介電常數(shù)層可以由氧化鉿、氮氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯硅、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮鋅酸鉛或者其組合來形成，但是用于形成高介電常數(shù)層的材料不限于此。第一柵極絕緣層142和第二柵極絕緣層144可以通過原子層沉積(ALD)、化學氣相沉積(CVD)或物理氣相沉積(PVD)來形成。根據(jù)一些實施例，第一柵極絕緣層142和第二柵極絕緣層144可以包括相同的材料或可以具有相同的結構。在一些實施例中，第一柵極絕緣層142和第二柵極絕緣層144可以具有不同的結構并且可以具有不同的材料。

第一柵極152和第二柵極154中的每個可以包括功函數(shù)調(diào)節(jié)含金屬層，以及填充該功函數(shù)調(diào)節(jié)含金屬層的上部部分中形成的空間的間隙填充含金屬層。根據(jù)一些實施例，第一柵極152和第二柵極154中的每個可以具有其中依次層疊金屬氮化物層、金屬層、導電封蓋層和間隙填充金屬層的結構。金屬氮化物層和金屬層可以各自包括從Ti、W、Ru、Nb、Mo、 Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中選出的至少一個金屬。金屬氮化物層和金屬層可以各自通過ALD、金屬有機ALD(MOALD)或金屬有機CVD(MOCVD)來形成。導電封蓋層可以作用為保護層，其可能地防止金屬層的表面被氧化。導電封蓋層也可以作用為浸潤層，以用于在金屬層上形成另一導電層時促進沉積。導電封蓋層可以由金屬氮化物形成，例如，TiN、TaN或其組合，但是不限于此。間隙填充金屬層可以在導電封蓋層上延伸。間隙填充金屬層例如可以由W層形成。間隙填充金屬層可以通過ALD、CVD或PVD形成。間隙填充金屬層可以無空隙地填充由導電封蓋層的上表面的臺階部分形成的凹陷。根據(jù)一些實施例，第一柵極152和第二柵極154可以具有不同的組成。

在襯底110的第一區(qū)域I中，第一源極/漏極區(qū)域162分別形成在第一柵極152的兩側(cè)上、在第一鰭形有源區(qū)域F1內(nèi)。在襯底110的第二區(qū)域II內(nèi)，第二源極/漏區(qū)極域164分別形成在第二柵極154的兩側(cè)上、在第二鰭形有源區(qū)域F2內(nèi)。

雖然在圖1A和圖1B中未示出，但是第一源極/漏極區(qū)域162和第二源極/漏極區(qū)域164可以分別包括從第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2外延生長的半導體層。第一源極/漏極區(qū)域162和第二源極/漏極區(qū)域164中的每個由嵌入的SiGe結構形成，該嵌入的SiGe結構包括多個外延生長的SiGe層、外延生長的Si層和/或外延生長的SiC層。第一源極/漏極區(qū)域162和第二源極/漏極區(qū)域164可以具有不同的組成。

圖1C是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件100A的橫截面圖。圖1C中的與圖1A和圖1B中的那些相同的附圖符號和標記指示相同的元件，并且由此在此將省略它們的描述。

圖1C的IC器件100A可以具有與圖1B的IC器件100類似的結構，除了夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域CH1與第一柵極絕緣層142之間的第一界面層IF1和夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2與第二柵極絕緣層144之間的第二界面層IF2。

根據(jù)一些實施例，第一界面層IF1和第二界面層IF2可以分別通過氧化多個第一鰭形有源區(qū)域F1的表面和多個第二鰭形有源區(qū)域F2的表面來 獲得。

第一界面層IF1可以接觸多個第一鰭形有源區(qū)域F1，并且第二界面層IF2可以接觸多個第二鰭形有源區(qū)域F2。第一界面層IF1可以愈合多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的界面缺陷。第二界面層IF2可以愈合多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的界面缺陷。

根據(jù)一些實施例，第一界面層IF1和第二界面層IF2可以由具有大約9或更小的介電常數(shù)的低介電材料層——例如，氧化硅層、氮化硅層或其組合——來形成。根據(jù)一些實施例，第一界面層IF1和第二界面層IF2可以由硅酸鹽、硅酸鹽與氧化硅層的組合或者硅酸鹽與氮氧化硅層的組合來形成。

根據(jù)一些實施例，第一界面層IF1和第二界面層IF2可以各自具有大約到大約的厚度，但是其厚度不限于此。

在圖1A至圖1C的IC器件100和100A中，形成在第一區(qū)域I中的多個第一隔離層120可以包括沿著第一鰭形有源區(qū)域F1的兩個側(cè)壁延伸的第一應力襯里124以將第一應力施加到第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域CH1，并且形成在第二區(qū)域II中的多個第二隔離層130可以包括沿著第二鰭形有源區(qū)域F2的兩個側(cè)壁延伸的第二應力襯里134，以將與第一應力不同的第二應力施加到第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2。因此，第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域CH1和第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2接收能夠獨立地提高第一導電溝道區(qū)域CH1和第二導電溝道區(qū)域CH2的載流子遷移率的應力，并且由此形成在第一區(qū)域I和第二區(qū)域II中的晶體管的性能可以被提高。

圖2是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件100B的橫截面圖。圖2中的與圖1A和圖1B中的那些相同的附圖符號和標記指示相同的元件，并且由此在此將省略它們的描述。

參考圖2，在第一區(qū)域I中，在與第一鰭形有源區(qū)域F1相對應的第一導電溝道區(qū)域CH1之下的多個第一鰭形有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有多個第一隔離層120A。在第二區(qū)域II中，在與第二鰭形有源區(qū)域F2相對應的第二導電溝道區(qū)域CH2之下的多個第二鰭形有源區(qū)域 F2中的每個的兩個下部側(cè)壁可以覆蓋有多個第二隔離層130A。

多個第一隔離層120A中的每個可以包括依次層疊在第一溝槽T1中的每個的內(nèi)壁上的第一絕緣襯里122、第一應力襯里124A和第一間隙填充絕緣層126。

多個第二隔離層130A中的每個可以包括依次層疊在第二溝槽T2中的每個的內(nèi)壁上的第二絕緣襯里132、第二應力襯里134A和第二間隙填充絕緣層136。

被包括在第一隔離層120A中的第一應力襯里124A的厚度可以小于被包括在第二隔離層130A中的第二應力襯里134A的厚度。例如，第一應力襯里124A可以具有大約至大約的厚度，而第二應力襯里134A可以具有大約至大約的厚度，但是第一應力襯里124A和第二應力襯里134A的厚度不限于此。

根據(jù)一些實施例，第一應力襯里124A和第二應力襯里134A可以由相同的材料形成。根據(jù)一些實施例，第一應力襯里124A和第二應力襯里134A可以由不同的材料形成。第一應力襯里124A和第二應力襯里134A的細節(jié)可以類似于圖1A和圖1B中的第一應力襯里124和第二應力襯里134的細節(jié)。

雖然圖2中未示出，但是類似于圖1C的IC器件100A，IC器件100B可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖3是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件100C的橫截面圖。圖3中的與圖1A和圖1B中的那些相同的附圖符號和標記指示相同的元件，并且由此在此將省略它們的描述。

參考圖3，在第一區(qū)域I中，在與第一鰭形有源區(qū)域F1相對應的第一導電溝道區(qū)域CH1之下的多個第一鰭形有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有多個第一隔離層120B。在第二區(qū)域II中，在與第二鰭形有源區(qū)域F2相對應的第二導電溝道區(qū)域CH2之下的多個第二鰭形有源區(qū)域F2中每個的兩個下部側(cè)壁可以覆蓋有多個第二隔離層130B。

多個第一隔離層120B中的每個可以包括依次層疊在第一溝槽T1中的 每個的內(nèi)壁上的第一絕緣襯里122、第一應力襯里124B和第一間隙填充絕緣層126。

多個第二隔離層130B中的每個可以包括依次層疊在第二溝槽T2中的每個的內(nèi)壁上的第二絕緣襯里132、第二應力襯里134B和第二間隙填充絕緣層136。

被包括在第一隔離層120B中的第一應力襯里124B的厚度可以大于被包括在第二隔離層130B中的第二應力襯里134B的厚度。例如，第一應力襯里124B可以具有大約至大約的厚度，而第二應力襯里134B可以具有大約至大約的厚度，但是第一應力襯里124B和第二應力襯里134B的厚度不限于此。

根據(jù)一些實施例，第一應力襯里124B和第二應力襯里134B可以由相同的材料形成。根據(jù)一些實施例，第一應力襯里124B和第二應力襯里134B可以由不同的材料形成。第一應力襯里124B和第二應力襯里134B的細節(jié)可以類似于圖1A和圖1B中的第一應力襯里124和第二應力襯里134的細節(jié)。

雖然圖3中未示出，但是類似于圖1C的IC器件100A，IC器件100C可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖4A是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件200的橫截面圖。圖4A中的與圖1A和圖1B中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖4A，在第一區(qū)域I中，多個第一鰭形有源區(qū)域F1在與襯底110的主表面垂直的第三方向(Z方向)上突出。多個第一鰭形有源區(qū)域F1可以彼此平行地延伸。

多個第一鰭形有源區(qū)域F1可以包括最靠近第一器件間隔離絕緣層112的外部第一鰭形有源區(qū)域F1e以及遠離第一器件間隔離絕緣層112的內(nèi)部第一鰭形有源區(qū)域F1i，其中，外部第一鰭形有源區(qū)域F1e夾置在該內(nèi)部第一鰭形有源區(qū)域F1i與第一器件間隔離絕緣層112之間。

圖4B是圖4A的多個第一鰭形有源區(qū)域F1的放大橫截面圖。

參考圖4A和圖4B，在外部第一鰭形有源區(qū)域F1e中的每個中，面向第一器件間隔離絕緣層112中的每個的第一側(cè)壁S1以及與第一側(cè)壁S1相對的第二側(cè)壁S2相對于外部第一鰭形有源區(qū)域F1e中的每個的中心軸線非對稱，該中心軸線在與襯底110的主表面垂直的第三方向(Z方向)上延伸。

如圖4A所示，第一區(qū)域I中的多個第一隔離層220可以包括可以形成在內(nèi)部第一鰭形有源區(qū)域F1i的兩個側(cè)壁以及外部第一鰭形有源區(qū)域F1e的第二側(cè)壁S2上或者可以覆蓋內(nèi)部第一鰭形有源區(qū)域F1i的兩個側(cè)壁以及外部第一鰭形有源區(qū)域F1e的第二側(cè)壁S2的內(nèi)部第一隔離層220I，以及可以形成在外部第一鰭形有源區(qū)域F1e的第一側(cè)壁S1上或可以覆蓋外部第一鰭形有源區(qū)域F1e的第一側(cè)壁S1的外部第一隔離層220E。

在第一側(cè)壁S1上的外部第一隔離層220E在第三方向(Z方向)上的厚度可以大于第二側(cè)壁S2上的內(nèi)部第一隔離層220I的厚度，如圖4A所示。在一些實施例中，外部第一鰭形有源區(qū)域F1e的上部最上部分與內(nèi)部第一隔離層220I的最下部分之間的第一垂直距離VD1可以小于外部第一鰭形有源區(qū)域F1e的最上部分與外部第一隔離層220E的最下部分之間的第二垂直距離VD2。

在第三方向(Z方向)上，被包括在外部第一隔離層220E中的第一絕緣襯里222、第一應力襯里224和第一間隙填充絕緣層226可以具有大于被包括在內(nèi)部第一隔離層220I中的第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126的厚度的相應厚度，如圖4A所示。

被包括在外部第一隔離層220E中的第一應力襯里224可以分別接觸第一器件間隔離絕緣層112。

在圖4A的IC器件200的第二區(qū)域II中，多個第二鰭形有源區(qū)域F2可以在與襯底110的主表面垂直的第三方向(Z方向)上突出。多個第二鰭形有源區(qū)域F2可以彼此平行地延伸。

多個第二鰭形有源區(qū)域F2可以包括最靠近第二器件間隔離絕緣層114的外部第二鰭形有源區(qū)域F2e以及遠離第二器件間隔離絕緣層114的內(nèi)部第二鰭形有源區(qū)域F2i，其中，外部第二鰭形有源區(qū)域F2e夾置在該內(nèi)部第二鰭形有源區(qū)域F2i與第二器件間隔離絕緣層114之間。

圖4C是圖4A的多個第二鰭形有源區(qū)域F2的放大橫截面圖。

參考圖4A和圖4C，在外部第二鰭形有源區(qū)域F2e中的每個中，面向第二器件間隔離絕緣層114中的每個的第三側(cè)壁S3以及與第三側(cè)壁S3相對的第四側(cè)壁S4相對于外部第二鰭形有源區(qū)域F2e中的每個的中心軸線非對稱，該中心軸線在與襯底110的主表面垂直的第三方向(Z方向)上延伸。

如圖4A所示，第二區(qū)域II中的多個第二隔離層230可以包括可以形成在內(nèi)部第二鰭形有源區(qū)域F2i的兩個側(cè)壁以及外部第二鰭形有源區(qū)域F2e的第四側(cè)壁S4上或者可以覆蓋內(nèi)部第二鰭形有源區(qū)域F2i的兩個側(cè)壁以及外部第二鰭形有源區(qū)域F2e的第四側(cè)壁S4的內(nèi)部第二隔離層230I，以及可以形成在外部第二鰭形有源區(qū)域F2e的第三側(cè)壁S3上或可以覆蓋外部第二鰭形有源區(qū)域F2e的第三側(cè)壁S3的外部第二隔離層230E。

在第三側(cè)壁S3上的外部第二隔離層230E在第三方向(Z方向)上的厚度可以大于第四側(cè)壁S4上的內(nèi)部第二隔離層230I的厚度。在一些實施例中，外部第二鰭形有源區(qū)域F2e的上部最上部分與內(nèi)部第二隔離層230I的最下部部分之間的第三垂直距離VD3可以小于外部第二鰭形有源區(qū)域F2e的最上部部分與外部第二隔離層230E的最下部部分之間的第四垂直距離VD4。

在第三方向(Z方向)上，被包括在外部第二隔離層230E中的第二絕緣襯里232、第二應力襯里234和第二間隙填充絕緣層236可以具有大于被包括在內(nèi)部第二隔離層230I中的第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136的厚度的相應厚度，如圖4A中所示。

被包括在外部第二隔離層230E中的第二應力襯里234可以分別接觸第二器件間隔離絕緣層114。

外部第一隔離層220E中的第一絕緣襯里222、第一應力襯里224和第一間隙填充絕緣層226的細節(jié)可以類似于圖1A和圖1B中的第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126的細節(jié)。外部第二隔離層230E中的第二絕緣襯里232、第二應力襯里234和第二間隙填充絕緣層236的細節(jié)可以類似于圖1A和圖1B中的第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136的細節(jié)。

圖4D是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件200A的橫截面圖。圖4D中的與圖1A至圖4C中的 那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

圖4D的IC器件200A可以具有與圖4A的IC器件200類似的結構，除了夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域CH1與第一柵極絕緣層142之間的第一界面層IF1和夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2與第二柵極絕緣層144之間的第二界面層IF2。

圖5是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件200B的橫截面圖。圖5中的與圖1A、圖1B和圖4A至圖4D中的那些相同的附圖符號和標記指示相同元件，并且因此在此將省略它們的描述。

參考圖5，在第一區(qū)域I中，在與第一鰭形有源區(qū)域F1相對應的第一導電溝道區(qū)域CH1之下的多個第一鰭形有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有多個第一隔離層220C。與圖4A的多個第一隔離層220類似，多個第一隔離層220C可以包括內(nèi)部第一隔離層220I和外部第一隔離層220E。

在第二區(qū)域II中，在與第二鰭形有源區(qū)域F2相對應的第二導電溝道區(qū)域CH2之下的多個第二鰭形有源區(qū)域F2中的每個的兩個下部側(cè)壁可以覆蓋有多個第二隔離層230C。與圖4A的多個第二隔離層230類似，多個第二隔離層230C可以包括內(nèi)部第二隔離層230I和外部第二隔離層230E。

分別被包括在內(nèi)部第一隔離層220I中的每個和外部第一隔離層220E中的每個中的第一應力襯里124C和224C可以比分別被包括在內(nèi)部第二隔離層230I中的每個和外部第二隔離層230E中的每個中的第二應力襯里134C和234C更薄。例如，第一應力襯里124C和224C中的每個可以具有大約至大約的厚度，而第二應力襯里134C和234C中的每個可以具有大約至大約的厚度，但是第一應力襯里124C和224C以及第二應力襯里134C和234C的厚度不限于此。

根據(jù)一些實施例，第一應力襯里124C和224C以及第二應力襯里134C和234C可以由相同的材料形成。根據(jù)一些實施例，第一應力襯里124C和224C以及第二應力襯里134C和234C可以由不同的材料形成。

第一應力襯里124C和224C以及第二應力襯里134C和234C的細節(jié) 可以類似于圖1A和圖1B中的第一應力襯里124和第二應力襯里134的細節(jié)。

雖然圖5中未示出，但是類似于圖4D的IC器件200A，IC器件200B可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖6是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件200C的橫截面圖。圖6中的與圖1A、圖1B和圖4A至圖4D中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖6，在第一區(qū)域I中，在與第一鰭形有源區(qū)域F1相對應的第一導電溝道區(qū)域CH1之下的多個第一鰭形有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有多個第一隔離層220D。類似于圖4A的多個第一隔離層220，多個第一隔離層220D可以包括內(nèi)部第一隔離層220I和外部第一隔離層220E。

在第二區(qū)域II中，在與第二鰭形有源區(qū)域F2相對應的第二導電溝道區(qū)域CH2之下的多個第二鰭形有源區(qū)域F2中的每個的兩個下部側(cè)壁可以覆蓋有多個第二隔離層230D。類似于圖4A的多個第二隔離層230，多個第二隔離層230D可以包括內(nèi)部第二隔離層230I和外部第二隔離層230E。

分別被包括在內(nèi)部第一隔離層220I中的每個和外部第一隔離層220E中的每個中的第一應力襯里124D和224D可以比分別被包括在內(nèi)部第二隔離層230I中的每個和外部第二隔離層230E中的每個中的第二應力襯里134D和234D更薄。例如，第一應力襯里124D和224D中的每個可以具有大約至大約的厚度，而第二應力襯里134D和234D中的每個可以具有大約到大約的厚度，但是第一應力襯里124D和224D以及第二應力襯里134D和234D的厚度不限于此。

根據(jù)一些實施例，第一應力襯里124D和224D以及第二應力襯里134D和234D可以由相同的材料形成。根據(jù)一些實施例，第一應力襯里124D和224D以及第二應力襯里134D和234D可以由不同的材料形成。

第一應力襯里124D和224D以及第二應力襯里134D和234D的細節(jié)可以類似于圖1A和1B中的第一應力襯里124和第二應力襯里134的細 節(jié)。

雖然圖6中未示出，但是類似于圖4D的IC器件200A，IC器件200C可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖7是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件200D的橫截面圖。圖7中的與圖1A、圖1B和圖4A至圖4C中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖7，分別被包括在第一區(qū)域I中的外部第一隔離層220E中的第一應力襯里224E與第一器件間隔離絕緣層112間隔開。分別被包括在第二區(qū)域II中的外部第二隔離層230E中的第二應力襯里234E與第二器件間隔離絕緣層114間隔開。

在第三方向(Z方向)上，被包括在每個外部第一隔離層220E中的第一應力襯里224E以及被包括在每個外部第二隔離層230E中的第二應力襯里234E可以具有比分別被包括在每個內(nèi)部第一隔離層220I和每個內(nèi)部第二隔離層230I中的第一應力襯里124和第二應力襯里134的厚度更大的厚度。

雖然圖7中未示出，但是類似于圖4D的IC器件200A，IC器件200D可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖8A是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件300的橫截面圖。圖8A中的與圖1A至圖4D中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

圖8的IC器件300可以具有類似于圖4A至圖4C的IC器件200的結構，除了第一絕緣襯里122A和222A以及第二絕緣襯里132A和232A的厚度各自不均一(即，恒定)。

參考圖8A，在第一區(qū)域I中，分別被包括在內(nèi)部第一隔離層220I中的每個和外部第一隔離層220E中的每個中的第一絕緣襯里122A和222A 在接觸第一溝槽T1的下部表面的部分處比在接觸其側(cè)壁的部分處更厚。因此，在多個第一隔離層220中，第一應力襯里124和224中的每個與每個第一隔離層220的下部表面之間的垂直最短距離LV1大于第一應力襯里124和224中的每個與每個第一隔離層220的側(cè)壁之間的水平最短距離LH1。

在第二區(qū)域II中，分別被包括在內(nèi)部第二隔離層230I中的每個和外部第二隔離層230E中的每個中的第二絕緣襯里132A和232A在接觸第二溝槽T2的下部表面的部分處比在接觸其側(cè)壁的部分處更厚。因此，在多個第二隔離層230中，第二應力襯里134和234中的每個與每個第二隔離層230的下部表面之間的垂直最短距離LV2大于第二應力襯里134和234中的每個與每個第二隔離層230的側(cè)壁之間的水平最短距離LH2。

第一絕緣襯里122A和222A以及第二絕緣襯里132A和232A的細節(jié)可以類似于圖4A至圖4C中的第一絕緣襯里122和第二絕緣襯里132的細節(jié)。

在第一區(qū)域I和第二區(qū)域II中，第一應力襯里224可以接觸第一器件間隔離絕緣層112，并且第二應力襯里234可以接觸第二器件間隔離絕緣層114。

圖8B是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件300A的橫截面圖。圖8B中的與圖1A至圖4D中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

圖8B的IC器件300A可以具有類似于圖8A的IC器件300的結構，除了第一界面層IF1夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域CH1與第一柵極絕緣層142之間，并且第二界面層IF2夾置在第二區(qū)域II中多個第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2與的第二柵極絕緣層144之間。

圖9是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件300B的橫截面圖。圖9中的與圖1A至圖8B中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

圖9的IC器件300B可以具有類似于圖8A的IC器件300的結構，除 了在第一區(qū)域I和第二區(qū)域II中，第一應力襯里224E分別與第一器件間隔離絕緣層112間隔開，并且第二應力襯里234E分別與第二器件間隔離絕緣層114間隔開。

雖然圖9中未示出，但是類似于圖8B的IC器件300A，IC器件300B可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖10是根據(jù)本發(fā)明概念的一些實施例的沿著圖1A的線X1-X1’和X2-X2’截取的IC器件300C的橫截面圖。圖10中的與圖1A至圖9中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

圖10的IC器件300C可以具有類似于圖9的IC器件300B的結構，除了每個內(nèi)部第一隔離層220I包括兩個單獨的第一應力襯里324和每個內(nèi)部第二隔離層230I包括兩個單獨的第二應力襯里334。

在第一區(qū)域I中，多個內(nèi)部第一隔離層220I中的每個包括兩個單獨的第一應力襯里324。兩個單獨的第一應力襯里324分別形成在多個第一鰭形有源區(qū)域F1的不同第一鰭形有源區(qū)域F1的相應側(cè)壁上或者可以覆蓋多個第一鰭形有源區(qū)域F1的不同第一鰭形有源區(qū)域F1的相應側(cè)壁。

在第二區(qū)域II中，多個內(nèi)部第二隔離層230I中的每個包括兩個單獨的第二應力襯里334。兩個單獨的第二應力襯里334分別形成在多個第二鰭形有源區(qū)域F2的不同第二鰭形有源區(qū)域F2的相應側(cè)壁上或者可以覆蓋多個第二鰭形有源區(qū)域F2的不同第二鰭形有源區(qū)域F2的相應側(cè)壁。

雖然在圖10中未示出，但是類似于圖8B的IC器件300A，IC器件300C可以進一步包括夾置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1與第一柵極絕緣層142之間的第一界面層IF1，以及夾置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2與第二柵極絕緣層144之間的第二界面層IF2。

圖11A是示出根據(jù)本發(fā)明概念的一些實施例的IC器件400的主要部件的平面圖，圖11B是沿著圖11A的線B-B’截取的橫截面圖，圖11C是沿著圖11A的線C-C’截取的橫截面圖，圖11D是沿著圖11A的線D-D’截取的橫截面圖，以及圖11E是沿著圖11A的線E-E’截取的橫截面圖。圖11A至圖11E中的與圖1A至圖10中的那些相同的附圖符號和標記指示相同的 元件，并且因此在此將省略它們的描述。

參考圖11A至圖11E，IC器件400包括具有第一區(qū)域I和第二區(qū)域II的襯底110。

在襯底110的第一區(qū)域I中，多個第一鰭形有源區(qū)域F1A和F1B可以在與襯底110的主表面垂直的第三方向(Z方向)上突出。多個第一鰭形有源區(qū)域F1A和F1B中的每個可以具有第一導電溝道區(qū)域CHA。在第一導電溝道區(qū)域CHA之下的多個第一鰭形有源區(qū)域F1A和F1B中的每個的兩個下部側(cè)壁可以覆蓋有低位(low-level)第一隔離層420。

在襯底110的第二區(qū)域II中，多個第二鰭形有源區(qū)域F2A和F2B可以在Z方向上突出。多個第二鰭形有源區(qū)域F2A和F2B中每個可以具有第二導電溝道區(qū)域CHB。在第二導電溝道區(qū)域CHB之下的多個第二鰭形有源區(qū)域F2A和F2B中的每個的兩個下部側(cè)壁可以覆蓋有低位第二隔離層430。

多個第一鰭形有源區(qū)域F1A和F1B以及多個第二鰭形有源區(qū)域F2A和F2B可以各自在第一方向(X方向)上在襯底110上延伸，以便彼此平行。多個第一鰭形有源區(qū)域F1A可以與多個第一鰭形有源區(qū)域F1B在X方向上間隔開，并且第一鰭間隔區(qū)域FS1可以夾置在多個第一鰭形有源區(qū)域F1A與多個第一鰭形有源區(qū)域F1B之間。多個第二鰭形有源區(qū)域F2A可以與多個第二鰭形有源區(qū)域F2B在X方向上間隔開，并且第二鰭間隔區(qū)域FS2可以夾置在多個第二鰭形有源區(qū)域F2A與多個第二鰭形有源區(qū)域F2B之間。根據(jù)一些實施例，第一鰭間隔區(qū)域FS1和第二鰭間隔區(qū)域FS2可以彼此連接。根據(jù)一些實施例，第一鰭間隔區(qū)域FS1和第二鰭間隔區(qū)域FS2可以彼此間隔開。

雖然在圖11A中示出四個第一鰭形有源區(qū)域F1A、四個第一鰭形有源區(qū)域F1B、四個第二鰭形有源區(qū)域F2A和四個第二鰭形有源區(qū)域F2B，但本發(fā)明概念不限于此。例如，在第一區(qū)域I和第二區(qū)域II中，第一鰭形有源區(qū)域F1A、第一鰭形有源區(qū)域F1B、第二鰭形有源區(qū)域F2A和第二鰭形有源區(qū)域F2B的數(shù)量可以變化。

在襯底110的第一區(qū)域I和第二區(qū)域II中，多個正常柵極NG1和NG2、啞(dummy)柵極DG1和DG2在第二方向(Y方向)上延伸，該第二方向與第一方向(X方向)相交，其中多個第一鰭形有源區(qū)域F1A和 F1B以及多個第二鰭形有源區(qū)域F2A和F2B在第一方向上延伸。啞柵極DG1和DG2可以分別在第一鰭間隔區(qū)域FS1和第二鰭間隔區(qū)域FS2中。

在第一區(qū)域I中，第一界面層IF1和第一柵極絕緣層142可以夾置在多個第一鰭形有源區(qū)域F1A和F1B的第一導電溝道區(qū)域CHA與多個正常柵極NG1之間。在第二區(qū)域II中，第二界面層IF2和第二柵極絕緣層144可以夾置在多個第二鰭形有源區(qū)域F2A和F2B的第二導電溝道區(qū)域CHB與多個正常柵極NG2之間。

在IC器件400中，用于提供絕緣區(qū)域的多個低位第一隔離層420和高位第一隔離層422可以形成在襯底110的第一區(qū)域I中的多個第一鰭形有源區(qū)域F1A和F1B之間。

類似于上面參考圖4A描述的多個第一隔離層220，多個低位第一隔離層420可以包括內(nèi)部第一隔離層220I和外部第一隔離層220E。多個低位第一隔離層420可以設置在第一區(qū)域I中的多個第一鰭形有源區(qū)域F1A之間以及多個第一鰭形有源區(qū)域F1B之間，可以各自與多個第一鰭形有源區(qū)域F1A和F1B平行地延伸并且可以具有比多個第一鰭形有源區(qū)域F1A和F1B的上部表面更低的上部表面。通過被設置在多個第一鰭形有源區(qū)域F1A之間和多個第一鰭形有源區(qū)域F1B之間，多個低位第一隔離層420可以形成在第一溝槽T1中或可以填充第一溝槽T1。多個低位第一隔離層420的多個內(nèi)部第一隔離層220I中的每個可以包括依次層疊在第一溝槽T1的底部上的第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126。多個低位第一隔離層420的多個外部第一隔離層220E中的每個可以包括依次層疊在第一溝槽T1的底部上的第一絕緣襯里222、第一應力襯里224和第一間隙填充絕緣層226。

高位第一隔離層422可以設置在彼此相鄰并且在第一方向(X方向)上彼此間隔開的一對第一鰭形有源區(qū)域F1A和F1B之間，并且可以在與多個第一鰭形有源區(qū)域F1A和F1B相交的第二方向(Y方向)上延伸。

如圖11D所示，高位第一隔離層422可以具有比多個第一鰭形有源區(qū)域F1A和F1B中的每個的上部表面更高的上部表面。然而，本發(fā)明概念不限于此。在一些實施例中，高位第一隔離層422可以具有與多個第一鰭形有源區(qū)域F1A和F1B中的每個的上部表面在相同高度上的上部表面，如圖12A和圖12B所示。

雖然在圖11D中未示出，但是高位第一隔離層422可以包括：填充鰭間隔溝槽T3的第一下部鰭間隔絕緣層128和填充上部溝槽T4的第一上部鰭間隔絕緣層428，所述鰭間隔溝槽T3與在一對第一鰭形有源區(qū)域F1A和F1B之間的第一鰭間隔區(qū)域FS1中的多個正常柵極NG1和啞柵極DG1平行地延伸，所述上部溝槽T4形成在鰭間隔溝槽T3上，以與鰭間隔溝槽T3連通并且具有比鰭間隔溝槽T3更大的寬度。

根據(jù)一些實施例，第一上部鰭間隔絕緣層428可以由通過涂覆或沉積形成的氧化物層來形成。例如，第一上部鰭間隔絕緣層428可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ來形成。

如圖11A所示，一個啞柵極DG1可以形成在一個高位第一隔離層422上，使得高位第一隔離層422與啞柵極DG1成一對一關系。啞柵極DG1可以設置在一對相鄰的正常柵極NG1之間。高位第一隔離層422可以設置成在平面圖中與啞柵極DG1重疊，并且高位第一隔離層422和啞柵極DG1可以在與多個第一鰭形有源區(qū)域F1A和F1B相交的第二方向(Y方向)上延伸。

在IC器件400中，用于提供絕緣區(qū)域的多個低位第二隔離層430和高位第二隔離層432可以形成在襯底110的第二區(qū)域II中的多個第二鰭形有源區(qū)域F2A和F2B之間。

類似于上面參考圖4A描述的多個第二隔離層230，多個低位第二隔離層430可以包括內(nèi)部第二隔離層230I和外部第二隔離層230E。多個低位第二隔離層430可以設置在第二區(qū)域II中的多個第二鰭形有源區(qū)域F2A之間以及多個第二鰭形有源區(qū)域F2B之間，可以各自與多個第二鰭形有源區(qū)域F2A和F2B平行地延伸并且可以具有比多個第二鰭形有源區(qū)域F2A和F2B的上部表面更低的上部表面。通過被設置在多個第二鰭形有源區(qū)域F2A之間和多個第二鰭形有源區(qū)域F2B之間，多個低位第二隔離層430可以形成在第二溝槽T2中或可以填充第二溝槽T2。多個低位第二隔離層430的多個內(nèi)部第二隔離層230I中的每個可以包括依次層疊在第二溝槽T2的底部上的第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136。多個低位第二隔離層430的多個外部第二隔離層230E中的每個可以包括依次層疊在第二溝槽T2的底部上的第二絕緣襯里232、第二應力襯里234和第二間隙填充絕緣層236。

高位第二隔離層432可以設置在彼此相鄰并且在第一方向(X方向)上彼此間隔開的一對第二鰭形有源區(qū)域F2A和F2B之間，并且可以在與多個第二鰭形有源區(qū)域F2A和F2B相交的第二方向(Y方向)上延伸。

如圖11E所示，高位第二隔離層432可以具有比多個第二鰭形有源區(qū)域F2A和F2B中的每個的上部表面更高的上部表面。然而，本發(fā)明概念不限于圖11E的示例。在一些實施例中，高位第二隔離層432可以具有與多個第二鰭形有源區(qū)域F2A和F2B中的每個的上部表面相同高度的上部表面。這將稍后參考圖12A和圖12B更詳細描述。

如圖11E所示，高位第二隔離層432可以包括形成在鰭間隔溝槽T5中或填充鰭間隔溝槽T5的第二下部鰭間隔絕緣層138和形成在上部溝槽T6中或填充上部溝槽T6的第二上部鰭間隔絕緣層438，所述鰭間隔溝槽T5與在彼此相鄰的一對第二鰭形有源區(qū)域F2A和F2B之間的第二鰭間隔區(qū)域FS2中的多個正常柵極NG2和啞柵極DG2平行地延伸，所述上部溝槽T6形成在鰭間隔溝槽T5上，使得與鰭間隔溝槽T5連通并且具有比鰭間隔溝槽T5更大的寬度。

根據(jù)一些實施例，第二上部鰭間隔絕緣層438可以由通過涂覆和/或沉積形成的氧化物層來形成。例如，第二上部鰭間隔絕緣層438可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ來形成。

如圖11A所示，一個啞柵極DG2可以形成在一個高位第二隔離層432上，使得高位第二隔離層432與啞柵極DG2成一對一關系。啞柵極DG2可以設置在一對相鄰的正常柵極NG2之間。高位第二隔離層432可以設置成在平面圖中被啞柵極DG2重疊，并且高位第二隔離層432和啞柵極DG2二者可以在與多個第二鰭形有源區(qū)域F2A和F2B相交的第二方向(Y方向)上延伸。

根據(jù)一些實施例，在形成在第一區(qū)域I和第二區(qū)域II之間的第一深溝槽DT1和第二深溝槽DT2(參見圖11B和圖11C)內(nèi)形成的第一器件間隔離絕緣層112和第二器件間隔離絕緣層114中的每個的下部表面高度LVDT可以比高位第一隔離層422的下部表面高度LVH更低。

在圖11A至圖11E的IC器件400的第一區(qū)域I中，第一應力襯里124和224可以僅形成在低位第一隔離層420內(nèi)，并且在高位第一隔離層422和第一器件間隔離絕緣層112內(nèi)不形成應力襯里。

在圖11A至圖11E的IC器件400的第二區(qū)域II中，第二應力襯里134和234可以僅形成在低位第二隔離層430內(nèi)，并且在高位第二隔離層432和第二器件間隔離絕緣層114內(nèi)不形成應力襯里。

形成在第一區(qū)域I中的多個正常柵極NG1和啞柵極DG1以及形成在第二區(qū)域II中的多個正常柵極NG2和啞柵極DG2可以分別具有與圖1A和圖1B的第一柵極152和第二柵極154的結構類似的結構。

形成在第一區(qū)域I中的多個正常柵極NG1和啞柵極DG1中的每個的兩個側(cè)壁、以及形成在第二區(qū)域II中的多個正常柵極NG2和啞柵極DG2中每個的兩個側(cè)壁可以覆蓋有絕緣間隔件260和柵極間絕緣層270。根據(jù)一些實施例，絕緣間隔件260可以由為Si₃N₄的氮化硅層、為SiON的氮氧化硅層、為SiCON的含碳的氮氧化硅層或其組合來形成。根據(jù)一些實施例，柵極間絕緣層270可以由正硅酸乙酯(TEOS)層、或者具有大約2.2至大約2.4的超低介電常數(shù)K的超低K(ULK)層——例如，SiOC層或SiCOH層——來形成。

根據(jù)一些實施例，多個正常柵極NG1和NG2以及啞柵極DG1和DG2可以利用后柵工藝(gate-last process)(即，多晶硅柵極置換(RPG)工藝)來形成。但是，本發(fā)明概念不限于此。

如圖11D所示，在第一區(qū)域I中，第一柵極絕緣層142可以分別夾置在多個正常柵極NG1中的每個與多個第一鰭形有源區(qū)域F1A和F1B中的每個之間，以及在啞柵極DG1與第一上部鰭間隔絕緣層428之間。

在第一區(qū)域I中，源極/漏極區(qū)域282可以分別在多個正常柵極NG1中每個的兩側(cè)處、形成在多個第一鰭形有源區(qū)域F1A和F1B中。在形成在多個第一鰭形有源區(qū)域F1A和F1B中的多個源極/漏極區(qū)域282中的第一鰭間隔區(qū)域FS1的兩側(cè)上的一些源極/漏極區(qū)域282可以被形成在上部溝槽T4內(nèi)的第一上部鰭間隔絕緣層428和絕緣間隔件260垂直地重疊，并且由此可以各自具有在第一上部鰭間隔絕緣層428之下塞入(tuck)的塞入形狀(tucked shpae)，如圖11D所示。

在第二區(qū)域II中，第二柵極絕緣層144可以分別夾置在多個正常柵極NG2中的每個與多個第二鰭形有源區(qū)域F2A和F2B中的每個之間，并且在啞柵極DG2和第二上部鰭間隔絕緣層438之間。

在第二區(qū)域II中，源極/漏極區(qū)域284可以分別在多個正常柵極NG2 中的每個的兩側(cè)處、形成在多個第二鰭形有源區(qū)域F2A和F2B中。在形成在多個第二鰭形有源區(qū)域F2A和F2B中的多個源極/漏極區(qū)域284中的第二鰭間隔區(qū)域FS2的兩側(cè)上的一些源極/漏極區(qū)域284可以被形成在上部溝槽T6內(nèi)的第二上部鰭間隔絕緣層438和絕緣間隔件260垂直地重疊，并且由此可以各自具有在第二上部鰭間隔絕緣層438之下塞入的塞入形狀，如圖11E所示。

在圖11A至圖11E的IC器件400中，形成在第一區(qū)域I中的多個低位第一隔離層420可以包括沿著第一鰭形有源區(qū)域F1A和F1B中的每個的兩個側(cè)壁延伸的第一應力襯里124和224，以向第一鰭形有源區(qū)域F1A和F1B的第一導電溝道區(qū)域CHA施加第一應力，并且形成在第二區(qū)域II中的多個低位第二隔離層430可以包括沿著第二鰭形有源區(qū)域F2A和F2B中的每個的兩個側(cè)壁延伸的第二應力襯里134和234，以向第二鰭形有源區(qū)域F2A和F2B的第二導電溝道區(qū)域CHB施加與第一應力不同的第二應力。因此，第一鰭形有源區(qū)域F1A和F1B的第一導電溝道區(qū)域CHA和第二鰭形有源區(qū)域F2A和F2B的第二導電溝道區(qū)域CHB可以接收能夠獨立地提高第一導電溝道區(qū)域CHA和第二導電溝道區(qū)域CHB的載流子遷移率的應力，并且由此形成在第一區(qū)域I和第二區(qū)域II中的晶體管的性能可以被提高。

在圖11A至圖11E中，雖然IC器件400的第一區(qū)域I和第二區(qū)域II包括具有與圖4A至圖4D的IC器件200和200A中的每個所包括的多個第一隔離層220和多個第二隔離層230相同結構的多個第一隔離層420和多個第二隔離層430，但是本發(fā)明概念不限于此。在一些實施例中，圖11A至圖11E的IC器件400可以包括圖1A至圖1C的多個第一隔離層120和多個第二隔離層130、圖2的多個第一隔離層120A和多個第二隔離層130A、圖3的多個第一隔離層120B和多個第二隔離層130B、圖5的多個第一隔離層220C和多個第二隔離層230C、圖6的多個第一隔離層220D和多個第二隔離層230D、圖7至圖10的多個第一隔離層220和多個第二隔離層230、或者具有各種結構的多個第一隔離層和多個第二隔離層，其中，在本發(fā)明概念的精神內(nèi)，上述多個第一隔離層和第二隔離層的結構被修改和改變?yōu)樯鲜龈鞣N結構。

圖12A和12B示出根據(jù)本發(fā)明概念的一些實施例的IC器件400A，其 具有與圖11A所示的平面圖類似的平面圖。詳細地說，圖12A是沿著圖11A的線D-D’截取的IC器件400A的一部分的橫截面圖，而圖12B是沿著圖11A的線E-E’截取的IC器件400A的一部分的橫截面圖。圖12A和圖12B中的與圖1A至圖11E中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖12A和圖12B，IC器件400A可以具有與上面參考圖11A至圖11E描述的IC器件400的結構類似的結構。然而，在形成在襯底110的第一區(qū)域I中的高位第一隔離層422A中，形成在上部溝槽T4內(nèi)的第一上部鰭間隔絕緣層428A的上部表面可以在與多個第一鰭形有源區(qū)域F1A和F1B的上部表面基本相同或相同的高度處。在形成在襯底110的第二區(qū)域II中的高位第二隔離層432A中，形成在上部溝槽T6內(nèi)的第二上部鰭間隔絕緣層438A的上部表面可以在與多個第二鰭形有源區(qū)域F2A和F2B的上部表面基本相同或相同的高度處。

第一上部鰭間隔絕緣層428A和第二上部鰭間隔絕緣層438A的細節(jié)類似于在圖11A至圖11E中的第一上部鰭間隔絕緣層428和第二上部鰭間隔絕緣層438的細節(jié)。

圖13A和圖13B示出根據(jù)本發(fā)明概念的一些實施例的IC器件400B，其具有與圖11A所示的平面圖類似的平面圖。詳細地說，圖13A是沿著圖11A的線D-D’截取的IC器件400B的一部分的橫截面圖，而圖13B是沿著圖11A的線E-E’截取的IC器件400B的一部分的橫截面圖。在圖13A和圖13B中的與圖1A至圖11E中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖13A和圖13B，IC器件400B可以具有與上面參考圖11A至圖11E描述的IC器件400的結構類似的結構。然而，在第一區(qū)域I和第二區(qū)域II中，各自具有抬高的(raised)源極/漏極(RSD)結構的源極/漏極區(qū)域482和源極/漏極區(qū)域484分別形成在第一鰭形有源區(qū)域F1A和F1B以及第二鰭形有源區(qū)域F2A和F2B中。

在第一區(qū)域I中，各自具有RSD結構的源極/漏極區(qū)域482可以分別在多個正常柵極NG1中的每個的兩側(cè)處、形成在多個第一鰭形有源區(qū)域F1A和F1B中。在第二區(qū)域II中，各自具有RSD結構的源極/漏極區(qū)域484可以分別在多個正常柵極NG2中的每個的兩側(cè)處、形成在多個第二鰭形有源 區(qū)域F2A和F2B中。

為了在第一區(qū)域I和第二區(qū)域II中形成源極/漏極區(qū)域482和484，凹陷482R和484R可以通過去除第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B的一部分而形成。此后，形成源極/漏極區(qū)域482和484所需要的半導體層可以經(jīng)由外延生長形成在凹陷482R和484R內(nèi)。根據(jù)一些實施例，在第一區(qū)域I中，源極/漏極區(qū)域482可以由Si或SiC形成。在第一區(qū)域I中，可以在外延生長由Si或SiC形成的半導體層時同時地或共同地執(zhí)行N+摻雜。在第二區(qū)域II中，源極/漏極區(qū)域484可以由SiGe形成。在第二區(qū)域II中，可以在外延生長由SiGe形成的半導體層時同時地或共同地執(zhí)行P+摻雜。

源極/漏極區(qū)域482和484可以形成為具有比第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B的上部表面更高的上部表面。

在第一區(qū)域I中，在形成在多個第一鰭形有源區(qū)域F1A和F1B中的多個源極/漏極區(qū)域482中的第一鰭間隔區(qū)域FS1的兩側(cè)上的一些源極/漏極區(qū)域482可以被形成在上部溝槽T4內(nèi)的第一上部鰭間隔絕緣層428和絕緣間隔件260垂直地重疊，并且由此可以各自具有在第一上部鰭間隔絕緣層428之下塞入的塞入形狀，如圖13A所示。

在第二區(qū)域II中，在形成在多個第二鰭形有源區(qū)域F2A和F2B中的多個源極/漏極區(qū)域484中的第二鰭間隔區(qū)域FS2的兩側(cè)上的一些源極/漏極區(qū)域484可以被形成在上部溝槽T6內(nèi)的第二上部鰭間隔絕緣層438和絕緣間隔件260垂直地重疊，并且由此可以各自具有在第二上部鰭間隔絕緣層438之下塞入的塞入形狀，如圖13B所示。

在圖11A至圖13B的IC器件400、400A和400B中，各自設置在襯底110的第一區(qū)域I中的啞柵極DG1之下的高位第一隔離層422和422A、各自設置在其第二區(qū)域II中的啞柵極DG2之下的高位第二隔離層432和432A可以具有在與多個第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B的上部表面相同高度的或比多個第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B的上部表面更高的上部表面。因此，沒有啞柵極DG1和DG2設置在第一鰭形有源區(qū)域F1A之間、第一鰭形有源區(qū)域F1B之間、第二鰭形有源區(qū)域F2A之間以及第二鰭形有源區(qū)域F2B之間。由此，與高位第一隔離層422和422A以及高位第二隔離層432 和432A的上部表面低于多個第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B的上部表面的情況相比，啞柵極DG1和DG2與多個第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B之間的寄生電容可以較小。額外地，由于啞柵極DG1和DG2與多個第一鰭形有源區(qū)域和第二鰭形有源區(qū)域F1A、F1B、F2A和F2B之間的空間被確保，所以漏電流可以被減小或可能地被防止。此外，在高位第一隔離層422和422A以及高位第二隔離層432和432A中的第一上部鰭間隔區(qū)域和第二上部鰭間隔區(qū)域428、428A、438和438A可以具有在X方向上的寬度，該寬度大于啞柵極DG1和DG2在X方向上的寬度，并且由此，當啞柵極DG1和DG2形成在高位第一隔離層422和422A以及高位第二隔離層432和432A上時，可以確保對準容差。

圖14是根據(jù)本發(fā)明概念的一些實施例的IC器件500的平面圖。

圖14的IC器件500可以具有與圖11A的IC器件400的結構類似的結構。然而，高位第一隔離層522可以在第一鰭間隔區(qū)域FS1中、在多個第一鰭形有源區(qū)域F1A和多個第一鰭形有源區(qū)域F1B之間延伸，高位第二隔離層532可以在第二鰭間隔區(qū)域FS2中、在多個第二鰭形有源區(qū)域F2A和多個第二鰭形有源區(qū)域F2B之間延伸，并且沒有啞柵極形成在高位第一隔離層522和高位第二隔離層532上。

圖15A和圖15B是IC器件500A的橫截面圖，其具有與圖14所示的平面圖類似的平面圖。詳細地說，圖15A是沿著圖14的線A-A’截取的IC器件500A的一部分的橫截面圖，而圖15B是沿著圖14的線B-B’截取的IC器件500A的一部分的橫截面圖。圖15A和圖15B中的與圖1A至圖14中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖15A和圖15B，在第一區(qū)域I中，作為與圖14的高位第一隔離層522相對應的部件，IC器件500A可以包括在接觸多個第一鰭形有源區(qū)域F1A和多個第一鰭形有源區(qū)域F1B的同時可以形成在第一鰭間隔區(qū)域FS1中并且可以填充第一鰭間隔區(qū)域FS1的第一鰭間隔絕緣層522A，并且代替于啞柵極DG1的、與正常柵極NG1平行地延伸的絕緣線528可以形成在第一鰭間隔絕緣層522A上。在第二區(qū)域II中，作為與圖14的高位第二隔離層532相對應的部件，IC器件500A可以包括在接觸多個第二鰭形 有源區(qū)域F2A和多個第二鰭形有源區(qū)域F2B的同時可以形成在第二鰭間隔區(qū)域FS2中并且可以填充第二鰭間隔區(qū)域FS2的第二鰭間隔絕緣層532A，并且代替于啞柵極DG2的、與正常柵極NG2平行地延伸的絕緣線538可以形成在第二鰭間隔絕緣層532A上。

圖16A和圖16B是IC器件500B的局部橫截面圖，其可以具有與圖14所示的平面圖類似的平面圖。詳細地說，圖16A是沿著圖14的線A-A’截取的IC器件500B的一部分的橫截面圖，而圖16B是沿著圖14的線B-B’截取的IC器件500B的一部分的橫截面圖。圖16A和圖16B中的與圖1A至14中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖16A和圖16B，作為與圖14的高位第一隔離層522相對應的部件，IC器件500B可以包括第一鰭間隔絕緣層522B，該第一鰭間隔絕緣層522B具有與每個正常柵極NG1的上部表面處于相同高度處的上部表面，并且作為與圖14的高位第二隔離層532相對應的部件，IC器件500B可以包括第二鰭間隔絕緣層532B，該第二鰭間隔絕緣層532B具有與每個正常柵極NG2的上部表面處于相同高度處的上部表面。

更詳細地說，第一鰭間隔絕緣層522B可以形成為在接觸第一區(qū)域I中的多個第一鰭形有源區(qū)域F1A和多個第一鰭形有源區(qū)域FIB的同時，填充第一鰭間隔區(qū)域FS1。第一鰭間隔絕緣層522B的上部部分可以在與正常柵極NG1相同的高度上、與正常柵極NG1平行地延伸。

第二鰭間隔絕緣層532B可以形成為在接觸第二區(qū)域II中的多個第二鰭形有源區(qū)域F2A和多個第二鰭形有源區(qū)域F2B的同時，填充第二鰭間隔區(qū)域FS2。第二鰭間隔絕緣層532B的上部部分可以在與正常柵極NG2相同的高度上、與正常柵極NG2平行地延伸。

圖17A至圖17C示出根據(jù)本發(fā)明概念的一些實施例的IC器件700。圖17A是IC器件700的平面圖。圖17B是沿著圖17A的線B-B’截取的橫截面圖。圖17C是沿著圖17A的線C-C’截取的橫截面圖。圖17A至圖17C中的與圖1A至圖16B中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略它們的描述。

參考圖17A至圖17C，在IC器件700中，多個第一鰭形有源區(qū)域F1可以在襯底110的第一區(qū)域I中、在與襯底110的主表面垂直的第三方向 (Z方向)上突出。多個第一鰭形有源區(qū)域F1中的每個可以具有第一導電溝道區(qū)域CH1。在第一導電溝道區(qū)域CH1之下的并且在第一導電溝道區(qū)域CH1的短軸方向上的多個第一鰭形有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有多個第一隔離層420，如圖17B所示。在第一導電溝道區(qū)域CH1之下的并且在第一導電溝道區(qū)域CH1的長軸方向上的多個第一鰭形個有源區(qū)域F1中的每個的兩個下部側(cè)壁可以覆蓋有鰭間隔絕緣層422，如圖17C所示。第一應力襯里124和224可以僅形成在第一隔離層420中，而鰭間隔絕緣層422可以不包括第一應力襯里124和224。

多個第二鰭形有源區(qū)域F2可以在襯底110的第二區(qū)域II中、在Z方向上突出。多個第二鰭形有源區(qū)域F2中的每個可以具有第二導電溝道區(qū)域CH2。在第二導電溝道區(qū)域CH2之下的并且在第二導電溝道區(qū)域CH2的短軸方向上的多個第二鰭形有源區(qū)域F2中的每個的兩個下部側(cè)壁可以覆蓋有多個第二隔離層430，如圖17B所示。類似于第一區(qū)域I，在第二導電溝道區(qū)域CH2之下的并且在第二導電溝道區(qū)域CH2的長軸方向上的多個第二鰭形有源區(qū)域F2中的每個的兩個下部側(cè)壁可以覆蓋有鰭間隔絕緣層(未示出)。第二應力襯里134和234可以僅形成在第二隔離層430中，其覆蓋第二導電溝道區(qū)域CH2的側(cè)壁；并且鰭間隔絕緣層不包括第二應力襯里134和234。

多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2可以各自在襯底110上沿著第一方向(X方向)延伸，以便彼此平行。

雖然在圖17A中示出三個第一鰭形有源區(qū)域F1和三個第二鰭形有源區(qū)域F2，本發(fā)明概念不限于此。

在襯底110的第一區(qū)域I和第二區(qū)域II中，多個柵極線GL可以在第二方向(Y方向)上延伸，該第二方向與多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2相交。在第一區(qū)域I中，第一界面層IF1和第一柵極絕緣層142可以夾置在多個第一鰭形有源區(qū)域F1的第一導電溝道區(qū)域GH1與多個柵極線GL之間。在第二區(qū)域II中，第二界面層IF2和第二柵極絕緣層144可以夾置在多個第二鰭形有源區(qū)域F2的第二導電溝道區(qū)域CH2與多個柵極線GL之間。

參考圖17B，第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以形成在深溝槽DT內(nèi)，該深溝槽DT形成在第一區(qū)域I與第二區(qū)域 II之間。

如圖17B中所示，第一應力襯里和第二應力襯里124、224、134和234可以形成在IC器件700的第一隔離層420和第二隔離層430中，并且在第一器件間隔離絕緣層112和第二器件間隔離絕緣層114中可以不包括應力襯里。

在襯底110的第一區(qū)域I和第二區(qū)域II中，覆蓋多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的兩個側(cè)壁和上部表面的多個第一柵極絕緣層142和第二柵極絕緣層144以及多個柵極線GL可以形成在第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2、第一隔離層420和第二隔離層430以及第一器件間隔離絕緣層112和第二器件間隔離絕緣層114上。多個第一柵極絕緣層142和第二柵極絕緣層144以及多個柵極線GL的細節(jié)可以類似于圖1A和圖1B中的第一柵極絕緣層142和第二柵極絕緣層144以及第一柵極152和第二柵極154的細節(jié)。

如圖17A所示，柵極觸頭710可以形成在多個柵極線GL的一些部分中。

如圖17B所示，多個柵極線GL中的一些可以各自延伸以覆蓋多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的上部表面以及在短軸方向上的它的兩個側(cè)壁。如圖17C所示，多個柵極線GL中的其他柵極線可以延伸，以覆蓋多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的上部表面以及多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2中的每個在長軸方向上的一端的側(cè)壁。

如圖17C所示，在多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2中，多個源極/漏極區(qū)域482可以分別形成在多個柵極線GL的兩側(cè)處。觸頭720可以分別形成在多個源極/漏極區(qū)域482上。觸頭720中的每個可以包括導電阻擋層722和布線層724。根據(jù)一些實施例，導電阻擋層722可以由氮化鈦、氮化鉭、氮化鎢、碳氮化鈦或其組合形成，但是不限于此。根據(jù)一些實施例，布線層724由摻雜的半導體、金屬(如Cu、Ti、W或Al)、金屬硅化物(如硅化鎳、硅化鈷、硅化鎢或硅化鉭)或其組合形成，但是不限于此。柵極間絕緣層270可以形成在多個柵極線GL與多個觸頭720之間的空間中或可以填充多個柵極線GL與多個觸頭720之間的空間，由此將多個柵極線GL與多個觸頭720絕緣。

在圖17A至圖17C的IC器件700中，第一應力襯里和第二應力襯里124、224、134和234可以僅形成在第一隔離層420和第二隔離層430上，并且可以不形成在第一器件間隔離絕緣層112和第二器件間隔離絕緣層114以及鰭間隔絕緣層422上。因此，能夠選擇性增強載流子遷移率的應力可以施加到多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的需要部分上。由此，形成在第一區(qū)域I和第二區(qū)域II中的晶體管的性能可以提高。

圖18A至圖18J是示出根據(jù)本發(fā)明概念的一些實施例的制造IC器件的方法的橫截面圖?，F(xiàn)在將參考圖18A至圖18J來描述制造圖1C的IC器件100A的方法。圖18A至圖18J中的、與圖1A至圖1C中的那些相同的附圖符號和標記指示相同的元件，并且因此在此將省略其描述。

參考圖18A，可以制備包括第一區(qū)域I和第二區(qū)域II的襯底110。在襯底110的第一區(qū)域I和第二區(qū)域II中，可以形成多個焊盤(pad)氧化物層圖案812和多個掩膜圖案814。

多個焊盤氧化物層圖案812和多個掩膜圖案814可以各自在襯底110上、在第一方向(X方向)上延伸，以便彼此平行。

根據(jù)一些實施例，多個焊盤氧化物層圖案812可以由通過熱氧化襯底110的表面所獲得的氧化物層來形成。多個掩膜圖案814可以由氮化硅層、氮氧化硅層、玻璃上旋涂(SOC)層、硬掩膜上旋涂(SOH)層、光阻層及它們的組合形成，但是不限于此。

參考圖18B，多個第一溝槽T1和第二溝槽T2可以通過利用多個掩膜圖案814作為刻蝕掩膜來刻蝕襯底110的部分區(qū)域而被形成在襯底110中。由于多個第一溝槽T1和第二溝槽T2的形成，可以從襯底110獲得多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2，所述第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2各自在與襯底110的主表面垂直的第三方向(Z方向)上向上突出并且在第一方向(X方向)上延伸。

參考圖18C，覆蓋多個第一鰭形有源區(qū)域F1的暴露表面的第一絕緣襯里122形成在第一區(qū)域I中，而覆蓋多個第二鰭形有源區(qū)域F2的暴露表面的第二絕緣襯里132形成在第二區(qū)域II中。

第一絕緣襯里122和第二絕緣襯里132可以通過分別氧化多個第一鰭形有源區(qū)域F1的表面和多個第二鰭形有源區(qū)域F2的表面來獲得。例如， 第一絕緣襯里122和第二絕緣襯里132中的每個可以通過熱氧化形成，但是不限于此。根據(jù)一些實施例，第一絕緣襯里122和第二絕緣襯里132可以同時地或共同地形成。第一絕緣襯里122和第二絕緣襯里132可以由相同的材料形成。第一絕緣襯里122和第二絕緣襯里132中的每個可以具有大約至大約的厚度。

參考圖18D，第一應力襯里124可以形成在襯底110的第一區(qū)域I中的第一絕緣襯里122上。

根據(jù)一些實施例，為了形成第一應力襯里124，覆蓋第一絕緣襯里122和第二絕緣襯里132的第一應力襯里124可以形成在第一區(qū)域I和第二區(qū)域II中的多個第一鰭形有源區(qū)域F1和多個第二鰭形有源區(qū)域F2上，然后可以形成覆蓋第一區(qū)域I的掩膜圖案(未示出)，使得第二區(qū)域II被暴露，以及第一應力襯里124可以從第二區(qū)域II去除，使得第二絕緣襯里132可以被暴露。

第一應力襯里124可以形成為具有均勻(即，恒定)的厚度，以共形地覆蓋第一絕緣襯里122。

為了在第一區(qū)域I中形成NMOS晶體管，第一應力襯里124可以由向多個第一鰭形有源區(qū)域F1的溝道區(qū)域施加拉應力的材料來形成。例如，第一應力襯里124可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或其組合形成。根據(jù)一些實施例，第一應力襯里124可以具有大約到大約的厚度。

根據(jù)一些實施例，第一應力襯里124可以經(jīng)由等離子體增強化學氣相沉積(PECVD)、高密度等離子體CVD(HDP CVD)、電感耦合等離子體CVD(ICP CVD)或電容器耦合等離子體CVD(CCP CVD)形成。

參考圖18E，在覆蓋第一區(qū)域I的掩膜圖案520被形成，使得襯底110的第二區(qū)域II被暴露之后，第二應力襯里134可以形成在第二區(qū)域II中的第二絕緣層132上。

雖然第二應力襯里134形成在第二區(qū)域II中的第二絕緣襯里132上，但是第二應力襯里134可以形成在第一區(qū)域I中的掩膜圖案520上。根據(jù)一些實施例，掩膜圖案520可以由光阻層形成。

第二應力襯里134可以形成為具有均勻(即，恒定)的厚度，以共形地覆蓋第二絕緣襯里132。

為了在第二區(qū)域II中形成PMOS晶體管，第二應力襯里134可以由向第二鰭形有源區(qū)域F2的溝道區(qū)域施加壓應力的材料形成。例如，第二應力襯里134可以由SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅或它們的組合形成。根據(jù)一些實施例，第二應力襯里134可以具有大約至大約的厚度。

根據(jù)一些實施例，第二應力襯里134可以經(jīng)由PECVD、HDP CVD、ICP CVD或CCP CVD形成。

參考圖18F，在第一應力襯里124通過從第一區(qū)域I去除掩膜圖案520(參見圖18E)以及覆蓋掩膜圖案520的第二絕緣襯里134而在第一區(qū)域I中暴露之后，填充多個第一溝槽T1的第一間隙填充絕緣層126可以形成在第一區(qū)域I中，并且填充多個第二溝槽T2的第二間隙填充絕緣層136可以形成在第二區(qū)域II中。

第一間隙填充絕緣層126和第二間隙填充絕緣層136可以同時地或共同地形成，并且可以由相同的材料層形成。為了形成第一間隙填充絕緣層126和第二間隙填充絕緣層136，氧化物可以被沉積以填充多個第一溝槽T1和多個第二溝槽T2，并且然后沉積的氧化物被退火。此后，第一間隙填充絕緣層126和第二間隙填充絕緣層136的上部部分可以被部分去除，使得多個掩膜圖案814的上部表面被暴露。

第一間隙填充絕緣層126和第二間隙填充絕緣層136可以通過FCVD和/或旋涂而形成。例如，第一間隙填充絕緣層126和第二間隙填充絕緣層136可以由FSG、USG、BPSG、PSG、FOX、PE-TEOS和/或TOSZ形成。根據(jù)一些實施例，在第二間隙填充絕緣層136中的氧化物層可以由與第一間隙填充絕緣層126中的氧化物層相同的層形成，其利用與用于形成第一間隙填充絕緣層126中的氧化物層的方法相同的方法形成。

參考圖18G，第一深溝槽DT1和第二深溝槽DT2可以通過從襯底110的第一區(qū)域I和第二區(qū)域II去除多個第一鰭形有源區(qū)域F1的一些、多個第二鰭形有源區(qū)域F2的一些以及圍繞所述一些第一鰭形有源區(qū)域F1和一些第二鰭形有源區(qū)域F2的絕緣層而形成。

從多個掩膜圖案814的上部表面到第一深溝槽DT1和第二深溝槽DT2的下部表面的深度D3和D4可以大于從多個掩膜圖案814的上部表面到第一溝槽T1和第二溝槽T2的下部表面的深度D1和D2。例如，第一深溝槽 DT1和第二深溝槽DT2的深度D3和D4可以各自比第一溝槽T1和第二溝槽T2的深度D1和D2中的每個深大約50nm至大約150nm。

根據(jù)一些實施例，第一區(qū)域I可以通過第一深溝槽DT1限定，而第二區(qū)域II可以通過第二深溝槽DT2限定。

根據(jù)一些實施例，為了形成第一深溝槽DT1和第二深溝槽DT2，部分暴露圖18F的生成的結構的上部表面的光阻圖案可以形成在圖18F的生成的結構上，并且生成的結構的暴露的上部表面部分可以利用光阻圖案作為刻蝕掩膜而被干法刻蝕。

參考圖18H，第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以形成為填充第一深溝槽DT1和第二深溝槽DT2。

第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以經(jīng)由涂覆或沉積形成。根據(jù)一些實施例，第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以各自由USG形成，但是不限于此。

在第一區(qū)域I中，第一器件間隔離絕緣層112可以形成為直接接觸第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126。在第二區(qū)域II中，第二器件間隔離絕緣層114可以形成為直接接觸第二絕緣襯里132、第二應力襯里134和第二間隙填充絕緣層136。

根據(jù)一些實施例，為了形成第一器件間隔離絕緣層112和第二器件間隔離絕緣層114，絕緣層可以形成為填充第一深溝槽DT1和第二深溝槽DT2，并且然后絕緣層的上部表面可以被平坦化，使得多個掩膜圖案814被暴露。此時，多個掩膜圖案814以及第一間隙填充絕緣層126和第二間隙填充絕緣層136可以被部分去除，并且由此它們的高度被減小。

參考圖18I，可以執(zhí)行凹陷處理，以用于去除多個掩膜圖案814(參見圖18H)、多個焊盤氧化物層圖案812(參見圖18H)、第一器件間隔離絕緣層112和第二器件間隔離絕緣層114的部分、第一間隙填充絕緣層126和第二間隙填充絕緣層136的部分、第一應力襯里124和第二應力襯里134的部分、以及第一絕緣襯里122和第二絕緣襯里132的部分，使得多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的第一上部部分U1和第二上部部分U2的上部表面和側(cè)壁被暴露。

于是，分別暴露第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的第一上部部分U1和第二上部部分U2的第一隔離層120和第二隔離層130可以 分別形成在第一區(qū)域I和第二區(qū)域II中。

根據(jù)一些實施例，可以使用干法刻蝕、濕法刻蝕或它們的組合來執(zhí)行凹陷處理。當執(zhí)行凹陷處理時，在第一區(qū)域I和第二區(qū)域II中的第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的暴露的第一上部部分U1和第二上部部分U2被暴露于刻蝕氣氛和/或隨后的清潔氣氛，并且由此，暴露的第一上部部分U1和第二上部部分U2的部分通過刻蝕、氧化和/或清潔而從其外部表面去除。因此，如圖18I所示，第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的上部部分U1和U2可以具有減小的寬度。尤其是，隨著在凹陷處理期間從圖18H的生成的結構中去除的第一區(qū)域I和第二區(qū)域II中的不必要層的量增加，暴露的第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的第一上部部分U1和第二上部部分U2的面積增大，并且因此，第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的頂部部分可以在凹陷處理期間比其底部部分更長地被暴露于刻蝕氣氛。從而，由于刻蝕氣氛而損失的第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的上部部分的量可以在朝向第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的上部部分的頂部部分的方向上增加，并且因此，在凹陷處理之后獲得的第一上部部分U1和第二上部部分U2的寬度可以在朝向上部部分U1和U2的頂部部分的方向上減小。

在一些實施例中，第一上部部分U1的側(cè)壁可以在坡度上具有變化，如圖18I所示。第一上部部分U1的側(cè)壁可以具有鄰近第一上部部分U1的頂部處的第一坡度，該第一坡度比鄰近多個第一隔離層120處的第二坡度更陡。在一些實施例中，第二上部部分U2的側(cè)壁也可以在坡度上具有變化，如圖18I所示。第二上部部分U2的側(cè)壁可以具有鄰近第二上部部分U2的頂部處的第三坡度，該第三坡度比鄰近多個第二隔離層130處的第四坡度更陡。

根據(jù)一些實施例，暴露于第一區(qū)域I和第二區(qū)域II中的第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的第一上部部分U1和第二上部部分U2可以經(jīng)歷雜質(zhì)離子注入處理，以用于閾值電壓控制。在用于閾值電壓控制的雜質(zhì)離子注入處理期間，作為雜質(zhì)的硼(B)離子可以被注入到第一區(qū)域I和第二區(qū)域II中的包括NMOS晶體管的區(qū)域中，而作為雜質(zhì)的磷(P)離子或砷(As)離子可以被注入到第一區(qū)域I和第二區(qū)域II中的包括PMOS晶體管的區(qū)域中。

參考圖18J，在第一界面層IF1和第二界面層IF2可以形成在第一區(qū)域I和第二區(qū)域II中的第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的相應的暴露的表面上之后，依次覆蓋多個第一鰭形有源區(qū)域F1的第一上部部分U1(參見圖18I)的第一柵極絕緣層142和第一柵極152可以形成在第一區(qū)域I中，依次覆蓋多個第二鰭形有源區(qū)域F2的第二上部部分U2(參見圖18I)的第二柵極絕緣層144和第二柵極154可以形成在第二區(qū)域II中，以及第一源極/漏極區(qū)域162和第二源極/漏極區(qū)域164(參見圖1A)可以分別形成在多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2中的、第一柵極152的兩側(cè)和第二柵極154的兩側(cè)。以這種方式，可以制造圖1C的IC器件100A。

根據(jù)一些實施例，第一柵極152和第二柵極154可以利用RPG處理形成。多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的第一上部部分U1和第二上部部分U2可以分別是溝道區(qū)域CH1和CH2。

根據(jù)上面參考圖18A至圖18J描述的制造IC器件100A的方法，包括具有不同應力的第一應力襯里124和第二應力襯里134的第一隔離層120和第二隔離層130可以利用簡化的工藝形成在第一區(qū)域I和第二區(qū)域II中，并且由此可以容易獲得根據(jù)形成在第一區(qū)域I和第二區(qū)域II中的多個溝道區(qū)域CH1和CH2的導電類型而獨立地提高載流子遷移率的IC器件。

雖然制造圖1C的IC器件100A的方法被參考圖18A圖18J示出并且描述，但是具有在本說明書中描述的各種結構的IC器件可以利用各種方法制造，其中，在本發(fā)明概念的范圍內(nèi)，圖18A至圖18J的方法被修改和改變?yōu)樯鲜龈鞣N方法。

例如，為了形成圖1A和圖1B的IC器件100、圖2的IC器件100B以及圖3的IC器件100C，在上面參考圖18D描述的處理期間，第一應力襯里124的厚度可以被調(diào)整，或者在上面參考圖18E描述的處理期間，第二應力襯里134的厚度可以被調(diào)整。

圖19A至圖19C是示出根據(jù)本發(fā)明概念的一些實施例的制造IC器件的方法的橫截面圖。

參考圖19A，在多個第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2利用上面參考圖18A和18B描述的方法形成之后，分別填充多個第一鰭形有源區(qū)域F1之間的空間以及多個第二鰭形有源區(qū)域F2之間的空間的第一初 級隔離層820和第二初級隔離層830可以利用上面參考圖18C至圖18F所描述的方法形成，并且掩膜圖案840可以形成在第一初級隔離層820和第二初級隔離層830上。

根據(jù)一些實施例，第一初級隔離層820可以具有其中層疊有圖18F的第一絕緣襯里122、第一應力襯里124和第一間隙填充絕緣層126的結構。第二初級隔離層830可以具有其中層疊有圖18F的第一絕緣襯里132、第一應力襯里134和第一間隙填充絕緣層136的結構。

參考圖19B，多個焊盤氧化物層圖案812中的一些、多個掩膜圖案814中的一些、第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2中的一些以及第一初級隔離層820和第二初級隔離層830中的一些可以通過利用掩膜圖案840作為刻蝕掩膜的各向異性刻蝕來去除，類似于上面參考圖18G描述的方法，由此形成第一深溝槽DT1和第二深溝槽DT2。

在第一深溝槽DT1和第二深溝槽DT2被形成的同時，在第一初級隔離層820和第二初級隔離層830可以在多個第一溝槽T1和多個第二溝槽T2之中的鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2內(nèi)被刻蝕并且然后襯底110開始從第一溝槽T1和第二溝槽T2的下部表面處開始被刻蝕時，襯底110的刻蝕暫時不僅垂直地并且水平地進行，這是由于要被刻蝕的層發(fā)生改變。從而，襯底110的一部分和第一初級隔離層820和第二初級隔離層830的一些部分可以類似于各向異性刻蝕而被刻蝕。從而，第一初級隔離層820和第二初級隔離層830的一些部分可以被水平地消耗，并且鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2可以變得更陡。

參考圖19C，在保留在圖19B的生成的結構上的掩膜圖案840的一部分被去除之后，第一絕緣層112A和第二絕緣層114A可以形成，以填充第一深溝槽DT1和第二深溝槽DT2。

第一絕緣層112A和第二絕緣層114A可以分別對應于圖18H的第一器件間隔離絕緣層112和第二器件間隔離絕緣層114。

此后，可以執(zhí)行上面參考圖18I和圖18J描述的處理。

根據(jù)一些實施例，圖4A至圖7的IC器件200、200A、200B、200C和200D可以通過在本發(fā)明概念的精神內(nèi)向上面參考圖19A至圖19C描述的方法應用各種修改和改變來形成。

例如，在形成圖5的IC器件200B和圖6的IC器件200C的處理中，第一應力襯里124和224的厚度可以被調(diào)整，或者第二應力襯里134和234的厚度可以被調(diào)整，類似于圖2的IC器件100B和圖3的IC器件100C的上面的描述。

在用于形成圖7的IC器件200D的處理中，直到用于形成第一深溝槽DT1和第二深溝槽DT2的處理的處理可以根據(jù)上面參考圖18A至圖18G所描述的方法來執(zhí)行。在這種情況下，類似于上面參考圖19B描述的原理，在用于形成第一深溝槽DT1和第二深溝槽DT2的刻蝕處理被執(zhí)行的同時，在多個第一溝槽T1和多個第二溝槽T2之中的鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2內(nèi)的第一隔離層120和第二隔離層130可以被刻蝕并且然后襯底110開始在第一溝槽T1和第二溝槽T2的下部表面處被刻蝕時，襯底110的刻蝕暫時不僅垂直地并且水平地進行。由此，在鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2內(nèi)的第一應力襯里224E和第二應力襯里234E的部分以及第一間隙填充隔離層226和第二間隙填充隔離層236的部分可以被去除。于是，在第一器件間隔離絕緣層112和第二器件間隔離絕緣層114可以在第一深溝槽DT1和第二深溝槽DT2內(nèi)形成之后，可以獲得其中剩余的第一應力襯里224E和第二應力襯里234E可以與第一器件間隔離絕緣層112和第二器件間隔離絕緣層114間隔的生成的結構。

鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2與第一器件間隔離絕緣層112和第二器件間隔離絕緣層114之間的邊界表面在圖7中為了解釋方便而示為直線。然而，由于第一器件間隔離絕緣層112和第二器件間隔離絕緣層114通過第一溝槽T1和第二溝槽T2的下部部分被部分地引入到鄰近第一深溝槽DT1和第二深溝槽DT2的第一溝槽T1和第二溝槽T2內(nèi)的空的空間內(nèi)，所以第一溝槽T1和第二溝槽T2與第一器件間隔離絕緣層112和第二器件間隔離絕緣層114之間的邊界表面可以具有延伸到第一溝槽T1和第二溝槽T2內(nèi)部的非線性形狀。

在用于形成圖8A和圖8B的IC器件300和300A的處理中，可以使用各種處理，其中，上面參考圖18A至圖18J和圖19A至圖19C描述的方法可以在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)樯鲜龈鞣N處理。尤其是，在如上面參考圖18C描述的形成第一絕緣襯里122和第二絕緣襯里132的處 理中，氧化條件可以被控制，使得在第一溝槽T1和第二溝槽T2中的每個的下部表面的側(cè)部上獲得的氧化物層可以比在第一溝槽T1和第二溝槽T2中的每個的進口的側(cè)部上獲得的氧化物層更厚。從而，圖8A和圖8B的第一絕緣襯里122A和222A以及第二絕緣襯里132A和232A可以被形成。例如，在第一溝槽T1和第二溝槽T2中的每個的進口的側(cè)部上的第一溝槽T1和第二溝槽T2中的每個的一部分可以比在第一溝槽T1和第二溝槽T2中的每個的下部表面的側(cè)部上的第一溝槽T1和第二溝槽T2中的每個的一部分薄。在這種情況下，雖然第一鰭形有源區(qū)域F1和第二鰭形有源區(qū)域F2的相應暴露表面被熱氧化持續(xù)相同的時間段，但是與第一溝槽T1和第二溝槽T2的進口的側(cè)部相比，氧化物層在窄空間內(nèi)從第一溝槽T1和第二溝槽T2的下部表面起生長，并且氧化物層從第一溝槽T1和第二溝槽T2中的每個的下部表面起的生長以及氧化物層從其側(cè)壁起的生長可以在第一溝槽T1和第二溝槽T2中的每個的下部部分中同時地進行。從而，形成在限定相對窄空間的第一溝槽T1和第二溝槽T2中的每個的下部表面的側(cè)部上的氧化物層的厚度可以大于形成在限定相對寬空間的第一溝槽T1和第二溝槽T2中的每個的進口的側(cè)部上的氧化物層的厚度。

圖9的IC器件300B可以利用形成圖8A和圖8B的IC器件300和300A的前述方法、形成圖7的IC器件200D的前述方法形成，或者可以使用下述各種方法，其中，這三種方法在本發(fā)明概念的范圍內(nèi)被修改和改變?yōu)樯鲜龈鞣N方法。

在形成圖10的IC器件300C的方法中，在用于形成第一溝槽T1和第二溝槽T2內(nèi)的第一應力襯里和第二應力襯里224E、234E、324和334的沉積過程期間，可以控制臺階覆蓋特性，使得與第一溝槽T1和第二溝槽T2的進口中相比，沉積在第一溝槽T1和第二溝槽T2的相對深的部分中不太平滑地進行。由此，如圖10所示，可以獲得這樣的結構，其中，每個內(nèi)部第一隔離層220I包括在第一區(qū)域I中的兩個單獨的第一應力襯里324，并且每個內(nèi)部第二隔離層230I包括兩個單獨的第二應力襯里334。

雖然上面已經(jīng)描述了根據(jù)本發(fā)明概念的實施例的制造IC器件的一些示例性方法，但是本領域普通技術人員將理解到圖1A至圖10的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B和300C，具有從圖1A至圖10的IC器件100、100A、 100B、100C、200、200A、200B、200C、200D、300、300A、300B和300C的結構修改的各種結構的IC器件、圖11A至圖17C的IC器件400、400A、400B、500、500A、500B和700以及具有從圖11A至圖17C的IC器件400、400A、400B、500、500A、500B和700的結構修改的各種結構的IC器件可以通過在本發(fā)明概念的精神內(nèi)向上述方法應用各種修改和改變來制造。

包括具有3D結構溝道的FinFET的IC器件及制造IC器件的方法已經(jīng)在上面參考圖1A至圖19C進行了描述，但是本發(fā)明概念的實施例不限于此。例如，本領域普通技術人員將理解到的是，包括具有根據(jù)本發(fā)明概念的特征的平面MOSFET的IC器件以及制造該IC器件的方法可以通過不背離上述發(fā)明概念的精神做出的各種修改和改變來提供。

圖20是根據(jù)本發(fā)明概念的一些實施例的電子裝置1000的框圖。

參考圖20，電子裝置1000可以包括邏輯區(qū)域1010和存儲器區(qū)域1020。

邏輯區(qū)域1010可以包括各種類型的邏輯單元，包括諸如晶體管和寄存器的多個電路元件來作為諸如計數(shù)器和緩沖器的執(zhí)行期望邏輯功能的標準單元。邏輯單元例如可以構成AND、NAND、OR、NOR、異或(XOR)、異或非(XNOR)、反相器(INV)、加法器(ADD)、緩沖器(BUF)、延遲器(DLY)、濾波器(FILL)、乘法器(MXT/MXIT)、OR/AND/INVERTER(OAI)、AND/OR(AO)、AND/OR/INVERTER(AOI)、D觸發(fā)器、復位觸發(fā)器、主從觸發(fā)器、或者鎖存器。然而，上述單元僅為示例，并且根據(jù)本發(fā)明概念的邏輯單元不限于上述單元。

存儲器區(qū)域1020可以包括SRAM、DRAM、MRAM、RRAM和PRAM中的至少一個。

邏輯區(qū)域1010和存儲器區(qū)域1020中的至少一個可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖21是根據(jù)本發(fā)明概念的一些實施例的存儲器模塊1400的平面圖。

存儲器模塊1400可以包括模塊襯底1410和附接到模塊襯底1410的多個半導體芯片1420。

半導體芯片1420可以包括根據(jù)本發(fā)明概念的IC器件。半導體芯片1420可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

配裝到母版的插座中的連接單元1430可以布置在模塊襯底1410的一側(cè)上。陶瓷去耦電容器1440可以布置在模塊襯底1410上。存儲器模塊1400不限于圖21所示的配置并且可以按照各種形式被制造。

圖22是根據(jù)本發(fā)明概念的一些實施例的顯示驅(qū)動器IC(DDI)1500和包括DDI 1500的顯示裝置1520的示意性框圖。

參考圖22，DDI 1500可以包括控制器1502、電源電路1504、驅(qū)動器塊1506和存儲器塊1508?？刂破?502接收并且解碼由主處理單元(MPU)1522應用的命令，并且控制DDI 1500的塊，以完成與該命令相對應的操作。電源電路1504響應于控制器1502的控制產(chǎn)生驅(qū)動電壓。驅(qū)動器塊1506響應于控制器1502的控制、利用由電源電路1504產(chǎn)生的驅(qū)動電壓來驅(qū)動顯示面板1524。顯示面板1524可以是液晶顯示面板或等離子體顯示面板。存儲器塊1508暫時存儲輸入到控制器1502的命令或者由控制器1502輸出的控制信號，或者存儲必要的數(shù)據(jù)。存儲器塊1508可以包括諸如RAM或ROM的存儲器。電源電路1504和驅(qū)動器塊1506中的至少一個可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖23是根據(jù)本發(fā)明概念的一些實施例的COMS逆變器1600的電路 圖。

CMOS逆變器1600可以包括CMOS晶體管1610。CMOS晶體管1610可以包括連接在電源端子Vdd和接地端子之間的PMOS晶體管1620和NMOS晶體管1630。CMOS晶體管1610可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖24是根據(jù)本發(fā)明概念的一些實施例的CMOS SRAM 1700的電路圖。

CMOS SRAM 1700可以包括一對驅(qū)動晶體管1710。兩個驅(qū)動晶體管1710中的每個可以包括連接在電源端子Vdd和接地端子之間的PMOS晶體管1720和NMOS晶體管1730。CMOS SRAM 1700可以進一步包括一對傳輸晶體管1740。傳輸晶體管1740的源極可以交叉連接到PMOS晶體管1720和NMOS晶體管1730的公共節(jié)點，這構成驅(qū)動晶體管1710。電源端子Vdd可以連接到PMOS晶體管1720的源極，并且接地端子可以連接到NMOS晶體管1730的源極。字線WL可以連接到傳輸晶體管1740的柵極，并且位線BL和反相位線可以分別連接到傳輸晶體管1740的漏極。

CMOS SRAM 1700的驅(qū)動晶體管1710和傳輸晶體管1740中的至少一個可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖25是根據(jù)本發(fā)明的一些實施例的CMOS NAND電路1800的電路圖。

CMOS NAND電路1800可以包括一對CMOS晶體管，不同輸入信號被傳輸?shù)皆搶MOS晶體管上。CMOS NAND電路1800可以包括圖1A 至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖26是根據(jù)本發(fā)明概念的一些實施例的電子系統(tǒng)1900的框圖。

電子系統(tǒng)1900可以包括存儲器1910和存儲器控制器1920。存儲器控制器1920控制存儲器1910，以響應于主機1930的要求來執(zhí)行從存儲器1910的數(shù)據(jù)讀出和/或向存儲器1910的數(shù)據(jù)寫入。存儲器1910和存儲器控制器1920中的至少一個可以包括圖1A至圖17C的IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

圖27是根據(jù)本發(fā)明概念的一些實施例的電子系統(tǒng)2000的框圖。

電子系統(tǒng)2000可以包括控制器2010、輸入/輸出(I/O)設備2020、存儲器2030以及接口2040，它們通過總線2050彼此連接。

控制器2010可以包括微處理器、數(shù)字信號處理器和類似于這些裝置的處理裝置中的至少一個。I/O器件2020可以包括鍵區(qū)、鍵盤和顯示器中的至少一個。存儲器2030可以存儲由控制器2010執(zhí)行的命令。例如，存儲器2030可以存儲用戶數(shù)據(jù)。

電子系統(tǒng)2000可以形成無線通信裝置或者能夠在無線環(huán)境下傳輸和/或接收信息的裝置。接口2040可以通過無線接口實現(xiàn)，以有助于電子系統(tǒng)2000通過無線通信網(wǎng)絡傳輸/接收數(shù)據(jù)。接口2040可以包括天線和/或無線收發(fā)器。根據(jù)一些實施例，電子系統(tǒng)2000可以被用于第三代通信系統(tǒng)的通信接口協(xié)議，例如，碼分多址(CDMA)、全球移動通信系統(tǒng)(GSM)、北美數(shù)字蜂窩(NADC)、擴展時分多址(E-TDMA)和/或?qū)拵Тa分多址(WCDMA)。電子系統(tǒng)2000可以包括圖1A至圖17C的IC器件100、 100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700以及具有其中IC器件100、100A、100B、100C、200、200A、200B、200C、200D、300、300A、300B、300C、400、400A、400B、500、500A、500B和700的結構在本發(fā)明概念的精神內(nèi)被修改和改變?yōu)槠涞母鞣N結構的IC器件中的至少一個。

上面公開的主題將被認為是說明性的而非限制性的，并且所附的權利要求書意在覆蓋落入本發(fā)明概念的真實精神和范圍內(nèi)的所有這種修改、加強和其他實施例。從而，在法律允許的最大程度上，該范圍應該通過如下權利要求及其等價物的最寬可允許解釋來確定，并且不應被前面的詳細描述約束或限制。